集成结势垒肖特基二极管的平面SiC MOSFET器件及制造方法
By integrating a junction barrier Schottky diode (JBS) into a SiC MOSFET, the problem of increased cell size is solved, the electrical characteristics and switching performance of the device are optimized, and conduction losses and threshold voltage instability are reduced.
CN121692708BActive Publication Date: 2026-07-17CHONGQING PINGWEI SEMICONDUCTOR CO LTD
View PDF 2 Cites 0 Cited by
Patent Information
- Authority / Receiving Office
- CN · China
- Patent Type
- Patents(China)
- Current Assignee / Owner
- CHONGQING PINGWEI SEMICONDUCTOR CO LTD
- Filing Date
- 2025-12-15
- Publication Date
- 2026-07-17
Smart Images
Figure CN121692708B_ABST
Abstract
本发明提供的一种集成结势垒肖特基二极管的平面SiC MOSFET器件及制造方法，包括：衬底；第一导电类型外延层；第二导电类型体区；第一导电类型源区‑，形成于第二导电类型体区内；至少两个第二导电类型源区，形成于第二导电类型体区内；JFET区，其设置于第二导电类型体区外侧；氧化层，设置于第二导电类型体区和第一导电类型源区背离衬底的一侧；栅极，设置于氧化层背离衬底的一侧；栅源间介质层，其设置于第一导电类型源区和第二导电类型源区背离衬底的一侧，并覆盖栅极；栅源间介质层设置有源区沟槽；肖特基金属层，其与第一导电类型源区接触，第二导电类型源区与JEFT区接触；源极，其覆盖肖特基金属层；漏极，设置于衬底的背面。
Need to check novelty before this filing date? Find Prior Art