一种芯片剥离裂痕自检测电路、方法及ASIC芯片

Abstract

本发明提供一种芯片剥离裂痕自检测电路、方法及ASIC芯片，涉及半导体器件测试技术领域。该电路包括：检测电阻模块形成于芯片的半导体衬底中，并在芯片的版图布局上环绕芯片的核心电路区域外围设置；检测电阻模块由多个电阻单元串联构成；相邻电阻单元之间通过多层金属互连结构连接；检测电阻模块和参考电阻模块均与芯片的核心电路区域的电压输出端相连；第一偏置电流源分别与检测电阻模块和比较器的同相输入端相连；第二偏置电流源分别与参考电阻模块和比较器的反相输入端相连；比较器输出比较结果，指示芯片是否存在剥离裂痕。本发明能够对划片伤及芯片内部多层金属的剥离裂痕进行实时检测，从而有效的剔除失效芯片，提高产品良率和长期可靠性。

Images