Bidirectional transient voltage suppressor

Abstract

A bidirectional transient voltage suppressor apparatus, structure, and associated methods thereof. The apparatus includes a substrate silicon layer, a first silicon base layer, and a second silicon base layer. The substrate silicon layer is coupled to the first silicon base layer. A pre-base silicon layer is formed between the substrate silicon layer and the second silicon base layer. The second silicon base layer is coupled to the pre-base silicon layer. A polarity of the pre-base layer is different from a polarity of the second silicon base layer.

Description

BIDIRECTIONAL TRANSIENT VOLTAGE SUPPRESSORTECHNICAL FIELD

[0001] This disclosure relates generally to the field of power semiconductor discrete devices, and in particular, to bi-directional transient voltage suppressor devices.BACKGROUND

[0002] Semiconductor devices such as transient voltage suppressor (TVS) devices may be fabricated as unidirectional devices or bidirectional devices. In many applications, TVS diodes may be used to protect the sensitive circuit nodes against one-time and time-limited overvoltage faults. Such TVS diodes are also used in modern high power IGBT circuits to protect against overload in the collector circuit. The requirements for such TVS diodes may include a high breakdown voltage, with low deviation and low temperature coefficient, as well as a high surge current capability, with a low clamping voltage. Moreover, in many applications TVS devices may be designed to protect against repetitive surge events, rendering the TVS devices susceptible to degradation after repetitive surge events. However, current TVS devices are deficient in providing an effective bi-directional asymmetric breakdown region capability.SUMMARY

[0003] The following summary is provided to introduce a selection of concepts in a simplified form that are further described below in the detailed description. This summary is not intended to identify key or essential features of the claimed subject matter, nor is it intended as an aid in determining the scope of the claimed subject matter.

[0004] In some implementations, the current subject matter relates to a transient voltage suppressor apparatus. The apparatus may include a substrate silicon layer, a first silicon base layer, and a second silicon base layer. The substrate silicon layer may be coupled to the first silicon base layer. A pre-base silicon layer may be formed between the substrate silicon layer and the second silicon base layer. The second silicon base layer may be coupled to the pre-base silicon layer. A polarity of the pre-base layer may be different from a polarity of the second silicon base layer.

[0005] In some implementations, the current subject matter may include one or more of the following optional features. The substrate silicon layer may be a P-type substrate. The first and second silicon base layers may be N-type base layers. The pre-base silicon layer may be P+type layer.

[0006] In some implementations, the substrate silicon layer may be a N-type substrate. The first and second silicon base layers may be P-type base layers. The pre-base silicon layer may be N+type layer.

[0007] In some implementations, the substrate silicon layer may include the pre-base silicon layer.

[0008] In some implementations, the second silicon base layer may include the pre-base silicon layer.

[0009] In some implementations, the substrate silicon layer may include at least one portion of the pre-base silicon layer, and the second silicon base layer may include at least another portion of the pre-base silicon layer.

[0010] In some implementations, the pre-base silicon layer may be uniformly doped.

[0011] In some implementations, the pre-base silicon layer may be non-uniformly doped.

[0012] In some implementations, a breakdown voltage of the apparatus may be determined based on a concentration of a dopant in the pre-base silicon layer.

[0013] In some implementations, the apparatus may be a transient voltage suppression device. The apparatus may be a bidirectional transient voltage suppression device.

[0014] In some implementations, the current subject matter relates to a bidirectional transient voltage suppression device. The device may include a substrate silicon layer, a first silicon base layer, and a second silicon base layer, where the substrate silicon layer may be coupled to the first silicon base layer. A pre-base silicon layer may be formed between the substrate silicon layer and the second silicon base layer. The second silicon base layer may be coupled to the pre-base silicon layer. A polarity of the pre-base layer may be different from a polarity of the second silicon base layer. A breakdown voltage of the apparatus may be determined based on a concentration of a dopant in the pre-base silicon layer.

[0015] In some implementations, the current subject matter relates to a method for manufacturing a bidirectional transient voltage suppressor device. The method may include providing a substrate silicon layer, a first silicon base layer, and a second silicon base layer; forming a pre-base silicon layer between the substrate silicon layer and the second silicon base layer; coupling the substrate silicon layer to the first silicon base layer; and coupling the second silicon base layer to the pre-base silicon layer. A polarity of the pre-base layer may be different from a polarity of the second silicon base layer.

[0016] The details of one or more variations of the subject matter described herein are set forth in the accompanying drawings and the description below. Other features and advantages of the subject matter described herein will be apparent from the description and drawings, and from the claims.BRIEF DESCRIPTION OF THE DRAWINGS

[0017] The accompanying drawings, which are incorporated in and constitute a part of this specification, show certain aspects of the subject matter disclosed herein and, together with the description, help explain some of the principles associated with the disclosed implementations. In the drawings,

[0018] FIG. 1a illustrates an exemplary TVS device;

[0019] FIG. 1b illustrates another exemplary TVS device;

[0020] FIG. 2a illustrates an exemplary bidirectional TVS device, according to some implementations of the current subject matter;

[0021] FIG. 2b illustrates another exemplary bidirectional TVS device, according to some implementations of the current subject matter; and

[0022] FIGS. 3a-c illustrate exemplary processes, according to some implementations of the current subject matter.

[0023] The drawings are not necessarily to scale. The drawings are merely representations, not intended to portray specific parameters of the disclosure. The drawings are intended to depict exemplary implementations of the current subject matter, and therefore, are not to be considered as limiting in scope. In the drawings, like numbering represents like elements.

[0024] Further, certain elements in some of the figures may be omitted, and / or illustrated not-to-scale, for illustrative clarity. Cross-sectional views may be in the form of “slices” , and / or “near-sighted” cross-sectional views, omitting certain background lines otherwise visible in a  “true” cross-sectional view, for illustrative clarity. Additionally, for clarity, some reference numbers may be omitted in certain drawings.DETAILED DESCRIPTION

[0025] Various approaches in accordance with the present disclosure will now be described more fully hereinafter with reference to the accompanying drawings, where implementations of a system and method are shown. The devices, system (s) , component (s) , etc., may be embodied in many different forms and are not to be construed as being limited to the example implementations set forth herein. Instead, these example implementations are provided so this disclosure will be thorough and complete, and will fully convey the scope of the current subject matter to those skilled in the art.

[0026] To address these and potentially other deficiencies of currently available solutions, one or more implementations of the current subject matter relate to methods, systems, articles of manufacture, and the like that can, among other possible advantages, provide a bidirectional transient voltage suppressor device.

[0027] Voltage transients are defined as short duration surges of electrical energy and are the result of the sudden release of energy previously stored and / or induced by other means, such as, for example, heavy inductive loads, lightning, etc. Voltage transients may be classified into predictable or repeatable transients and random transients. In electrical or electronic circuits, this energy can be released in a predictable manner via controlled switching actions, or randomly induced into a circuit from external sources. Repeatable transients are frequently caused by the operation of motors, generators, and / or the switching of reactive circuit components. On the  other hand, random transients are often caused by electrostatic discharge (ESD) and lightning, which generally occur unpredictably.

[0028] ESD is characterized by very fast rise times and very high peak voltages and currents, which may be the result of an imbalance of positive and negative charges between objects. ESD that is generated by everyday activities can surpass a vulnerability threshold of standard semiconductor technologies. In case of lightning, even though a direct strike is destructive, voltage transients induced by lightning are not the result of a direct strike. When a lightning strike occurs, the event can generate a magnetic field, which, in turn, can induce voltage transients of large magnitude in nearby electrical cables. For example, a cloud-to-cloud strike will affect not only overhead cables, but also buried cables. Even a strike 1 mile distant (1.6km) can generate 70 volts in electrical cables. In a cloud-to-ground strike, the voltage transient generating effect is significantly greater.

[0029] FIG. 1a illustrates an exemplary TVS device 100. The TVS device 100 can be formed in a monolithic semiconductor substrate, such as silicon. In particular, the TVS device 100 can include a substrate 104, a first base layer 102, and a second base layer 106. The substrate 104 can be formed having a polarity of a first type. The substrate 104 can be formed between the first base layer 102 and the second base layer 106. The first and second base layers 102, 106 can be formed having polarities of a second type. The second type polarity may be opposite to the first type polarity. As shown in FIG. 1a, the substrate 104 can be an P-type substrate. The first base layer 102 can be a N-type base layer. The second base layer 106 can be N+-base layer.

[0030] The first base layer 102 can form a P-N junction with the substrate 104. The second base layer 106 can form another P-N junction with the substrate 104. The structure of the device 100 allows it to be a bidirectional TVS device.

[0031] As can be understood, while FIG. 1a illustrates the device 100 being based upon a P-type substrate, the TVS device 100 can have a P-type substrate with N-type first and second base layers disposed on opposite surfaces. In some implementations, the TVS device 100 may be a bidirectional device, however, as can be understood, the TVS 100 may be any other type of device.

[0032] FIG. 1b illustrates another exemplary TVS device 110. The TVS device 110 can be similar to the TVS device 100 shown in FIG. 1a and can likewise be formed in a monolithic semiconductor substrate, such as silicon. In particular, the TVS device 110 can include a substrate 114, a first base layer 112, and a second base layer 116. The substrate 114 can be formed having a polarity of a first type, which may be different from the polarity of the substrate 104 shown in FIG. 1a. The substrate 114 can be formed between the first base layer 112 and the second base layer 116. The first and second base layers 112, 116 can be formed having polarities of a second type, which may be different from the second type polarity of the base layers 102, 106 of the device 100. The second type polarity of the base layers 112, 116 may be opposite to the first type polarity of the substrate 114. For example, the substrate 114 can be an N-type substrate, whereas the first base layer 112 can be a P-type base layer and the second base layer 116 can be P+-base layer.

[0033] Similar to the junctions of the device 100 shown in FIG. 1a, the first base layer 112 can form a P-N junction with the substrate 114. The second base layer 116 can form another P-N junction with the substrate 114. Both devices 100 and 110 can thus, be bidirectional TVS devices.

[0034] Again, while FIG. 1b shows the device 110 as a N-type substrate device, the TVS device 110 can have a N-type substrate with P-type first and second base layers disposed on opposite surfaces.

[0035] FIG. 2a illustrates an exemplary bidirectional TVS device 200, according to some implementations of the current subject matter. Similar to the device 100 shown in FIG. 1a, the TVS device 200 may be configured to be formed in a semiconductor substrate, such as, for example, silicon. As can be understood, other substrate materials may be used. However, the device 200 (as well as device 210 shown in FIG. 2b) may be configured to provide an advantageous structure, that may be helpful during in varying breakdown voltage of the TVS device, which may be useful in various industries, such as, for example, automotive applications.

[0036] The TVS device 200 may include a first base layer 202, a substrate 204, a pre-base layer 208, and a second base layer 206. The substrate 204 may be formed having a polarity of a first type. The first and second base layers 202, 206 may be configured to have a polarity of a second type, which may be different from the polarity of the first type of the substrate 204. The pre-base layer 208 may be formed between the second base layer 206 and the substrate 204. The pre-base layer 208 may be configured to be a separate layer between the second base layer 206 and the substrate 204. Alternatively, or in addition, the pre-base layer 208 may be part of the substrate 204. In further alternate or additional implementations, the pre-base layer 208 may be part of the second base layer 206. In yet further alternate or additional implementations, at least one portion of the pre-base layer 208 may be part of the substrate 204 and at least another portion of the pre-base layer 208 may be part of the second base layer 206. The polarity of the pre-base layer 208 may be similar to the polarity of the substrate 204 and may be different from the polarity of the second base layer 206.

[0037] For example, as shown in FIG. 2a, the polarity of the substrate (e.g., polarity of the first type) may be P-type. The polarity of the first base layer 202 and the second base layer 206 may be N-type. The polarity of the pre-base layer 208 may be P+-type. As can be understood, other arrangements of polarities (such as, for example and without limitation, as shown in FIG. 2b) are possible.

[0038] In some implementations, the doping of the pre-base layer 208 may be selected depending on a desired breakdown voltage of the TVS device 200. The breakdown voltage may be referred to as the largest reverse voltage that may be applied without causing an exponential increase in leakage current in the TVS device 200. For example, a higher concentration of dopant in the pre-base layer 208 may cause the TVS device 200 to have a lower breakdown voltage; alternatively, a lower concentration of dopant in the pre-base layer 208 may cause the TVS device 200 to have a higher breakdown voltage. As can be understood, other relationships between dopant concentrations in the pre-base layer 208 and the breakdown voltage of the TVS device 200 are possible.

[0039] The dopant concentration in the pre-base layer 208 may be uniform. Alternatively, or in addition, the concentration may be non-uniform. This may allow for varying the breakdown voltage of the TVS device 200. The pre-base layer 208 may also have a predetermined thickness. The thickness of the pre-base layer 208 may be less than the thickness of the substrate 204. The thickness of the pre-base layer 208 may also be less than and / or equal to the thickness of the second base layer 206. Alternatively, or in addition, the thickness of the pre-base layer 208 may be greater and / or equal to the thickness of the second base layer 206. In some implementations, the thickness of the pre-base layer 208 may be greater, smaller, and / or equal to the thickness of  the first base layer 202. By way of a non-limiting example, the thickness of the pre-base layer 208 may be approximately 10 microns.

[0040] Further, as can be understood, other types of doping of layers 204-206 and / or pre-base layer 208 (and / or any other components of the device 200) are possible.

[0041] In some implementations, all layers 202-208 may be manufactured from the same material, e.g., silicon. Alternatively, or in addition, at least one of the layers 202-208 may be manufactured from different materials. The layers 202-208 may be configured to have same and / or different dopant materials and / or corresponding concentrations.

[0042] In some implementations, the pre-base layer 208 may be configured to form a P-N junction with the second base layer 206. Another P-N junction may be formed between the substrate layer 204 and the first base layer 202. Each formed P-N junction may have its own breakdown voltage, which may or may not be different from each other. Similar to the device 100 shown in FIG. 1a, in view of the structure shown in FIG. 2a, the TVS semiconductor device 200 may be configured as bidirectional TVS device.

[0043] FIG. 2b illustrates an exemplary bidirectional TVS device 210, according to some implementations of the current subject matter. Similar to the device 200 shown in FIG. 2a, the TVS device 210 may be formed in a semiconductor silicon substrate (as can be understood, other substrate materials may be used) . Also, similar to device 200, the device 210 may be capable of allowing variation in breakdown voltage.

[0044] The TVS device 210 may include a first base layer 212, a substrate 214, a pre-base layer 218, and a second base layer 216. The substrate 214 may be formed having a polarity of a first type. The first and second base layers 212, 216 may have a polarity of a second type, which may be different from the polarity of the first type of the substrate 214. The pre-base layer  218 may be formed between the second base layer 216 and the substrate 214. The pre-base layer 218 may be arranged in various configurations within the TVS device 210, which may include at least one of the following: a separate layer between the second base layer 216 and the substrate 214, and / or may be part of the substrate 214, and / or may be part of the second base layer 216, and / or at least one portion of the pre-base layer 218 may be part of the substrate 214 and at least another portion of the pre-base layer 218 may be part of the second base layer 216. The polarity of the pre-base layer 218 may be different from the polarity of the second base layer 216.

[0045] For instance, the polarity of the substrate 214 may be N-type; the polarity of the first base layer 212 and the second base layer 216 may be P-type; and the polarity of the pre-base layer 218 may be N+-type. As can be understood, other arrangements of polarities may be used.

[0046] Similar to the device 200 shown in FIG. 2a, the doping of the pre-base layer 218 may be selected in accordance with a desired breakdown voltage of the TVS device 210. For instance, a higher concentration of dopant in the pre-base layer 218 may lead the TVS device 210 to have a lower breakdown voltage; alternatively, a lower concentration of dopant in the pre-base layer 218 may lead the TVS device 210 to have a higher breakdown voltage. As can be understood, other dopant concentrations in the pre-base layer 218 vis-à-vis the breakdown voltage of the TVS device 210 are possible.

[0047] The pre-base layer 218 may have a uniform and / or non-uniform dopant concentration. This may also allow for varying the breakdown voltage of the TVS device 210. The pre-base layer 218 may likewise have a predetermined thickness, which may be at least one of:less than the thickness of the substrate 214; less than and / or equal to the thickness of the second base layer 216; greater and / or equal to the thickness of the second base layer 216; and / or  greater, smaller, and / or equal to the thickness of the first base layer 212. By way of a non-limiting example, the thickness of the pre-base layer 218 may be approximately 10 microns.

[0048] Further, as can be understood, other types of doping of layers 214-216 and / or pre-base layer 218 (and / or any other components of the device 210) are possible. Moreover, any other arrangements of thicknesses of any of the layers in the TVS device 210 are possible.

[0049] In some implementations, all layers 202-208 may be manufactured from the same material, e.g., silicon. Alternatively, or in addition, at least one of the layers 202-208 may be manufactured from different materials. The layers 202-208 may be configured to have same and / or different dopant materials and / or corresponding concentrations.

[0050] In some implementations, the pre-base layer 218 may be configured to form a P-N junction with the second base layer 216. Further, the layers 212 and 214 may be configured to form another P-N junctions, whose breakdown voltage may be different and / or similar to the breakdown voltage of the P-N junction formed by layers 216 and 218. Similar to the device 110 shown in FIG. 1b, the TVS device 210 may be a bidirectional TVS device.

[0051] FIGS. 3a-3c illustrate exemplary processes for manufacturing a bidirectional TVS device, according to some implementations of the current subject matter. The processes shown in FIGS. 3a-3c may be used to manufacture devices 200 and / or 210, as shown in FIGS. 2a and 2b, respectively.

[0052] Referring to FIG. 3a, at 302, a substrate silicon layer may be provided. For example, the substrate silicon layer may be the substrate layer 204 and / or 214, as shown in FIGS. 2a and 2b, respectively.

[0053] At 304, a first silicon base layer may be provided and coupled to the substrate silicon layer forming a first junction (e.g., P-N junction) . The first silicon base layer may be base  layer 206 and / or 216, as shown in FIGS. 2a-b, respectively. The first silicon base layer may be coupled to the substrate silicon layer on one side of the substate silicon layer. The substrate silicon layer may be a P-type substrate and / or N-type substrate. The first and second silicon base layers may be N-type base layers and / or P-type base layers, respectively.

[0054] At 306, a pre-base silicon layer may be provided or formed. The pre-base silicon layer may be layer 208 and / or 218, as shown in FIGS. 2a-b, respectively. The pre-base silicon layer may be coupled to the substrate silicon layer. Alternatively, or in addition, the pre-base silicon layer may be formed within the substrate silicon layer. The pre-base silicon layer may be coupled to (or formed within) the substrate silicon layer on a side that is opposite to the side of the first base silicon layer coupling to the substrate silicon layer.

[0055] At 308, a second silicon base layer may be provided. The second silicon base layer may be the second base layer 208 and / or 218, as shown in FIGS. 2a and 2b, respectively. The second silicon base layer may be coupled to the pre-base silicon layer forming a second junction (e.g., P-N junction) and may be disposed on an opposite side of the substrate silicon layer. Further, the pre-base silicon layer may be formed between the silicon substrate layer and the second silicon base layer.

[0056] In some exemplary non-limiting implementations, the first and second silicon base layers may be N-type layers, whereas the substrate silicon layer may be a P-type layer and the pre-base silicon layer may be a P+-type layer. Alternatively, or in addition, the first and second outer layers may be P-type layers, whereas the substrate silicon layer may be a N-type layer and the pre-base silicon layer may be a N+-type layer. The first and second silicon base layers may be any other type of layers and may be configured in accordance with specific  arrangement and / or types of the substrate and / or pre-base layers, and / or specific applications and / or uses.

[0057] FIG. 3b illustrates an alternate example method 310 for manufacturing a bidirectional TVS device, according to some implementations of the current subject matter. At 312, a substrate silicon layer (e.g., substrate layer 204 and / or 214) may be provided. At 314, a pre-base silicon layer (e.g., layer 208 and / or 218) may be provided or formed. The pre-base silicon layer may be coupled to the substrate silicon layer. Alternatively, or in addition, the pre-base silicon layer may be formed within the substrate silicon layer. The pre-base silicon layer may be coupled to the substrate silicon layer on one side. At 316, a first silicon base layer (e.g., layer 206 and / or 216) may be provided and coupled to the substrate silicon layer forming a first junction (e.g., P-N junction) . The first silicon base layer may be coupled to the substrate silicon layer on the side of the substate silicon layer that is opposite to the side of the coupling of the pre-base and substate layers. At 318, a second silicon base layer (e.g., layer 208 and / or 218) may be provided. The second silicon base layer may be coupled to the pre-base silicon layer forming a second junction (e.g., P-N junction) and may be disposed on side of the substrate silicon layer that is opposite to the side of coupling of the pre-base layer and the substrate layer. Again, the substrate silicon layer may be a P-type substrate and / or N-type substrate. The first and second silicon base layers may be N-type base layers and / or P-type base layers, respectively. The pre-base silicon layer may be P+-type and / or N+-type layer, respectively.

[0058] FIG. 3c illustrates another alternate example method 320 for manufacturing a bidirectional TVS device, according to some implementations of the current subject matter. At 322, a substrate silicon layer (e.g., substrate layer 204 and / or 214) may be provided, and, at 324, a pre-base silicon layer (e.g., layer 208 and / or 218) may be provided or formed. The pre-base  silicon layer may be coupled to the substrate silicon layer and / or formed within the substrate silicon layer. The pre-base silicon layer may be coupled to the substrate silicon layer on one side (e.g., top side) .

[0059] At 326, a first silicon base layer (e.g., layer 206 and / or 216) and a second silicon base layer (e.g., layer 208 and / or 218) may be provided. The first and second silicon base layer may then be coupled to the substrate silicon layer in parallel and / or simultaneously and / or substantially simultaneously. The first silicon base layer may be coupled to the substrate silicon layer opposite of the pre-base silicon layer forming a first junction (e.g., P-N junction) and the second silicon base layer may be coupled to the pre-base silicon layer forming a second junction (e.g., P-N junction) . Similar to processes in FIGS. 3a-b, the substrate silicon layer may be a P-type substrate and / or N-type substrate; the first and second silicon base layers may be N-type base layers and / or P-type base layers, respectively; and the pre-base silicon layer may be P+-type and / or N+-type layer, respectively.

[0060] The components and features of the devices described above may be implemented using any combination of discrete circuitry, application specific integrated circuits (ASICs) , logic gates and / or single chip architectures. Further, the features of the devices may be implemented using microcontrollers, programmable logic arrays and / or microprocessors or any combination of the foregoing where suitably appropriate. It is noted that hardware, firmware and / or software elements may be collectively or individually referred to herein as “logic” or “circuit. ”

[0061] It will be appreciated that the exemplary devices shown in the block diagrams described above may represent one functionally descriptive example of many potential implementations. Accordingly, division, omission or inclusion of block functions depicted in the  accompanying figures does not infer that the hardware components, circuits, software and / or elements for implementing these functions would necessarily be divided, omitted, or included in embodiments.

[0062] Some embodiments may be described using the expression “one embodiment” or “an embodiment” along with their derivatives. These terms mean that a particular feature, structure, or characteristic described in connection with the embodiment is included in at least one embodiment. The appearances of the phrase “in one embodiment” (or derivatives thereof) in various places in the specification are not necessarily all referring to the same embodiment. Moreover, unless otherwise noted the features described above are recognized to be usable together in any combination. Thus, any features discussed separately may be employed in combination with each other unless it is noted that the features are incompatible with each other.

[0063] It is emphasized that the abstract of the disclosure is provided to allow a reader to quickly ascertain the nature of the technical disclosure. It is submitted with the understanding that it will not be used to interpret or limit the scope or meaning of the claims. In addition, in the foregoing detailed description, it can be seen that various features are grouped together in a single embodiment for the purpose of streamlining the disclosure. This method of disclosure is not to be interpreted as reflecting an intention that the claimed embodiments require more features than are expressly recited in each claim. Rather, as the following claims reflect, inventive subject matter lies in less than all features of a single disclosed embodiment. Thus, the following claims are hereby incorporated into the detailed description, with each claim standing on its own as a separate embodiment. In the appended claims, the terms “including” and “in which” are used as the plain-English equivalents of the respective terms “comprising” and “wherein, ” respectively. Moreover, the terms “first, ” “second, ” “third, ” and so forth, are used  merely as labels, and are not intended to impose numerical requirements on their objects. Further, the use of “including, ” “comprising, ” or “having” and variations thereof herein is meant to encompass the items listed thereafter and equivalents thereof as well as additional items. Accordingly, the terms “including, ” “comprising, ” or “having” and variations thereof are open-ended expressions and can be used interchangeably herein.

[0064] What has been described above includes examples of the disclosed architecture. It is, of course, not possible to describe every conceivable combination of components and / or methodologies, but one of ordinary skill in the art may recognize that many further combinations and permutations are possible. Accordingly, the novel architecture is intended to embrace all such alterations, modifications and variations that fall within the spirit and scope of the appended claims.

[0065] The foregoing description of example embodiments has been presented for the purposes of illustration and description. It is not intended to be exhaustive or to limit the present disclosure to the precise forms disclosed. Many modifications and variations are possible in light of this disclosure. It is intended that the scope of the present disclosure be limited not by this detailed description, but rather by the claims appended hereto. Future filed applications claiming priority to this application may claim the disclosed subject matter in a different manner and may generally include any set of one or more limitations as variously disclosed or otherwise demonstrated herein.

[0066] All directional references (e.g., proximal, distal, upper, lower, upward, downward, left, right, lateral, longitudinal, front, back, top, bottom, above, below, vertical, horizontal, radial, axial, clockwise, and counterclockwise) are just used for identification purposes to aid the reader's understanding of the present disclosure, and do not create limitations, particularly as to  the position, orientation, or use of this disclosure. Connection references (e.g., attached, coupled, connected, and joined) are to be construed broadly and may include intermediate members between a collection of elements and relative movement between elements unless otherwise indicated. As such, connection references do not necessarily infer that two elements are directly connected and in fixed relation to each other.

[0067] Further, identification references (e.g., primary, secondary, first, second, third, fourth, etc. ) are not intended to connote importance or priority but are used to distinguish one feature from another. The drawings are for purposes of illustration only and the dimensions, positions, order and relative sizes reflected in the drawings attached hereto may vary.

[0068] The present disclosure is not to be limited in scope by the specific implementations described herein. Indeed, other various implementations of and modifications to the present disclosure, in addition to those described herein, will be apparent to those of ordinary skill in the art from the foregoing description and accompanying drawings. Thus, such other implementations and modifications are intended to fall within the scope of the present disclosure. Furthermore, the present disclosure has been described herein in the context of a particular implementation in a particular environment for a particular purpose. Those of ordinary skill in the art will recognize the usefulness is not limited thereto and the present disclosure may be beneficially implemented in any number of environments for any number of purposes. Thus, the claims set forth below are to be construed in view of the full breadth and spirit of the present disclosure as described herein.

Claims

1.An apparatus, comprising:a substrate silicon layer, a first silicon base layer, and a second silicon base layer, the substrate silicon layer being coupled to the first silicon base layer;a pre-base silicon layer formed between the substrate silicon layer and the second silicon base layer, wherein the second silicon base layer is coupled to the pre-base silicon layer;wherein a polarity of the pre-base layer is different from a polarity of the second silicon base layer.2.The apparatus according to claim 1, wherein the substrate silicon layer is a P-type substrate.3.The apparatus according to claim 2, wherein the first and second silicon base layers are N-type base layers.4.The apparatus according to claim 3, wherein the pre-base silicon layer is P+type layer.5.The apparatus according to claim 1, wherein the substrate silicon layer is a N-type substrate.6.The apparatus according to claim 5, wherein the first and second silicon base layers are P-type base layers.7.The apparatus according to claim 6, wherein the pre-base silicon layer is N+type layer.8.The apparatus according to claim 1, wherein the substrate silicon layer includes the pre-base silicon layer.9.The apparatus according to claim 1, wherein the second silicon base layer includes the pre-base silicon layer.10.The apparatus according to claim 1, wherein the substrate silicon layer includes at least one portion of the pre-base silicon layer, and the second silicon base layer includes at least another portion of the pre-base silicon layer.11.The apparatus according to claim 1, wherein the pre-base silicon layer is uniformly doped.12.The apparatus according to claim 1, wherein the pre-base silicon layer is non-uniformly doped.13.The apparatus according to claim 1, wherein a breakdown voltage of the apparatus is determined based on a concentration of a dopant in the pre-base silicon layer.14.The apparatus according to claim 1, wherein the apparatus is a transient voltage suppression device.15.The apparatus according to claim 14, wherein the apparatus is a bidirectional transient voltage suppression device.16.A bidirectional transient voltage suppression device, comprising:a substrate silicon layer, a first silicon base layer, and a second silicon base layer, the substrate silicon layer being coupled to the first silicon base layer;a pre-base silicon layer formed between the substrate silicon layer and the second silicon base layer, wherein the second silicon base layer is coupled to the pre-base silicon layer;wherein a polarity of the pre-base layer is different from a polarity of the second silicon base layer;wherein a breakdown voltage of the apparatus is determined based on a concentration of a dopant in the pre-base silicon layer.17.A method, comprising:providing a substrate silicon layer, a first silicon base layer, and a second silicon base layer;forming a pre-base silicon layer between the substrate silicon layer and the second silicon base layer;coupling the substrate silicon layer to the first silicon base layer; andcoupling the second silicon base layer to the pre-base silicon layer;wherein a polarity of the pre-base layer is different from a polarity of the second silicon base layer.

Images