半導体メモリ装置

Abstract

キャパシタを無くした1個のトランジスタ型のDRAMで、容量カップリングによるノイズや、メモリの不安定性の問題を解決する半導体メモリ装置を提供する。【解決手段】メモリセル10は、基板20上から離れて、基板に対して水平方向に伸延し、一部がゲート絶縁層2で被膜されたp層1、ゲート絶縁層2の一部を覆うゲート導体層3、ゲート絶縁層2から離れてp層1の一部を覆うゲート絶縁層4、ゲート絶縁層4の一部を覆うゲート導体層5及びゲート導体層3とゲート導体層5に挟まれたp層の一部分に、不純物層であるn+層6及びn+層7を有し、のゲート導体層3がゲートとして、n+層6、7の一方がソース、もう一方がドレインとして機能してMOSFET動作し、n+層6にビット線、n+層7にソース線、ゲート導体層3にワード線、ゲート導体層5にプレート線を夫々接続し、各電圧を操作することで、メモリ動作をさせる。

Images