ECCエンジンを備えるメモリ装置
JP2026119743APending Publication Date: 2026-07-17SK HYNIX INC
Patent Information
- Authority / Receiving Office
- JP · JP
- Patent Type
- Applications
- Current Assignee / Owner
- SK HYNIX INC
- Filing Date
- 2025-12-17
- Publication Date
- 2026-07-17
AI Technical Summary
Benefits of technology
【0009】 提案された実施形態に係るメモリ装置は、向上したエラー訂正能力を提供しながらも、ポイズン情報を効率的に管理することができる。特に、ECCエンジンのエラー訂正能力が向上し、既存の1ビットエラー訂正だけでなく、隣接2ビットエラー訂正も可能なメモリ装置において、ポイズンデータにエラーが発生した場合、ポイズン情報が失われながらポイズンデータのエラーは訂正される状況を防止することにより、サイレントデータ破損(Silent data corruption;SDC)を防止できるという効果がある。また、提案された実施形態に係るメモリ装置は、ポイズン情報の正確度を高めて信頼性を向上させることができるという効果がある。
✦ Generated by Eureka AI based on patent content.
Smart Images
Figure 2026119743000001_ABST
Abstract
エラー訂正動作を行うメモリ装置でポイズン情報を効率的に管理できる方法を提供すること。【解決手段】本発明の実施形態に係るメモリシステムは、メモリコントローラと、前記メモリコントローラとポイズン信号及びデータを送受信するメモリ装置とを備え、前記メモリ装置は、書き込み動作の際、前記データを用いてエラー訂正コードを生成し、前記ポイズン信号に応じて前記データ及び前記エラー訂正コードを選択するか、予め設定された第1のパターン及び第2のパターンを選択してメモリセルアレイに格納し、読み出し動作の際、前記メモリセルアレイから読み出されたエラー訂正コードを用いて前記メモリセルアレイから読み出されたデータのエラーを訂正し、前記エラー訂正結果に応じてデコード状態信号を出力し、前記デコード状態信号、前記読み出されたデータと前記第1のパターンの第1の比較結果及び前記読み出されたエラー訂正コードと前記第2のパターンの第2の比較結果のうち1つ以上によって前記ポイズン信号を出力することができる。
Need to check novelty before this filing date? Find Prior Art