裏面相互接続のための基板貫通ビア(TSVs)を含むデバイス、及び関連する製作方法

Abstract

パッケージは、第1の基板の第1の前面上の圧電層上に配置された電極と、電極を第1の基板の第2の裏面に結合するために基板を通って延びる垂直相互接続アクセス(ビア)とを含むデバイスを含む。ビアは、基板貫通ビア(TSVs)であり得る。ビアが形成され得る第1の基板(例えば、シリコン層)を使用することにより、デバイスとの間の電気経路距離を最小化してQ係数をより高くするために、前面上の電極が裏面上の相互接続部に結合され得る。また、キャパシタは、基板の第2の裏面上に形成され、かつ第1の基板からパッケージ基板上の外部キャパシタまでの電気経路を有するのではなく、ビアによってデバイスの電極に結合され得る。熱伝導経路もまた低減され、熱放散を改善する。

Images