Methods and apparatus for document parsing for retrieval-augmented generation

Abstract

Systems, apparatus, articles of manufacture, and methods are disclosed for document parsing for retrieval-augmented generation. A non-transitory machine readable storage medium comprises instructions to cause programmable circuitry to at least: extract a characteristic of a document to be parsed; generate a prompt for a natural language processing machine learning model engine based on the characteristic, the prompt to provide an instruction for the natural language processing machine learning model engine to parse the document into a plurality of segments based on document context; determine an output of the natural language processing machine learning model engine based on the prompt, the output indicating a segmentation of the document into the plurality of segments; and cause a plurality of embedding vectors for the plurality of segments to be stored in a vector database.

Description

METHODS AND APPARATUS FOR DOCUMENT PARSING FOR RETRIEVAL-AUGMENTED GENERATIONRELATED APPLICATION

[0001] This patent claims the benefit of PCT Application No. PCT / CN2025 / 075230, which was filed on January 26, 2025. PCT Patent Application No. PCT / CN2025 / 075230 is hereby incorporated herein by reference in its entirety. Priority to PCT Application No. PCT / CN2025 / 075230 is hereby claimed.BACKGROUND

[0002] Retrieval-Augmented Generation (RAG) is a technique that enables artificial intelligence models to retrieve and incorporate information that is supplied to the artificial intelligence model after the model is trained. For example, a generative artificial intelligence model may be trained on a very large corpus of data to be able to generate responses to a wide range of queries during use of the model. However, a particular query may be relevant to a set of documents that were not available to the generative artificial intelligence model during training. RAG may be used to search a set of data (e.g., a database) to identify the set of documents that are similar to the content of the query, augment (or otherwise supplement) the query with the set of documents (e.g., the content of the documents) , and process the augmented query using the generative artificial intelligence model to generate a response. In such an example, the generative artificial intelligence model may be able to generate a better response to the query (e.g., by utilizing the model training and the augmented data) .BRIEF DESCRIPTION OF THE DRAWINGS

[0003] FIG. 1 is a block diagram of an example environment in which an example document parser circuitry operates to parse documents into segments.

[0004] FIG. 2 is a block diagram of an example implementation of the document parser circuitry of FIG. 1.

[0005] FIGS. 3-4 are flowcharts representative of example machine readable instructions and / or example operations that may be executed, instantiated, and / or performed by example programmable circuitry to implement the document parser circuitry of FIG. 2.

[0006] FIG. 5 is a flowchart representative of example machine readable instructions and / or example operations that may be executed, instantiated, and / or performed by example programmable circuitry to implement the query response circuitry of FIG. 1.

[0007] FIGS. 6-7 illustrate example outputs of a natural language processing machine learning model engine that utilizes RAG.

[0008] FIG. 8 is a block diagram of an example processing platform including programmable circuitry structured to execute, instantiate, and / or perform the example machine readable instructions and / or perform the example operations of FIGS. 3-5 to implement the document parser circuitry of FIG. 2 and / or the query response circuitry of FIG. 1.

[0009] FIG. 9 is a block diagram of an example implementation of the programmable circuitry of FIG. 8.

[0010] FIG. 10 is a block diagram of another example implementation of the programmable circuitry of FIG. 8.

[0011] FIG. 11 is a block diagram of an example software / firmware / instructions distribution platform (e.g., one or more servers) to distribute software, instructions, and / or firmware (e.g., corresponding to the example machine readable instructions of FIGS. 3-5) to client devices associated with end users and / or consumers (e.g., for license, sale, and / or use) , retailers (e.g., for sale, re-sale, license, and / or sub-license) , and / or original equipment manufacturers (OEMs) (e.g., for inclusion in products to be distributed to, for example, retailers and / or to other end users such as direct buy customers) .

[0012] In general, the same reference numbers will be used throughout the drawing (s) and accompanying written description to refer to the same or like parts. The figures are not necessarily to scale.DETAILED DESCRIPTION

[0013] Retrieval-Augmented Generation (RAG) may include both an offline stage and an online stage. During the offline stage, documents to be added to a RAG datastore are loaded, the documents are parsed into segments, the segments are processed to generate embeddings (e.g., vector representations of the content of the segments) , and the embeddings are stored in a datastore (e.g., a vector database) . For example, the offline stage may iterate through a set of documents to parse, embed, and store embeddings in the datastore. Later, the online stage may operate when a query is received for a natural language processing machine learning model engine (e.g., a generative artificial intelligence model such as a large language model (LLM) ) . During the online stage, embeddings are generated for the received query, a vector similarity search is performed using the embedded query against the datastore to identify relevant segments (e.g., segments whose contents are relevant to the query) . In some systems, the relevant segments are ranked by relevance and a top number of segments are utilized to form a context window. The relevant segments are combined with the user query and system instructions to generate an assembled prompt. The assembled prompt is provided to the natural language processing machine learning model engine (e.g., LLM) to generate a response.

[0014] Methods and apparatus disclosed herein utilize a natural language processing machine learning model engine (e.g., an LLM engine) to improve a process of parsing a document into segments based on document context. For example, an LLM engine may utilize learned patterns to facilitate a perceived understanding of the content of a document in a way that respects the relationships between ideas, language, and structure, even when there are subtle shifts in meaning or information. By parsing documents based on context, the content and meaning of portions of the document can be maintained even when parsed into segments. For example, by understanding the context of a document, a header and its content can be kept together, diagrams and captions can be kept together, sentences can be kept together, a field of data can be kept together, etc.

[0015] The improved parsing techniques described herein may be utilized in a RAG system to improve documents parsing of documents into segments that are embedded and added to a datastore for retrieval during RAG. For example, improved parsing may lead to improvements in RAG because the improved segments may be better utilized by a natural language processing machine learning model engine that utilizes RAG.

[0016] Methods and apparatus disclosed herein may analyze a document to determine characteristics of the document to generate a prompt for a natural language processing machine learning model engine to direct the natural language processing machine learning model engine to parse a document. Methods and apparatus disclosed herein may additionally or alternatively determine parsing settings (e.g., a setting on whether to allow segments to overlap, a setting on whether to include a divider between segments, etc. ) and utilize the parsing settings to generate the prompt for the natural language processing machine learning model engine to parse the document with a directive to apply the setting. By customizing the prompt provided to the natural language processing machine learning model engine, the natural language processing machine learning model engine can parse a document in an accurate and user requested manner.

[0017] As used herein, a natural language processing machine learning model engine refers to a machine learning engine that is capable of receiving and operating in response to instructions provided in a natural language (e.g., English, Spanish, Chinese, etc. ) . Such instructions are sometimes referred to as ‘prompts. ’ One example of a natural language processing machine learning model engine is a large language model that utilizes generative artificial intelligence and a large corpus of training data. While the examples described herein utilize parsing to support augmentation of queries using RAG, the parsing approach described herein may be implemented for other purposes in which document segmentation or other processing of a document may be utilized.

[0018] Methods and apparatus disclosed herein can leverage the ability of a natural language processing machine learning model engine to understand context when parsing documents. Understanding context refers to the ability to grasp and interpret the relationships between words, sentences, and larger themes within a document. This understanding in machine learning is not the same as human comprehension but involves a model recognizing patterns, structures, and nuances in the text. Context may include recognition of the following:

[0019] Coherence and Flow: The model can recognize how ideas, sentences, and paragraphs connect. For instance, if a document shifts between different topics or perspectives, the model can follow the flow of the conversation, picking up on transitions, summarizing key points, or identifying how different parts relate to each other.

[0020] Disambiguation: Words or phrases that have multiple meanings (like homonyms or words with different contextual interpretations) can be understood in context. For example, "bank" can refer to a financial institution or the side of a river. A model may choose the meaning based on the surrounding text, understanding the appropriate context.

[0021] Implicit Information: LLMs may infer or "fill in the gaps" for information that is not directly stated but implied. For instance, if a document mentions a "he" without introducing the person beforehand, an LLM might be able to infer who "he" refers to, based on the earlier context of the document.

[0022] Topic Modeling: The model may understand the main subjects or themes of a document, even if they are subtly introduced or indirectly referenced. The LLM may categorize the content or prioritize certain themes based on the overall message or tone of the document.

[0023] Contextualizing Events: The LLM may understand temporal relationships or cause-effect chains, recognizing how one event in the document may lead to another or how past events shape present situations. Contextualizing events allows the LLM to follow narratives or logical arguments in a way that makes sense within the broader context.

[0024] Maintaining Consistency: When a document involves characters, concepts, or ideas that evolve over time, an LLM may track those developments and ensure that the information remains consistent throughout the document. For instance, the LLM may recall earlier references to a character or concept and adjust its responses based on changes over time.

[0025] FIG. 1 is a block diagram of an example environment 100 in which an example document parser circuitry 106 operates to parse documents using a natural language processing machine learning model engine such as an LLM.

[0026] The example environment 100 includes example document sources 102, an example network 104, the example document parser circuitry 106, an example augmentation datastore 108, and an example query response circuitry 110.

[0027] The document sources 102 of the illustrated example are datastores that store a plurality of documents (e.g., files, data, etc. ) . The document sources 102 may be file storage, a file repository, webpages, databases, etc. According to the illustrated example, the document sources 102 are populated and / or identified by an administrator or user of the document parser circuitry 106 because the document sources 102 include documents that are desirable for inclusion in the augmentation datastore 108 for RAG. For example, the document sources 102 may contain documentation associated with a business and may be identified by an administrator developing an artificial intelligent assistant for the business.

[0028] The network 104 is the internet and communicatively couples the document sources 102 with the document parser circuitry 106. Alternatively, the network 104 may be any type (s) of network to couple the document sources 102 with the document parser circuitry 106 such as, for example, wide area networks, local area networks, wireless network, wired networks, personal networks, etc. In a further alternative, the network 104 may be implemented by any other type of technology for communicatively coupling the document sources 102 with the document parser circuitry 106 such as, for example, a connection for local data storage where the document sources 102 are implemented by a local storage device coupled to the document parser circuitry 106.

[0029] The example document parser circuitry 106 parses documents from the document sources 102 into segments utilizing a natural language processing machine learning model engine. To direct the natural language processing machine learning model engine, the document parser circuitry 106 analyzes the document and / or parsing settings to generate a prompt (e.g., a prompt written in natural language) that directs the natural language processing machine learning model engine how to parse the engine (e.g., with a directive to apply the setting (s) ) . Because the prompt is written in a natural language, a human may review and / or edit prompts in support of the parsing process. In addition, because the natural language processing machine learning model engine may understand the context of a document, the generated prompt can be built to take advantage of such understanding. For example, a prompt may state “Please split the text into segments based on semantics” to leverage the ability of the natural language processing machine learning model engine to recognize semantics without the need for generating specific rules or processes for semantic-based processing.

[0030] Further details of the document parser circuitry 106 are described in conjunction with FIG. 2.

[0031] The augmentation datastore 108 is a vector database that is designed to store, index, and search for data represented as vectors or numerical representations of data. The augmentation datastore 108 stores vectors (or other representations) of the segments of documents from the document parser circuitry 106. The segments in the augmentation datastore 108 may be retrieved by the query response circuitry 110 to augment a query via RAG. Alternatively, the augmentation datastore 108 may be implemented by any other type of data storage such as any type of database, file storage, cloud storage, local storage, remote storage, etc.

[0032] The query response circuitry 110 of the illustrated example receives queries, augments the queries with data retrieved from the augmentation datastore 108 using RAG, and generates responses to the queries using a natural language processing machine learning model engine. The query response circuitry 110 may implement the natural language processing machine learning model engine and / or may access a natural language processing machine learning model engine that is remote from the query response circuitry 110. To identify segments from the augmentation datastore 108 that are relevant to a received query, the query response circuitry 110 may perform a similarity search between the query and the plurality of segments stored in the augmentation datastore 108 (e.g., after generating an embedding of the query) . In some examples, the query response circuitry 110 may additionally rank results based on a similarity score and select only a top number of results (e.g., top 5, top 10, top 100, etc. ) .

[0033] The query response circuitry 110 of FIG. 1 may be instantiated (e.g., creating an instance of, bring into being for any length of time, materialize, implement, etc. ) by programmable circuitry. For example, programmable circuitry may be implemented by a Central Processor Unit (CPU) executing first instructions, a field programmable gate array, a programmable logic device (PLD) , a generic array logic (GAL) device, a programmable array logic (PAL) device, a complex programmable logic device (CPLD) , a simple programmable logic device (SPLD) , a microcontroller (MCU) , a programmable system on chip (PSoC) , etc. Additionally or alternatively, the query response circuitry 110 of FIG. 1 may be instantiated (e.g., creating an instance of, bring into being for any length of time, materialize, implement, etc. ) by (i) an Application Specific Integrated Circuit (ASIC) and / or (ii) a Field Programmable Gate Array (FPGA) (e.g., another form of programmable circuitry) structured and / or configured in response to execution of second instructions to perform operations corresponding to the first instructions. It should be understood that some or all of the circuitry of FIG. 1 may, thus, be instantiated at the same or different times. Some or all of the circuitry of FIG. 1 may be instantiated, for example, in one or more threads executing concurrently on hardware and / or in series on hardware. Moreover, in some examples, some or all of the circuitry of FIG. 1 may be implemented by microprocessor circuitry executing instructions and / or FPGA circuitry performing operations to implement one or more virtual machines and / or containers.

[0034] In operation of the environment 100 of FIG. 1, the document sources 102 are populated with documents and / or an indication of documents to be utilized is provided to the document parser circuitry 106. The document parser circuitry 106 iterates over the documents to analyze document characteristics, consider parsing settings, and generate a prompt for a first natural language processing machine learning model engine based on the characteristics and / or the settings (e.g., with directives based on the characteristics and including directives to apply the setting) . The first natural language processing machine learning model engine processes the prompt to parse the document into segments and embeddings of the results are stored in the augmentation datastore 108. Later, when a query is received by the query response circuitry 110, the query response circuitry 110 performs embedding of the query and compares the embedded version of the query to the embeddings stored in the augmentation datastore 108 to identify relevant segments. The relevant segments are used to augment the query using RAG (e.g., appended-to the query, linked-to the query, attached-to query, etc. ) . The query response circuitry 110 then processes the augmented query using a second natural language processing machine learning model engine to generate a response. While two natural language processing machine learning model engines are described in the foregoing example, in some examples the same natural language processing machine learning model engine may be utilized for both parsing documents for RAG and processing queries.

[0035] FIG. 2 is a block diagram of an example implementation of the document parser circuitry 106 of FIG. 1 to parse documents into segments. The document parser circuitry 106 of FIG. 2 may be instantiated (e.g., creating an instance of, bring into being for any length of time, materialize, implement, etc. ) by programmable circuitry. For example, programmable circuitry may be implemented by a Central Processor Unit (CPU) executing first instructions, a field programmable gate array, a programmable logic device (PLD) , a generic array logic (GAL) device, a programmable array logic (PAL) device, a complex programmable logic device (CPLD) , a simple programmable logic device (SPLD) , a microcontroller (MCU) , a programmable system on chip (PSoC) , etc. Additionally or alternatively, the document parser circuitry 106 of FIG. 2 may be instantiated (e.g., creating an instance of, bring into being for any length of time, materialize, implement, etc. ) by (i) an Application Specific Integrated Circuit (ASIC) and / or (ii) a Field Programmable Gate Array (FPGA) (e.g., another form of programmable circuitry) structured and / or configured in response to execution of second instructions to perform operations corresponding to the first instructions. It should be understood that some or all of the circuitry of FIG. 2 may, thus, be instantiated at the same or different times. Some or all of the circuitry of FIG. 2 may be instantiated, for example, in one or more threads executing concurrently on hardware and / or in series on hardware. Moreover, in some examples, some or all of the circuitry of FIG. 2 may be implemented by microprocessor circuitry executing instructions and / or FPGA circuitry performing operations to implement one or more virtual machines and / or containers.

[0036] The example document parser circuitry 106 includes an example prompt generator circuitry 202, an example large language model (LLM) circuitry 204, and an example embedding generator circuitry 206.

[0037] The example prompt generator circuitry 202 accesses documents (e.g., documents stored in the document datastore 102) and iterates over the documents to generate prompts to direct the LLM circuitry 204 to parse the documents into segments. The prompt generator circuitry 202 may generate an individual prompt for each document and / or may generate a prompt that directs processing of a plurality of documents.

[0038] To generate the prompt, the prompt generator circuitry 202 determines characteristics of a document and / or determines parsing settings. The example prompt generator circuitry 202 determines a document type as the characteristic of a document. Alternatively, any other characteristic of a document may be determined such as, for example, document subject-matter, document format, document length, document size, document structure, document classification, user-identified document characteristics, etc. The example prompt generator circuitry 202 may additionally or alternatively determine parsing settings identified by an administrator and / or user of document parser circuitry 106. For example, parsing settings may be stored in a file, input via a user interface, etc. Parsing settings may be any settings that a user may provide to indicate how the parsing should operate such as, for example, whether or not parsed segments can overlap, a maximum length for a segment, a minimum length for a segment, how to delineate the division between segments (e.g., a character, horizontal line, etc. ) , content and / or types of content to be skipped, ignored, or eliminated from the parsed segments, etc.

[0039] The example prompt generator circuitry 202 generates the prompt based on the characteristics of the document and / or the parsing settings. For example, the prompt generator circuitry 202 may use a combination of look-up tables and / or rules to generate the prompt. For example, a look-up table may indicate a prompt or part of a prompt to be used for a particular document type, a particular parsing settings, etc. Alternatively, a set of rules may specify a prompt or part of a prompt to be utilized for a particular document type, a particular parsing setting, etc. The prompt generator circuitry 202 may assemble a prompt based on prompts or prompt parts associated with a document type, particular parsing settings, etc.

[0040] For example, a document to be parsed is a PDF report document and parsing settings indicate that segment overlap is allowed and minimum segment length is 3 sentences. The prompt generator circuitry 202 may determine that a prompt for a PDF report is “Please split the PDF document into chunks based on semantics. Ignore page breaks. ” The prompt generator circuitry 202 may determine that prompt parts for the parsing settings are: “Chunks may overlap” and “Chunks must have at least three sentences. ” The prompt generator circuitry 202 may then determine the completed prompt as “Please split the PDF document into chunks based on semantics. Ignore page breaks. Overlap is allowed. ”

[0041] In some examples, the prompt generator circuitry 202 is instantiated by programmable circuitry executing prompt generator instructions and / or configured to perform operations such as those represented by the flowcharts of FIGS. 3-5.

[0042] In some examples, the document parser circuitry 106 includes means for prompt generation. For example, the means for prompt generation may be implemented by prompt generator circuitry 202. In some examples, the prompt generator circuitry 202 may be instantiated by programmable circuitry such as the example programmable circuitry 812 of FIG. 8. For instance, the prompt generator circuitry 202 may be instantiated by the example microprocessor 900 of FIG. 9 executing machine executable instructions such as those implemented by at least blocks 402-406 of FIG. 4. In some examples, the prompt generator circuitry 202 may be instantiated by hardware logic circuitry, which may be implemented by an ASIC, XPU, or the FPGA circuitry 1000 of FIG. 10 configured and / or structured to perform operations corresponding to the machine readable instructions. Additionally or alternatively, the prompt generator circuitry 202 may be instantiated by any other combination of hardware, software, and / or firmware. For example, the prompt generator circuitry 202 may be implemented by at least one or more hardware circuits (e.g., processor circuitry, discrete and / or integrated analog and / or digital circuitry, an FPGA, an ASIC, an XPU, a comparator, an operational-amplifier (op-amp) , a logic circuit, etc. ) configured and / or structured to execute some or all of the machine readable instructions and / or to perform some or all of the operations corresponding to the machine readable instructions without executing software or firmware, but other structures are likewise appropriate.

[0043] The example LLM circuitry 204 implements a large language model (or other natural language processing machine learning model, generative artificial intelligence model, etc. ) to process the prompt generated by the prompt generator circuitry 202 to parse a document. Alternatively, the LLM circuitry 204 may interact with one or more remotely hosted large language model or multiple locally hosted large language models. For example, the LLM circuitry 204 may enable a user to choose from a number of locally or remotely hosted models. The output of the large language model is a document that is parsed into segments and / or a plurality of segments documents / files / data elements.

[0044] In some examples, the LLM circuitry 204 is instantiated by programmable circuitry executing machine learning engine instructions and / or configured to perform operations such as those represented by the flowcharts of FIGS. 3-5.

[0045] In some examples, the document parser circuitry 106 includes means for machine learning engine processing. For example, the means for machine learning engine processing may be implemented by LLM circuitry 204. In some examples, the LLM circuitry 204 may be instantiated by programmable circuitry such as the example programmable circuitry 812 of FIG. 8. For instance, the LLM circuitry 204 may be instantiated by the example microprocessor 900 of FIG. 9 executing machine executable instructions such as those implemented by at least blocks 408 of FIG. 4. In some examples, the LLM circuitry 204 may be instantiated by hardware logic circuitry, which may be implemented by an ASIC, XPU, or the FPGA circuitry 1000 of FIG. 10 configured and / or structured to perform operations corresponding to the machine readable instructions. Additionally or alternatively, the LLM circuitry 204 may be instantiated by any other combination of hardware, software, and / or firmware. For example, the LLM circuitry 204 may be implemented by at least one or more hardware circuits (e.g., processor circuitry, discrete and / or integrated analog and / or digital circuitry, an FPGA, an ASIC, an XPU, a comparator, an operational-amplifier (op-amp) , a logic circuit, etc. ) configured and / or structured to execute some or all of the machine readable instructions and / or to perform some or all of the operations corresponding to the machine readable instructions without executing software or firmware, but other structures are likewise appropriate.

[0046] The example embedding generator circuitry 206 generates embeddings of the segments and stores the embeddings (e.g., in the augmentation datastore 108) . For example, the embedding generator circuitry 206 may convert the content of the segments into vectors for storage in a vector database.

[0047] In some examples, the embedding generator circuitry 206 is instantiated by programmable circuitry executing embedding instructions and / or configured to perform operations such as those represented by the flowcharts of FIGS. 3-5.

[0048] In some examples, the document parser circuitry 106 includes means for embedding. For example, the means for embedding may be implemented by embedding generator circuitry 206. In some examples, the embedding generator circuitry 206 may be instantiated by programmable circuitry such as the example programmable circuitry 812 of FIG. 8. For instance, the embedding generator circuitry 206 may be instantiated by the example microprocessor 900 of FIG. 9 executing machine executable instructions such as those implemented by at least blocks 416 of FIG. 4. In some examples, the embedding generator circuitry 206 may be instantiated by hardware logic circuitry, which may be implemented by an ASIC, XPU, or the FPGA circuitry 1000 of FIG. 10 configured and / or structured to perform operations corresponding to the machine readable instructions. Additionally or alternatively, the embedding generator circuitry 206 may be instantiated by any other combination of hardware, software, and / or firmware. For example, the embedding generator circuitry 206 may be implemented by at least one or more hardware circuits (e.g., processor circuitry, discrete and / or integrated analog and / or digital circuitry, an FPGA, an ASIC, an XPU, a comparator, an operational-amplifier (op-amp) , a logic circuit, etc. ) configured and / or structured to execute some or all of the machine readable instructions and / or to perform some or all of the operations corresponding to the machine readable instructions without executing software or firmware, but other structures are likewise appropriate.

[0049] While an example manner of implementing the document parser circuitry 106 of FIG. 1 is illustrated in FIG. 2, one or more of the elements, processes, and / or devices illustrated in FIG. 2 may be combined, divided, re-arranged, omitted, eliminated, and / or implemented in any other way. Further, the example prompt generator circuitry 202, the example LLM circuitry 204, the embedding generator circuitry 206 and / or, more generally, the example document parser circuitry 106 of FIG. 2, may be implemented by hardware alone or by hardware in combination with software and / or firmware. Thus, for example, any of the example prompt generator circuitry 202, the example LLM circuitry 204, the embedding generator circuitry 206 , and / or, more generally, the example document parser circuitry 106, could be implemented by programmable circuitry, processor circuitry, analog circuit (s) , digital circuit (s) , logic circuit (s) , programmable processor (s) , programmable microcontroller (s) , graphics processing unit (s) (GPU (s) ) , digital signal processor (s) (DSP (s) ) , ASIC (s) , programmable logic device (s) (PLD (s) ) , vision processing units (VPUs) , and / or field programmable logic device (s) (FPLD (s) ) such as FPGAs in combination with machine readable instructions (e.g., firmware or software) . Further still, the example document parser circuitry 106 of FIG. 2 may include one or more elements, processes, and / or devices in addition to, or instead of, those illustrated in FIG. 2, and / or may include more than one of any or all of the illustrated elements, processes and devices.

[0050] Flowchart (s) representative of example machine readable instructions, which may be executed by programmable circuitry to implement and / or instantiate the document parser circuitry 106 of FIG. 2 and / or representative of example operations which may be performed by programmable circuitry to implement and / or instantiate the document parser circuitry 106 of FIG. 2, are shown in FIGS. 3-5. The machine readable instructions may be one or more executable programs or portion (s) of one or more executable programs for execution by programmable circuitry such as the programmable circuitry 812 shown in the example processor platform 800 discussed below in connection with FIG. 8 and / or may be one or more function (s) or portion (s) of functions to be performed by the example programmable circuitry (e.g., an FPGA) discussed below in connection with FIGS. 9 and / or 10. In some examples, the machine readable instructions cause an operation, a task, etc., to be carried out and / or performed in an automated manner in the real world. As used herein, “automated” means without human involvement.

[0051] The program may be embodied in instructions (e.g., software and / or firmware) stored on one or more non-transitory computer readable and / or machine readable storage medium such as cache memory, a magnetic-storage device or disk (e.g., a floppy disk, a Hard Disk Drive (HDD) , etc. ) , an optical-storage device or disk (e.g., a Blu-ray disk, a Compact Disk (CD) , a Digital Versatile Disk (DVD) , etc. ) , a Redundant Array of Independent Disks (RAID) , a register, ROM, a solid-state drive (SSD) , SSD memory, non-volatile memory (e.g., electrically erasable programmable read-only memory (EEPROM) , flash memory, etc. ) , volatile memory (e.g., Random Access Memory (RAM) of any type, etc. ) , and / or any other storage device or storage disk. The instructions of the non-transitory computer readable and / or machine readable medium may program and / or be executed by programmable circuitry located in one or more hardware devices, but the entire program and / or parts thereof could alternatively be executed and / or instantiated by one or more hardware devices other than the programmable circuitry and / or embodied in dedicated hardware. The machine readable instructions may be distributed across multiple hardware devices and / or executed by two or more hardware devices (e.g., a server and a client hardware device) . For example, the client hardware device may be implemented by an endpoint client hardware device (e.g., a hardware device associated with a human and / or machine user) or an intermediate client hardware device gateway (e.g., a radio access network (RAN) ) that may facilitate communication between a server and an endpoint client hardware device. Similarly, the non-transitory computer readable storage medium may include one or more mediums. Further, although the example program is described with reference to the flowchart (s) illustrated in FIGS. 3-5, many other methods of implementing the example document parser circuitry 106 may alternatively be used. For example, the order of execution of the blocks of the flowchart (s) may be changed, and / or some of the blocks described may be changed, eliminated, or combined. Additionally or alternatively, any or all of the blocks of the flow chart may be implemented by one or more hardware circuits (e.g., processor circuitry, discrete and / or integrated analog and / or digital circuitry, an FPGA, an ASIC, a comparator, an operational-amplifier (op-amp) , a logic circuit, etc. ) structured to perform the corresponding operation without executing software or firmware. The programmable circuitry may be distributed in different network locations and / or local to one or more hardware devices (e.g., a single-core processor (e.g., a single core CPU) , a multi-core processor (e.g., a multi-core CPU, an XPU, etc. ) ) . As used herein, programmable circuitry includes any type (s) of circuitry that may be programmed to perform a desired function such as, for example, a CPU, a GPU, a VPU, and / or an FPGA. The programmable circuitry may include one or more CPUs, one or more GPUs, one or more VPUs, and / or one or more FPGAs located in the same package (e.g., the same integrated circuit (IC) package or in two or more separate housings) , one or more CPUs, GPUs, VPUs, and / or one or more FPGAs in a single machine, multiple CPUs, GPUs, VPUs, and / or FPGAs distributed across multiple servers of a server rack, and / or multiple CPUs, GPUs, VPUs, and / or FPGAs distributed across one or more server racks. Additionally or alternatively, programmable circuitry may include a programmable logic device (PLD) , a generic array logic (GAL) device, a programmable array logic (PAL) device, a complex programmable logic device (CPLD) , a simple programmable logic device (SPLD) , a microcontroller (MCU) , a programmable system on chip (PSoC) , etc., and / or any combination (s) thereof in any of the contexts explained above.

[0052] The machine readable instructions described herein may be stored in one or more of a compressed format, an encrypted format, a fragmented format, a compiled format, an executable format, a packaged format, etc. Machine readable instructions as described herein may be stored as data (e.g., computer-readable data, machine-readable data, one or more bits (e.g., one or more computer-readable bits, one or more machine-readable bits, etc. ) , a bitstream (e.g., a computer-readable bitstream, a machine-readable bitstream, etc. ) , etc. ) or a data structure (e.g., as portion (s) of instructions, code, representations of code, etc. ) that may be utilized to create, manufacture, and / or produce machine executable instructions. For example, the machine readable instructions may be fragmented and stored on one or more storage devices, disks and / or computing devices (e.g., servers) located at the same or different locations of a network or collection of networks (e.g., in the cloud, in edge devices, etc. ) . The machine readable instructions may require one or more of installation, modification, adaptation, updating, combining, supplementing, configuring, decryption, decompression, unpacking, distribution, reassignment, compilation, etc., in order to make them directly readable, interpretable, and / or executable by a computing device and / or other machine. For example, the machine readable instructions may be stored in multiple parts, which are individually compressed, encrypted, and / or stored on separate computing devices, wherein the parts when decrypted, decompressed, and / or combined form a set of computer-executable and / or machine executable instructions that implement one or more functions and / or operations that may together form a program such as that described herein.

[0053] In another example, the machine readable instructions may be stored in a state in which they may be read by programmable circuitry, but require addition of a library (e.g., a dynamic link library (DLL) ) , a software development kit (SDK) , an application programming interface (API) , etc., in order to execute the machine-readable instructions on a particular computing device or other device. In another example, the machine readable instructions may need to be configured (e.g., settings stored, data input, network addresses recorded, etc. ) before the machine readable instructions and / or the corresponding program (s) can be executed in whole or in part. Thus, machine readable, computer readable and / or machine readable media, as used herein, may include instructions and / or program (s) regardless of the particular format or state of the machine readable instructions and / or program (s) .

[0054] The machine readable instructions described herein can be represented by any past, present, or future instruction language, scripting language, programming language, etc. For example, the machine readable instructions may be represented using any of the following languages: C, C++, Java, C-Sharp, Perl, Python, JavaScript, HyperText Markup Language (HTML) , Structured Query Language (SQL) , Swift, etc.

[0055] As mentioned above, the example operations of FIGS. 3-5 may be implemented using executable instructions (e.g., computer readable and / or machine readable instructions) stored on one or more non-transitory computer readable and / or machine readable media. As used herein, the terms non-transitory computer readable medium, non-transitory computer readable storage medium, non-transitory machine readable medium, and / or non-transitory machine readable storage medium are expressly defined to include any type of computer readable storage device and / or storage disk and to exclude propagating signals and to exclude transmission media. Examples of such non-transitory computer readable medium, non-transitory computer readable storage medium, non-transitory machine readable medium, and / or non-transitory machine readable storage medium include optical storage devices, magnetic storage devices, an HDD, a flash memory, a read-only memory (ROM) , a CD, a DVD, a cache, a RAM of any type, a register, and / or any other storage device or storage disk in which information is stored for any duration (e.g., for extended time periods, permanently, for brief instances, for temporarily buffering, and / or for caching of the information) . As used herein, the terms “non-transitory computer readable storage device” and “non-transitory machine readable storage device” are defined to include any physical (mechanical, magnetic and / or electrical) hardware to retain information for a time period, but to exclude propagating signals and to exclude transmission media. Examples of non-transitory computer readable storage devices and / or non-transitory machine readable storage devices include random access memory of any type, read only memory of any type, solid state memory, flash memory, optical discs, magnetic disks, disk drives, and / or redundant array of independent disks (RAID) systems. As used herein, the term “device” refers to physical structure such as mechanical and / or electrical equipment, hardware, and / or circuitry that may or may not be configured by computer readable instructions, machine readable instructions, etc., and / or manufactured to execute computer-readable instructions, machine-readable instructions, etc.

[0056] FIG. 3 is a flowchart representative of example machine readable instructions and / or example operations 300 that may be executed, instantiated, and / or performed by programmable circuitry to parse a document using a natural language processing machine learning model engine. The example machine-readable instructions and / or the example operations 300 of FIG. 3 begin at block 302, at which the document parser circuitry 106 loads a document (e.g., from the document sources 102) . The example document parser circuitry 106 then parses the document using a large language model (block 304) . Further detail of an example implementation of block 304 is described in conjunction with FIG. 4. The example document parser circuitry 106 then stores the results of the parsing in the augmentation datastore 108 (block 306) . The document parser circuitry 106 then determines if there are additional documents to be parsed (block 308) . When there are additional documents to be parsed, control returns to block 302 to parse the next document. When there are no additional documents to be parsed, the process 300 ends.

[0057] FIG. 4 is a flowchart representative of example machine readable instructions and / or example operations 304 that may be executed, instantiated, and / or performed by programmable circuitry to implement block 304 of FIG. 3 to parse a document. The example operation 400 begin at block 402 when the prompt generator circuitry 202 detects characteristics of the document to be parsed. The prompt generator circuitry 202 then determines parsing settings that have been set / established (block 404) . The prompt generator circuitry 202 then generates large language model prompts based on the document characteristics and / or parsing settings (block 406) .

[0058] The LLM circuitry 204 then parses the document into segments by directing a large language model with the generated prompt (block 408) . The LLM circuitry 204 then determines benchmarks of the results (block 410) . For example, the LLM circuitry 204 may obtain user input regarding the accuracy of the parsing. The LLM circuitry 204 determines if the benchmarks meet a threshold (e.g., a suitability threshold) (block 412) . When the benchmarks satisfy the suitability threshold, the LLM prompt is modified by the prompt generator circuitry 202 to attempt to achieve improved parsing result (block 414) . For example, the prompt generator circuitry 202 may obtain user input regarding an improved prompt, may query a large language model with an indication of the reason that the parsing was unsatisfactory to request that the large language model modify the prompt, etc. Control then returns to block 408 to parse the document again.

[0059] When the benchmarks satisfy the threshold (block 412) , the embedding generator circuitry 206 generates an embedding of the parsed result (e.g., the document segments) (block 416) . The process 304 is then ended and control returns back to block 306 of FIG. 3.

[0060] FIG. 5 is a flowchart representative of example machine readable instructions and / or example operations 500 that may be executed, instantiated, and / or performed by programmable circuitry to implement the query response circuitry 110 to respond to a query using documents parsed by the document parser circuitry 106 (e.g., via RAG augmentation of a query) .

[0061] The example operations 500 begin at block 502 when the query response circuitry 110 obtains a user query (block 502) . The query response circuitry 110 then generates an embedding of the user query (block 504) . The query response circuitry 110 then performs a similarity search between the embedding of the query and the data stores in the augmentation datastore 108 (block 506) . The example query response circuitry 110 then ranks the results based on a similarity score and identifies the top results (block 508) .

[0062] The query response circuitry 110 uses RAG to augment the user query with the top results to prepare a prompt for a large language model engine (block 510) . The query response circuitry 110 then generates a response to the user query by processing the prompt using a large language model (block 512) . The query response circuitry 110 then outputs the response to the query (e.g., transmits the response, presents a user interface with the results, etc. ) (block 514) . The process 500 then ends.

[0063] FIG. 6 illustrates an example parsing to segment a document illustrated by the horizontal rules 602 that indicate the segmentation. The example parsing illustrated in FIG. 6 is the result of parsing using a standard rule based parsing. The documentation segmentation includes several errors: one of the email addresses of the first email is cut into the second segment while the remainder of the email addresses remained in the first segment, in the third segment the email address for Gupta, Asha is split between the third and fourth segments, in several instances email bodies are separated between two segments. In general, the rule-based parsing followed a set of rules but didn’t understand the document context to properly segment the document.

[0064] FIG. 7 illustrates a result of parsing using the methods and apparatus disclosed herein. For example, the document parser circuitry 106 may generate the segmentation 702 illustrated in FIG. 7 based on generating the prompt: “Please split the text into chunks based on semantics. Return each chunk with original text, and separate each chunk with a line. ” The results illustrate that the semantics of the segmentation shown in FIG. 7 was performed with recognition of context and semantics so that email addresses and email bodies were not improperly separated between segments.

[0065] FIG. 8 is a block diagram of an example programmable circuitry platform 800 structured to execute and / or instantiate the example machine-readable instructions and / or the example operations of FIGS. 3-5 to implement the document parser circuitry 106 of FIG. 2. The programmable circuitry platform 800 can be, for example, a server, a personal computer, a workstation, a self-learning machine (e.g., a neural network) , a mobile device (e.g., a cell phone, a smart phone, a tablet such as an iPadTM) , a personal digital assistant (PDA) , an Internet appliance, a DVD player, a CD player, a digital video recorder, a Blu-ray player, a gaming console, a personal video recorder, a set top box, a headset (e.g., an augmented reality (AR) headset, a virtual reality (VR) headset, etc. ) or other wearable device, or any other type of computing and / or electronic device.

[0066] The programmable circuitry platform 800 of the illustrated example includes programmable circuitry 812. The programmable circuitry 812 of the illustrated example is hardware. For example, the programmable circuitry 812 can be implemented by one or more integrated circuits, logic circuits, FPGAs, microprocessors, CPUs, GPUs, VPUs, DSPs, and / or microcontrollers from any desired family or manufacturer. The programmable circuitry 812 may be implemented by one or more semiconductor based (e.g., silicon based) devices. In this example, the programmable circuitry 812 implements the prompt generator circuitry 202, the LLM circuitry 204, and the embedding generator circuitry 206.

[0067] The programmable circuitry 812 of the illustrated example includes a local memory 813 (e.g., a cache, registers, etc. ) . The programmable circuitry 812 of the illustrated example is in communication with main memory 814, 816, which includes a volatile memory 814 and a non-volatile memory 816, by a bus 818. The volatile memory 814 may be implemented by Synchronous Dynamic Random Access Memory (SDRAM) , Dynamic Random Access Memory (DRAM) ,  Dynamic Random Access Memory  and / or any other type of RAM device. The non-volatile memory 816 may be implemented by flash memory and / or any other desired type of memory device. Access to the main memory 814, 816 of the illustrated example is controlled by a memory controller 817. In some examples, the memory controller 817 may be implemented by one or more integrated circuits, logic circuits, microcontrollers from any desired family or manufacturer, or any other type of circuitry to manage the flow of data going to and from the main memory 814, 816.

[0068] The programmable circuitry platform 800 of the illustrated example also includes interface circuitry 820. The interface circuitry 820 may be implemented by hardware in accordance with any type of interface standard, such as an Ethernet interface, a universal serial bus (USB) interface, a  interface, a near field communication (NFC) interface, a Peripheral Component Interconnect (PCI) interface, and / or a Peripheral Component Interconnect Express (PCIe) interface.

[0069] In the illustrated example, one or more input devices 822 are connected to the interface circuitry 820. The input device (s) 822 permit (s) a user (e.g., a human user, a machine user, etc. ) to enter data and / or commands into the programmable circuitry 812. The input device (s) 822 can be implemented by, for example, an audio sensor, a microphone, a camera (still or video) , a keyboard, a button, a mouse, a touchscreen, a trackpad, a trackball, an isopoint device, and / or a voice recognition system.

[0070] One or more output devices 824 are also connected to the interface circuitry 820 of the illustrated example. The output device (s) 824 can be implemented, for example, by display devices (e.g., a light emitting diode (LED) , an organic light emitting diode (OLED) , a liquid crystal display (LCD) , a cathode ray tube (CRT) display, an in-place switching (IPS) display, a touchscreen, etc. ) , a tactile output device, a printer, and / or speaker. The interface circuitry 820 of the illustrated example, thus, typically includes a graphics driver card, a graphics driver chip, and / or graphics processor circuitry such as a GPU.

[0071] The interface circuitry 820 of the illustrated example also includes a communication device such as a transmitter, a receiver, a transceiver, a modem, a residential gateway, a wireless access point, and / or a network interface to facilitate exchange of data with external machines (e.g., computing devices of any kind) by a network 826. The communication can be by, for example, an Ethernet connection, a digital subscriber line (DSL) connection, a telephone line connection, a coaxial cable system, a satellite system, a beyond-line-of-sight wireless system, a line-of-sight wireless system, a cellular telephone system, an optical connection, etc.

[0072] The programmable circuitry platform 800 of the illustrated example also includes one or more mass storage discs or devices 828 to store firmware, software, and / or data. Examples of such mass storage discs or devices 828 include magnetic storage devices (e.g., floppy disk, drives, HDDs, etc. ) , optical storage devices (e.g., Blu-ray disks, CDs, DVDs, etc. ) , RAID systems, and / or solid-state storage discs or devices such as flash memory devices and / or SSDs.

[0073] The machine readable instructions 832, which may be implemented by the machine readable instructions of FIGS. 3-5, may be stored in the mass storage device 828, in the volatile memory 814, in the non-volatile memory 816, and / or on at least one non-transitory computer readable storage medium such as a CD or DVD which may be removable.

[0074] FIG. 9 is a block diagram of an example implementation of the programmable circuitry 812 of FIG. 8. In this example, the programmable circuitry 812 of FIG. 8 is implemented by a microprocessor 900. For example, the microprocessor 900 may be a general-purpose microprocessor (e.g., general-purpose microprocessor circuitry) . The microprocessor 900 executes some or all of the machine-readable instructions of the flowcharts of FIGS. 3-5 to effectively instantiate the circuitry of FIG. 2 as logic circuits to perform operations corresponding to those machine readable instructions. In some such examples, the circuitry of FIG. 2 is instantiated by the hardware circuits of the microprocessor 900 in combination with the machine-readable instructions. For example, the microprocessor 900 may be implemented by multi-core hardware circuitry such as a CPU, a DSP, a GPU, an XPU, etc. Although it may include any number of example cores 902 (e.g., 1 core) , the microprocessor 900 of this example is a multi-core semiconductor device including N cores. The cores 902 of the microprocessor 900 may operate independently or may cooperate to execute machine readable instructions. For example, machine code corresponding to a firmware program, an embedded software program, or a software program may be executed by one of the cores 902 or may be executed by multiple ones of the cores 902 at the same or different times. In some examples, the machine code corresponding to the firmware program, the embedded software program, or the software program is split into threads and executed in parallel by two or more of the cores 902. The software program may correspond to a portion or all of the machine readable instructions and / or operations represented by the flowcharts of FIGS. 3-5.

[0075] The cores 902 may communicate by a first example bus 904. In some examples, the first bus 904 may be implemented by a communication bus to effectuate communication associated with one (s) of the cores 902. For example, the first bus 904 may be implemented by at least one of an Inter-Integrated Circuit (I2C) bus, a Serial Peripheral Interface (SPI) bus, a PCI bus, or a PCIe bus. Additionally or alternatively, the first bus 904 may be implemented by any other type of computing or electrical bus. The cores 902 may obtain data, instructions, and / or signals from one or more external devices by example interface circuitry 906. The cores 902 may output data, instructions, and / or signals to the one or more external devices by the interface circuitry 906. Although the cores 902 of this example include example local memory 920 (e.g., Level 1 (L1) cache that may be split into an L1 data cache and an L1 instruction cache) , the microprocessor 900 also includes example shared memory 910 that may be shared by the cores (e.g., Level 2 (L2 cache) ) for high-speed access to data and / or instructions. Data and / or instructions may be transferred (e.g., shared) by writing to and / or reading from the shared memory 910. The local memory 920 of each of the cores 902 and the shared memory 910 may be part of a hierarchy of storage devices including multiple levels of cache memory and the main memory (e.g., the main memory 814, 816 of FIG. 8) . Typically, higher levels of memory in the hierarchy exhibit lower access time and have smaller storage capacity than lower levels of memory. Changes in the various levels of the cache hierarchy are managed (e.g., coordinated) by a cache coherency policy.

[0076] Each core 902 may be referred to as a CPU, DSP, GPU, etc., or any other type of hardware circuitry. Each core 902 includes control unit circuitry 914, arithmetic and logic (AL) circuitry (sometimes referred to as an ALU) 916, a plurality of registers 918, the local memory 920, and a second example bus 922. Other structures may be present. For example, each core 902 may include vector unit circuitry, single instruction multiple data (SIMD) unit circuitry, load / store unit (LSU) circuitry, branch / jump unit circuitry, floating-point unit (FPU) circuitry, etc. The control unit circuitry 914 includes semiconductor-based circuits structured to control (e.g., coordinate) data movement within the corresponding core 902. The AL circuitry 916 includes semiconductor-based circuits structured to perform one or more mathematic and / or logic operations on the data within the corresponding core 902. The AL circuitry 916 of some examples performs integer based operations. In other examples, the AL circuitry 916 also performs floating-point operations. In yet other examples, the AL circuitry 916 may include first AL circuitry that performs integer-based operations and second AL circuitry that performs floating-point operations. In some examples, the AL circuitry 916 may be referred to as an Arithmetic Logic Unit (ALU) .

[0077] The registers 918 are semiconductor-based structures to store data and / or instructions such as results of one or more of the operations performed by the AL circuitry 916 of the corresponding core 902. For example, the registers 918 may include vector register (s) , SIMD register (s) , general-purpose register (s) , flag register (s) , segment register (s) , machine-specific register (s) , instruction pointer register (s) , control register (s) , debug register (s) , memory management register (s) , machine check register (s) , etc. The registers 918 may be arranged in a bank as shown in FIG. 9. Alternatively, the registers 918 may be organized in any other arrangement, format, or structure, such as by being distributed throughout the core 902 to shorten access time. The second bus 922 may be implemented by at least one of an I2C bus, a SPI bus, a PCI bus, or a PCIe bus.

[0078] Each core 902 and / or, more generally, the microprocessor 900 may include additional and / or alternate structures to those shown and described above. For example, one or more clock circuits, one or more power supplies, one or more power gates, one or more cache home agents (CHAs) , one or more converged / common mesh stops (CMSs) , one or more shifters (e.g., barrel shifter (s) ) and / or other circuitry may be present. The microprocessor 900 is a semiconductor device fabricated to include many transistors interconnected to implement the structures described above in one or more integrated circuits (ICs) contained in one or more packages.

[0079] The microprocessor 900 may include and / or cooperate with one or more accelerators (e.g., acceleration circuitry, hardware accelerators, etc. ) . In some examples, accelerators are implemented by logic circuitry to perform certain tasks more quickly and / or efficiently than can be done by a general-purpose processor. Examples of accelerators include ASICs and FPGAs such as those discussed herein. A GPU, DSP and / or other programmable device can also be an accelerator. Accelerators may be on-board the microprocessor 900, in the same chip package as the microprocessor 900 and / or in one or more separate packages from the microprocessor 900.

[0080] FIG. 10 is a block diagram of another example implementation of the programmable circuitry 812 of FIG. 8. In this example, the programmable circuitry 812 is implemented by FPGA circuitry 1000. For example, the FPGA circuitry 1000 may be implemented by an FPGA. The FPGA circuitry 1000 can be used, for example, to perform operations that could otherwise be performed by the example microprocessor 900 of FIG. 9 executing corresponding machine readable instructions. However, once configured, the FPGA circuitry 1000 instantiates the operations and / or functions corresponding to the machine readable instructions in hardware and, thus, can often execute the operations / functions faster than they could be performed by a general-purpose microprocessor executing the corresponding software.

[0081] More specifically, in contrast to the microprocessor 900 of FIG. 9 described above (which is a general purpose device that may be programmed to execute some or all of the machine readable instructions represented by the flowchart (s) of FIGS. 3-5 but whose interconnections and logic circuitry are fixed once fabricated) , the FPGA circuitry 1000 of the example of FIG. 10 includes interconnections and logic circuitry that may be configured, structured, programmed, and / or interconnected in different ways after fabrication to instantiate, for example, some or all of the operations / functions corresponding to the machine readable instructions represented by the flowchart (s) of FIGS. 3-5. In particular, the FPGA circuitry 1000 may be thought of as an array of logic gates, interconnections, and switches. The switches can be programmed to change how the logic gates are interconnected by the interconnections, effectively forming one or more dedicated logic circuits (unless and until the FPGA circuitry 1000 is reprogrammed) . The configured logic circuits enable the logic gates to cooperate in different ways to perform different operations on data received by input circuitry. Those operations may correspond to some or all of the instructions (e.g., the software and / or firmware) represented by the flowchart (s) of FIGS. 3-5. As such, the FPGA circuitry 1000 may be configured and / or structured to effectively instantiate some or all of the operations / functions corresponding to the machine readable instructions of the flowchart (s) of FIGS. 3-5 as dedicated logic circuits to perform the operations / functions corresponding to those software instructions in a dedicated manner analogous to an ASIC. Therefore, the FPGA circuitry 1000 may perform the operations / functions corresponding to the some or all of the machine readable instructions of FIGS. 3-5 faster than the general-purpose microprocessor can execute the same.

[0082] In the example of FIG. 10, the FPGA circuitry 1000 is configured and / or structured in response to being programmed (and / or reprogrammed one or more times) based on a binary file. In some examples, the binary file may be compiled and / or generated based on instructions in a hardware description language (HDL) such as Lucid, Very High Speed Integrated Circuits (VHSIC) Hardware Description Language (VHDL) , or Verilog. For example, a user (e.g., a human user, a machine user, etc. ) may write code or a program corresponding to one or more operations / functions in an HDL; the code / program may be translated into a low-level language as needed; and the code / program (e.g., the code / program in the low-level language) may be converted (e.g., by a compiler, a software application, etc. ) into the binary file. In some examples, the FPGA circuitry 1000 of FIG. 10 may access and / or load the binary file to cause the FPGA circuitry 1000 of FIG. 10 to be configured and / or structured to perform the one or more operations / functions. For example, the binary file may be implemented by a bit stream (e.g., one or more computer-readable bits, one or more machine-readable bits, etc. ) , data (e.g., computer-readable data, machine-readable data, etc. ) , and / or machine-readable instructions accessible to the FPGA circuitry 1000 of FIG. 10 to cause configuration and / or structuring of the FPGA circuitry 1000 of FIG. 10, or portion (s) thereof.

[0083] In some examples, the binary file is compiled, generated, transformed, and / or otherwise output from a uniform software platform utilized to program FPGAs. For example, the uniform software platform may translate first instructions (e.g., code or a program) that correspond to one or more operations / functions in a high-level language (e.g., C, C++, Python, etc. ) into second instructions that correspond to the one or more operations / functions in an HDL. In some such examples, the binary file is compiled, generated, and / or otherwise output from the uniform software platform based on the second instructions. In some examples, the FPGA circuitry 1000 of FIG. 10 may access and / or load the binary file to cause the FPGA circuitry 1000 of FIG. 10 to be configured and / or structured to perform the one or more operations / functions. For example, the binary file may be implemented by a bit stream (e.g., one or more computer-readable bits, one or more machine-readable bits, etc. ) , data (e.g., computer-readable data, machine-readable data, etc. ) , and / or machine-readable instructions accessible to the FPGA circuitry 1000 of FIG. 10 to cause configuration and / or structuring of the FPGA circuitry 1000 of FIG. 10, or portion (s) thereof.

[0084] The FPGA circuitry 1000 of FIG. 10, includes example input / output (I / O) circuitry 1002 to obtain and / or output data to / from example configuration circuitry 1004 and / or external hardware 1006. For example, the configuration circuitry 1004 may be implemented by interface circuitry that may obtain a binary file, which may be implemented by a bit stream, data, and / or machine-readable instructions, to configure the FPGA circuitry 1000, or portion (s) thereof. In some such examples, the configuration circuitry 1004 may obtain the binary file from a user, a machine (e.g., hardware circuitry (e.g., programmable or dedicated circuitry) that may implement an Artificial Intelligence / Machine Learning (AI / ML) model to generate the binary file) , etc., and / or any combination (s) thereof) . In some examples, the external hardware 1006 may be implemented by external hardware circuitry. For example, the external hardware 1006 may be implemented by the microprocessor 900 of FIG. 9.

[0085] The FPGA circuitry 1000 also includes an array of example logic gate circuitry 1008, a plurality of example configurable interconnections 1010, and example storage circuitry 1012. The logic gate circuitry 1008 and the configurable interconnections 1010 are configurable to instantiate one or more operations / functions that may correspond to at least some of the machine readable instructions of FIGS. 3-5 and / or other desired operations. The logic gate circuitry 1008 shown in FIG. 10 is fabricated in blocks or groups. Each block includes semiconductor-based electrical structures that may be configured into logic circuits. In some examples, the electrical structures include logic gates (e.g., And gates, Or gates, Nor gates, etc. ) that provide basic building blocks for logic circuits. Electrically controllable switches (e.g., transistors) are present within each of the logic gate circuitry 1008 to enable configuration of the electrical structures and / or the logic gates to form circuits to perform desired operations / functions. The logic gate circuitry 1008 may include other electrical structures such as look-up tables (LUTs) , registers (e.g., flip-flops or latches) , multiplexers, etc.

[0086] The configurable interconnections 1010 of the illustrated example are conductive pathways, traces, vias, or the like that may include electrically controllable switches (e.g., transistors) whose state can be changed by programming (e.g., using an HDL instruction language) to activate or deactivate one or more connections between one or more of the logic gate circuitry 1008 to program desired logic circuits.

[0087] The storage circuitry 1012 of the illustrated example is structured to store result (s) of the one or more of the operations performed by corresponding logic gates. The storage circuitry 1012 may be implemented by registers or the like. In the illustrated example, the storage circuitry 1012 is distributed amongst the logic gate circuitry 1008 to facilitate access and increase execution speed.

[0088] The example FPGA circuitry 1000 of FIG. 10 also includes example dedicated operations circuitry 1014. In this example, the dedicated operations circuitry 1014 includes special purpose circuitry 1016 that may be invoked to implement commonly used functions to avoid the need to program those functions in the field. Examples of such special purpose circuitry 1016 include memory (e.g., DRAM) controller circuitry, PCIe controller circuitry, clock circuitry, transceiver circuitry, memory, and multiplier-accumulator circuitry. Other types of special purpose circuitry may be present. In some examples, the FPGA circuitry 1000 may also include example general purpose programmable circuitry 1018 such as an example CPU 1020 and / or an example DSP 1022. Other general purpose programmable circuitry 1018 may additionally or alternatively be present such as a GPU, an XPU, etc., that can be programmed to perform other operations.

[0089] Although FIGS. 9 and 10 illustrate two example implementations of the programmable circuitry 812 of FIG. 8, many other approaches are contemplated. For example, FPGA circuitry may include an on-board CPU, such as one or more of the example CPU 1020 of FIG. 9. Therefore, the programmable circuitry 812 of FIG. 8 may additionally be implemented by combining at least the example microprocessor 900 of FIG. 9 and the example FPGA circuitry 1000 of FIG. 10. In some such hybrid examples, one or more cores 902 of FIG. 9 may execute a first portion of the machine readable instructions represented by the flowchart (s) of FIGS. 3-5 to perform first operation (s)  / function (s) , the FPGA circuitry 1000 of FIG. 10 may be configured and / or structured to perform second operation (s)  / function (s) corresponding to a second portion of the machine readable instructions represented by the flowcharts of FIG. 3-5, and / or an ASIC may be configured and / or structured to perform third operation (s)  / function (s) corresponding to a third portion of the machine readable instructions represented by the flowcharts of FIGS. 3-5.

[0090] It should be understood that some or all of the circuitry of FIG. 2 may, thus, be instantiated at the same or different times. For example, same and / or different portion (s) of the microprocessor 900 of FIG. 9 may be programmed to execute portion (s) of machine-readable instructions at the same and / or different times. In some examples, same and / or different portion (s) of the FPGA circuitry 1000 of FIG. 10 may be configured and / or structured to perform operations / functions corresponding to portion (s) of machine-readable instructions at the same and / or different times.

[0091] In some examples, some or all of the circuitry of FIG. 2 may be instantiated, for example, in one or more threads executing concurrently and / or in series. For example, the microprocessor 900 of FIG. 9 may execute machine readable instructions in one or more threads executing concurrently and / or in series. In some examples, the FPGA circuitry 1000 of FIG. 10 may be configured and / or structured to carry out operations / functions concurrently and / or in series. Moreover, in some examples, some or all of the circuitry of FIG. 2 may be implemented within one or more virtual machines and / or containers executing on the microprocessor 900 of FIG. 9.

[0092] In some examples, the programmable circuitry 812 of FIG. 8 may be in one or more packages. For example, the microprocessor 900 of FIG. 9 and / or the FPGA circuitry 1000 of FIG. 10 may be in one or more packages. In some examples, an XPU may be implemented by the programmable circuitry 812 of FIG. 8, which may be in one or more packages. For example, the XPU may include a CPU (e.g., the microprocessor 900 of FIG. 9, the CPU 1020 of FIG. 10, etc. ) in one package, a DSP (e.g., the DSP 1022 of FIG. 10) in another package, a GPU in yet another package, and an FPGA (e.g., the FPGA circuitry 1000 of FIG. 10) in still yet another package.

[0093] A block diagram illustrating an example software distribution platform 1105 to distribute software such as the example machine readable instructions 832 of FIG. 8 to other hardware devices (e.g., hardware devices owned and / or operated by third parties from the owner and / or operator of the software distribution platform) is illustrated in FIG. 11. The example software distribution platform 1105 may be implemented by any computer server, data facility, cloud service, etc., capable of storing and transmitting software to other computing devices. The third parties may be customers of the entity owning and / or operating the software distribution platform 1105. For example, the entity that owns and / or operates the software distribution platform 1105 may be a developer, a seller, and / or a licensor of software such as the example machine readable instructions 832 of FIG. 8. The third parties may be consumers, users, retailers, OEMs, etc., who purchase and / or license the software for use and / or re-sale and / or sub-licensing. In the illustrated example, the software distribution platform 1105 includes one or more servers and one or more storage devices. The storage devices store the machine readable instructions 832, which may correspond to the example machine readable instructions of FIGS. 3-5, as described above. The one or more servers of the example software distribution platform 1105 are in communication with an example network 1110, which may correspond to any one or more of the Internet and / or any of the example networks described above. In some examples, the one or more servers are responsive to requests to transmit the software to a requesting party as part of a commercial transaction. Payment for the delivery, sale, and / or license of the software may be handled by the one or more servers of the software distribution platform and / or by a third party payment entity. The servers enable purchasers and / or licensors to download the machine readable instructions 832 from the software distribution platform 1105. For example, the software, which may correspond to the example machine readable instructions of FIG. 3-5, may be downloaded to the example programmable circuitry platform 800, which is to execute the machine readable instructions 832 to implement the document parser circuitry. In some examples, one or more servers of the software distribution platform 1105 periodically offer, transmit, and / or force updates to the software (e.g., the example machine readable instructions 832 of FIG. 8) to ensure improvements, patches, updates, etc., are distributed and applied to the software at the end user devices. Although referred to as software above, the distributed “software” could alternatively be firmware.

[0094] “Including” and “comprising” (and all forms and tenses thereof) are used herein to be open ended terms. Thus, whenever a claim employs any form of “include” or “comprise” (e.g., comprises, includes, comprising, including, having, etc. ) as a preamble or within a claim recitation of any kind, it is to be understood that additional elements, terms, etc., may be present without falling outside the scope of the corresponding claim or recitation. As used herein, when the phrase “at least” is used as the transition term in, for example, a preamble of a claim, it is open-ended in the same manner as the term “comprising” and “including” are open ended. The term “and / or” when used, for example, in a form such as A, B, and / or C refers to any combination or subset of A, B, C such as (1) A alone, (2) B alone, (3) C alone, (4) A with B, (5) A with C, (6) B with C, or (7) A with B and with C. As used herein in the context of describing structures, components, items, objects and / or things, the phrase “at least one of A and B” is intended to refer to implementations including any of (1) at least one A, (2) at least one B, or (3) at least one A and at least one B. Similarly, as used herein in the context of describing structures, components, items, objects and / or things, the phrase “at least one of A or B” is intended to refer to implementations including any of (1) at least one A, (2) at least one B, or (3) at least one A and at least one B. As used herein in the context of describing the performance or execution of processes, instructions, actions, activities, etc., the phrase “at least one of A and B” is intended to refer to implementations including any of (1) at least one A, (2) at least one B, or (3) at least one A and at least one B. Similarly, as used herein in the context of describing the performance or execution of processes, instructions, actions, activities, etc., the phrase “at least one of A or B” is intended to refer to implementations including any of (1) at least one A, (2) at least one B, or (3) at least one A and at least one B.

[0095] As used herein, singular references (e.g., “a” , “an” , “first” , “second” , etc. ) do not exclude a plurality. The term “a” or “an” object, as used herein, refers to one or more of that object. The terms “a” (or “an” ) , “one or more” , and “at least one” are used interchangeably herein. Furthermore, although individually listed, a plurality of means, elements, or actions may be implemented by, e.g., the same entity or object. Additionally, although individual features may be included in different examples or claims, these may possibly be combined, and the inclusion in different examples or claims does not imply that a combination of features is not feasible and / or advantageous.

[0096] As used herein, unless otherwise stated, the term “above” describes the relationship of two parts relative to Earth. A first part is above a second part, if the second part has at least one part between Earth and the first part. Likewise, as used herein, a first part is “below” a second part when the first part is closer to the Earth than the second part. As noted above, a first part can be above or below a second part with one or more of: other parts therebetween, without other parts therebetween, with the first and second parts touching, or without the first and second parts being in direct contact with one another.

[0097] As used in this patent, stating that any part (e.g., a layer, film, area, region, or plate) is in any way on (e.g., positioned on, located on, disposed on, or formed on, etc. ) another part, indicates that the referenced part is either in contact with the other part, or that the referenced part is above the other part with one or more intermediate part (s) located therebetween.

[0098] As used herein, connection references (e.g., attached, coupled, connected, and joined) may include intermediate members between the elements referenced by the connection reference and / or relative movement between those elements unless otherwise indicated. As such, connection references do not necessarily infer that two elements are directly connected and / or in fixed relation to each other. As used herein, stating that any part is in “contact” with another part is defined to mean that there is no intermediate part between the two parts.

[0099] Unless specifically stated otherwise, descriptors such as “first, ” “second, ” “third, ” etc., are used herein without imputing or otherwise indicating any meaning of priority, physical order, arrangement in a list, and / or ordering in any way, but are merely used as labels and / or arbitrary names to distinguish elements for ease of understanding the disclosed examples. In some examples, the descriptor “first” may be used to refer to an element in the detailed description, while the same element may be referred to in a claim with a different descriptor such as “second” or “third. ” In such instances, it should be understood that such descriptors are used merely for identifying those elements distinctly within the context of the discussion (e.g., within a claim) in which the elements might, for example, otherwise share a same name.

[0100] As used herein, the phrase “in communication, ” including variations thereof, encompasses direct communication and / or indirect communication through one or more intermediary components, and does not require direct physical (e.g., wired) communication and / or constant communication, but rather additionally includes selective communication at periodic intervals, scheduled intervals, aperiodic intervals, and / or one-time events.

[0101] As used herein, “programmable circuitry” is defined to include (i) one or more special purpose electrical circuits (e.g., an application specific circuit (ASIC) ) structured to perform specific operation (s) and including one or more semiconductor-based logic devices (e.g., electrical hardware implemented by one or more transistors) , and / or (ii) one or more general purpose semiconductor-based electrical circuits programmable with instructions to perform specific functions (s) and / or operation (s) and including one or more semiconductor-based logic devices (e.g., electrical hardware implemented by one or more transistors) . Examples of programmable circuitry include programmable microprocessors such as Central Processor Units (CPUs) that may execute first instructions to perform one or more operations and / or functions, Field Programmable Gate Arrays (FPGAs) that may be programmed with second instructions to cause configuration and / or structuring of the FPGAs to instantiate one or more operations and / or functions corresponding to the first instructions, Graphics Processor Units (GPUs) that may execute first instructions to perform one or more operations and / or functions, Digital Signal Processors (DSPs) that may execute first instructions to perform one or more operations and / or functions, XPUs, Network Processing Units (NPUs) one or more microcontrollers that may execute first instructions to perform one or more operations and / or functions and / or integrated circuits such as Application Specific Integrated Circuits (ASICs) . For example, an XPU may be implemented by a heterogeneous computing system including multiple types of programmable circuitry (e.g., one or more FPGAs, one or more CPUs, one or more GPUs, one or more NPUs, one or more DSPs, etc., and / or any combination (s) thereof) , and orchestration technology (e.g., application programming interface (s) (API (s) ) that may assign computing task (s) to whichever one (s) of the multiple types of programmable circuitry is / are suited and available to perform the computing task (s) .

[0102] As used herein integrated circuit / circuitry is defined as one or more semiconductor packages containing one or more circuit elements such as transistors, capacitors, inductors, resistors, current paths, diodes, etc. For example an integrated circuit may be implemented as one or more of an ASIC, an FPGA, a chip, a microchip, programmable circuitry, a semiconductor substrate coupling multiple circuit elements, a system on chip (SoC) , etc.

[0103] Example methods, apparatus, systems, and articles of manufacture to methods and apparatus for document parsing for retrieval-augmented generation are disclosed herein. Further examples and combinations thereof include the following:

[0104] Example 1 includes a non-transitory machine readable storage medium comprising instructions to cause programmable circuitry to at least extract a characteristic of a document to be parsed, generate a prompt for a natural language processing machine learning model engine based on the characteristic, the prompt to provide an instruction for the natural language processing machine learning model engine to parse the document into a plurality of segments based on document context, determine an output of the natural language processing machine learning model engine based on the prompt, the output indicating a segmentation of the document into the plurality of segments, and cause a plurality of embedding vectors for the plurality of segments to be stored in a vector database.

[0105] Example 2 includes the non-transitory machine readable storage medium of example 1, wherein the instructions cause the programmable circuitry to implement a further machine learning model engine that accesses the vector database to augment a query with retrieval-augmented generation (RAG) to process the query.

[0106] Example 3 includes the apparatus of any one or more of examples 1-2, wherein the instructions cause the programmable circuitry to determine a parsing setting for parsing and to generate the prompt based on the characteristic and the parsing setting.

[0107] Example 4 includes the non-transitory machine readable storage medium of example 3, wherein the instructions cause the programmable circuitry to generate the prompt with a directive to apply the setting.

[0108] Example 5 includes the non-transitory machine readable storage medium of example 4, wherein the parsing setting indicates that the plurality of segments may overlap.

[0109] Example 6 includes the apparatus of any one or more of examples 4-5, wherein the parsing setting indicates that a separator should be included between the plurality of segments.

[0110] Example 7 includes the apparatus of any one or more of examples 1-6, wherein the characteristic of the document is a document type.

[0111] Example 8 includes the apparatus of any one or more of examples 1-7, wherein the prompt is human readable natural language text.

[0112] Example 9 includes the apparatus of any one or more of examples 1-8, wherein the instructions cause the programmable circuitry to generate an embedding for a user query, perform a vector similarity search to compare the embedding for the user query to the plurality of embedding vectors for the plurality of segments, and select one or more segments from the plurality of segments based on the vector similarity search, wherein the selected one or more segments are utilized for augmentation of the user query via retrieval-augmented generation by a large language model in processing the user query.

[0113] Example 10 includes an apparatus comprising interface circuitry, instructions, programmable circuitry to at least one of execute or implement the instructions to extract a characteristic of a document to be parsed, generate a prompt for a natural language processing machine learning model engine based on the characteristic, the prompt to provide an instruction for the natural language processing machine learning model engine to parse the document into a plurality of segments based on document context, determine an output of the natural language processing machine learning model engine based on the prompt, the output indicating a segmentation of the document into the plurality of segments, and cause a plurality of embedding vectors for the plurality of segments to be stored in a vector database.

[0114] Example 11 includes the apparatus of example 10, wherein the programmable circuitry is to implement a further machine learning model engine that accesses the vector database to augment a query with retrieval-augmented generation (RAG) to process the query.

[0115] Example 12 includes the apparatus of any one or more of examples 10-11, wherein the programmable circuitry is to determine a parsing setting for parsing and to generate the prompt based on the characteristic and the parsing setting.

[0116] Example 13 includes the apparatus of example 12, wherein the programmable circuitry is to generate the prompt with a directive to apply the setting.

[0117] Example 14 includes the apparatus of example 13, wherein the parsing setting indicates that the plurality of segments may overlap.

[0118] Example 15 includes the apparatus of any one or more of examples 13-14, wherein the parsing setting indicates that a separator should be included between the plurality of segments.

[0119] Example 16 includes the apparatus of any one or more of examples 10-15, wherein the characteristic of the document is a document type.

[0120] Example 17 includes the apparatus of any one or more of examples 10-16, wherein the prompt is human readable natural language text.

[0121] Example 18 includes the apparatus of any one or more of examples 10-17, wherein the programmable circuitry is to generate an embedding for a user query, perform a vector similarity search to compare the embedding for the user query to the plurality of embedding vectors for the plurality of segments, and select one or more segments from the plurality of segments based on the vector similarity search, wherein the selected one or more segments are utilized for augmentation of the user query via retrieval-augmented generation by a large language model in processing the user query.

[0122] Example 19 includes a system comprising a file repository to store a plurality of documents, a vector database to store vectorized data, a first computing device to access a document from the file repository, extract a characteristic of the document, generate a prompt for a natural language processing machine learning model engine based on the characteristic, the prompt to provide an instruction for the natural language processing machine learning model engine to parse the document into a plurality of segments based on document context, determine an output of the natural language processing machine learning model engine based on the prompt, the output indicating a segmentation of the document into the plurality of segments, and cause a plurality of embedding vectors for the plurality of segments to be stored in the vector database, and a second computing device to obtain a user query, generate an embedding for the user query, perform a vector similarity search to compare the embedding for the user query to the plurality of embedding vectors for the plurality of segments, select one or more segments from the plurality of segments based on the vector similarity search, and augment, via retrieval-augmented generation, the user query with the selected one or more segments.

[0123] Example 20 includes the system of example 19, wherein the second computing device is to execute a second large language model processing engine to generate a response to the user query augmented with the selected one or more segments.

[0124] It is noted that this patent claims priority from PCT Patent Application Number PCT / CN2025 / 075230, which was filed on January 26, 2025, and is hereby incorporated by reference in its entirety.

[0125] The following claims are hereby incorporated into this Detailed Description by this reference. Although certain example systems, apparatus, articles of manufacture, and methods have been disclosed herein, the scope of coverage of this patent is not limited thereto. On the contrary, this patent covers all systems, apparatus, articles of manufacture, and methods fairly falling within the scope of the claims of this patent.

Claims

1.A non-transitory machine readable storage medium comprising instructions to cause programmable circuitry to at least:extract a characteristic of a document to be parsed;generate a prompt for a natural language processing machine learning model engine based on the characteristic, the prompt to provide an instruction for the natural language processing machine learning model engine to parse the document into a plurality of segments based on document context;determine an output of the natural language processing machine learning model engine based on the prompt, the output indicating a segmentation of the document into the plurality of segments; andcause a plurality of embedding vectors for the plurality of segments to be stored in a vector database.2.The non-transitory machine readable storage medium of claim 1, wherein the instructions cause the programmable circuitry to implement a further machine learning model engine that accesses the vector database to augment a query with retrieval-augmented generation (RAG) to process the query.3.The non-transitory machine readable storage medium of claim 1, wherein the instructions cause the programmable circuitry to determine a parsing setting for parsing and to generate the prompt based on the characteristic and the parsing setting.4.The non-transitory machine readable storage medium of claim 3, wherein the instructions cause the programmable circuitry to generate the prompt with a directive to apply the setting.5.The non-transitory machine readable storage medium of claim 4, wherein the parsing setting indicates that the plurality of segments may overlap.6.The non-transitory machine readable storage medium of claim 4, wherein the parsing setting indicates that a separator should be included between the plurality of segments.7.The non-transitory machine readable storage medium of claim 1, wherein the characteristic of the document is a document type.8.The non-transitory machine readable storage medium of claim 1, wherein the prompt is human readable natural language text.9.The non-transitory machine readable storage medium of claim 1, wherein the instructions cause the programmable circuitry to:generate an embedding for a user query;perform a vector similarity search to compare the embedding for the user query to the plurality of embedding vectors for the plurality of segments; andselect one or more segments from the plurality of segments based on the vector similarity search, wherein the selected one or more segments are utilized for augmentation of the user query via retrieval-augmented generation by a large language model in processing the user query.10.An apparatus comprising:interface circuitry;instructions;programmable circuitry to at least one of execute or implement the instructions to:extract a characteristic of a document to be parsed;generate a prompt for a natural language processing machine learning model engine based on the characteristic, the prompt to provide an instruction for the natural language processing machine learning model engine to parse the document into a plurality of segments based on document context;determine an output of the natural language processing machine learning model engine based on the prompt, the output indicating a segmentation of the document into the plurality of segments; andcause a plurality of embedding vectors for the plurality of segments to be stored in a vector database.11.The apparatus of claim 10, wherein the programmable circuitry is to implement a further machine learning model engine that accesses the vector database to augment a query with retrieval-augmented generation (RAG) to process the query.12.The apparatus of claim 10, wherein the programmable circuitry is to determine a parsing setting for parsing and to generate the prompt based on the characteristic and the parsing setting.13.The apparatus of claim 12, wherein the programmable circuitry is to generate the prompt with a directive to apply the setting.14.The apparatus of claim 13, wherein the parsing setting indicates that the plurality of segments may overlap.15.The apparatus of claim 13, wherein the parsing setting indicates that a separator should be included between the plurality of segments.16.The apparatus of claim 10, wherein the characteristic of the document is a document type.17.The apparatus of claim 10, wherein the prompt is human readable natural language text.18.The apparatus of claim 10, wherein the programmable circuitry is to:generate an embedding for a user query;perform a vector similarity search to compare the embedding for the user query to the plurality of embedding vectors for the plurality of segments; andselect one or more segments from the plurality of segments based on the vector similarity search, wherein the selected one or more segments are utilized for augmentation of the user query via retrieval-augmented generation by a large language model in processing the user query.19.A system comprising:a file repository to store a plurality of documents;a vector database to store vectorized data;a first computing device to:access a document from the file repository;extract a characteristic of the document;generate a prompt for a natural language processing machine learning model engine based on the characteristic, the prompt to provide an instruction for the natural language processing machine learning model engine to parse the document into a plurality of segments based on document context;determine an output of the natural language processing machine learning model engine based on the prompt, the output indicating a segmentation of the document into the plurality of segments; andcause a plurality of embedding vectors for the plurality of segments to be stored in the vector database; anda second computing device to:obtain a user query;generate an embedding for the user query;perform a vector similarity search to compare the embedding for the user query to the plurality of embedding vectors for the plurality of segments;select one or more segments from the plurality of segments based on the vector similarity search; andaugment, via retrieval-augmented generation, the user query with the selected one or more segments.20.The system of claim 19, wherein the second computing device is to execute a second large language model processing engine to generate a response to the user query augmented with the selected one or more segments.

Images