Micro LED chip, micro LED display panel and display device and method

Abstract

A micro LED chip, includes a micro LED array having a plurality of micro LEDs. A mesa of the micro LED includes a first semiconductor layer, a light emitting layer, and a second semiconductor layer stacked from top down, the light emitting layer having a plurality of sub-layers that are disordered.

Description

MICRO LED CHIP, MICRO LED DISPLAY PANEL AND DISPLAY DEVICE AND METHODTECHNICAL FIELD

[0001] The present disclosure generally relates to micro display technology, and more particularly, to a micro light emitting diode (LED) chip, a micro LED display panel, a display device, and a method for forming a micro LED chip.BACKGROUND

[0002] Inorganic micro pixel light emitting diodes, also referred to as micro light emitting diodes, micro LEDs, or μ-LEDs, become more important since they are used in various applications including self-emissive micro-displays, visible light communications, and optogenetics. The micro LEDs have higher output performance than conventional LEDs because of better strain relaxation, improved light extraction efficiency, and uniform current spreading. Compared with conventional LEDs, the micro LEDs also exhibit several advantages, such as improved thermal effects, faster response rate, larger working temperature range, higher resolution, wider color gamut, higher contrast, lower power consumption, and operability at higher current density.

[0003] A micro LED display panel is manufactured by integrating an array of thousands or even millions of micro LEDs with an integrated circuit (IC) back panel. Each pixel of the micro LED display panel is formed by one or more micro LEDs. The micro LED display panel can be a mono-color or multi-color panel. In particular, for a multi-color LED panel, each pixel may further include multiple sub-pixels formed by multiple micro LEDs, each of which corresponds to a different color. For example, three micro LEDs respectively corresponding to red, green, and blue colors may be superimposed to form one pixel. The different colors can be mixed to produce a broad array of colors.

[0004] The conventional light emitting layer (e.g., a quantum well structure) of a mesa in a micro LED can be formed with ordered well sub-layers and barrier sub-layers. The interfaces of these sub-layers are clear. However, this structure may cause the micro LEDs to suffer from low efficiency due to carriers’ non-radiative recombination on the mesa edges of micro LEDs. This non-radiative recombination does not generate light for displaying but only useless heat.

[0005] Therefore, there is a need for improving the lighting efficiency of micro LEDs.SUMMARYOF THE DISCLOSURE

[0006] Some embodiments of the present disclosure provide a micro LED chip. The micro LED chip includes micro LED array having a plurality of micro LEDs. A mesa of the micro LED includes a first semiconductor layer, a light emitting layer, and a second semiconductor layer stacked from top down, the light emitting layer having a plurality of sub-layers that are disordered.

[0007] Some embodiments of the present disclosure provide a micro LED display panel. The micro LED display panel includes an integrated circuit (IC) backplane; and a micro LED chip according to any of micro LED chip described herein, wherein the micro LED chip is disposed on a top surface of the IC backplane.

[0008] Some embodiments of the present disclosure provide a micro LED display device. The micro LED display device includes the micro LED display panel according to any of micro LED display panel described herein.

[0009] Some embodiments of the present disclosure provide a method for forming a micro LED chip. The method includes: forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer in order, the light emitting layer having a plurality of sub-layers; and performing thermal annealing treatment to disorder the plurality of sub-layers of the light emitting layer.BRIEF DESCRIPTION OF THE DRAWINGS

[0010] Embodiments and various aspects of the present disclosure are illustrated in the following detailed description and the accompanying figures. Various features shown in the figures are not drawn to scale.

[0011] FIG. 1 illustrates a structural diagram showing a sectional view of an exemplary semiconductor layers of a micro LED, according to some embodiments of the present disclosure.

[0012] FIG. 2 illustrates a structural diagram showing a sectional view of a light emitting layer shown in FIG. 1.

[0013] FIG. 3 illustrates a structural diagram showing a sectional view of interfaces of sub-layers of the light emitting layer shown in FIG. 2, according to some embodiments of the present disclosure.

[0014] FIG. 4 illustrates mechanism of the disordered and blurred interface between sub-layers of a micro LED, according to some embodiments of the present disclosure.

[0015] FIG. 5 illustrates a structural diagram showing a sectional view of another exemplary disordered light emitting layer, according to some embodiments of the present disclosure.

[0016] FIG. 6 illustrates a structural diagram showing a cross sectional view of exemplary interfaces of sub-layers of another exemplary disordered light emitting layer, according to some embodiments of the present disclosure.

[0017] FIG. 7A illustrates a structural diagram showing a sectional view of an exemplary original semiconductor layers of micro LED for manufacturing a micro LED.

[0018] FIG. 7B illustrates a flowchart of an exemplary method for forming a micro LED element, according to some embodiments of the present disclosure.

[0019] FIG. 7C illustrates a flowchart of sub-steps of the exemplary method for forming a micro LED element shown in FIG. 7B, according to some embodiments of the present disclosure.

[0020] FIG. 8 illustrates a structural diagram showing a sectional view of an original light emitting layer of an exemplary micro LED manufactured shown in FIG. 7A.

[0021] FIG. 9 illustrates a structural diagram showing a top view of the micro LED display panel, according to some embodiments of the present disclosure.

[0022] FIG. 10 illustrates a chart showing the properties of a sample micro LED with and without annealing, according to some embodiments of the present disclosure.

[0023] FIG. 11 illustrates a chart showing the properties of another sample micro LED with and without annealing, according to some embodiments of the present disclosure.DETAILED DESCRIPTION

[0024] Reference will now be made in detail to exemplary embodiments, examples of which are illustrated in the accompanying drawings. The following description refers to the accompanying drawings in which the same numbers in different drawings represent the same or similar elements unless otherwise represented. The implementations set forth in the following description of exemplary embodiments do not represent all implementations consistent with the invention. Instead, they are merely examples of apparatuses and methods consistent with aspects related to the invention as recited in the appended claims. Particular aspects of the present disclosure are described in greater detail below. The terms and definitions provided herein control, if in conflict with terms and / or definitions incorporated by reference.

[0025] FIG. 1 illustrates a structural diagram showing a sectional view of an exemplary semiconductor layers of a micro LED, according to some embodiments of the present disclosure. Referring to FIG. 1, the semiconductor layers in each micro LED for micro LED array includes a first semiconductor layer 101, a light emitting layer 103, and a second semiconductor layer 102 stacked from bottom to top. First semiconductor layer 101 has a conductivity type opposite to that of second semiconductor layer 102. For example, if first semiconductor layer 101 is an N-type semiconductor layer, second semiconductor layer 102 is then a P-type semiconductor layer, and vice versa.

[0026] Light emitting layer 103 can be a quantum well (QW) structure including a plurality of sub-layers that are disordered. The interfaces of the sub-layers are blurred and disordered. In some embodiments, the interface of the sub-layers are rough and fluctuated. Herein, “disordered” means the sub-layers have blurred interfaces between the adjacent sub-layers, for example, between the plurality of well sub-layers and the plurality of barrier sub-layers, and / or between the barrier sub-layer and the first semiconductor layer, and / or between the barrier sub-layer and the second semiconductor layer. The interfaces, which can also be referred to as boundaries, between the adjacent sub-layers further have an overlapping region.

[0027] FIG. 2 illustrates a structural diagram showing a sectional view of light emitting layer 103 shown in FIG. 1. Referring to FIG. 2, light emitting layer 103 of a micro LED may include a plurality of well sub-layers 103-1 and a plurality of barrier sub-layers 103-2. The plurality of well sub-layers 103-1 and the plurality of barrier sub-layers 103-2 are stacked with each other. Furthermore, the plurality of well sub-layers 103-1 and the plurality of barrier sub-layers 103-2 are interlaced with each other. That is, each two of adjacent well sub-layers 103-1 are separated, i.e., spaced apart, by one of the plurality of barrier sub-layers 103-2, and each two of adjacent barrier sub-layers 103-2 are separated, i.e., spaced apart, by one of the plurality of well sub-layers 103-1.

[0028] In some embodiments, there is no clear boundary between adjacent well sub-layer 103-1 and barrier sub-layer 103-2. And, an interface between adjacent well sub-layer 103-1 and barrier sub-layer 103-2 is blurred. FIG. 3 illustrates a structural diagram showing a sectional view of the interfaces of sub-layers of the light emitting layer shown in FIG. 2, according to some embodiments of the present disclosure. Referring to FIG. 3, an overlapping region 303-3 may be further formed between adjacent well sub-layer 103-1 and barrier sub-layer 103-2. Overlapping regions 303-3 are stacked with well sub-layer 103-1 and barrier sub-layer 103-2. A thickness of overlapping region 303-3 can be much smaller than that of well sub-layer 103-1 or barrier sub-layer 103-2. Doping concentrations of the components of well sub-layer 103-1 and barrier sub-layer 103-2 may change gradually within the interface between adjacent well sub-layer 103-1 and barrier sub-layer 103-2, i.e., within overlapping region 303-3. In particular, at least one component of well sub-layer 103-1 diffuses into adjacent barrier sub-layer 103-2; and the diffusion contributes to form the blurred interface, i.e., overlapping region 303-3, between well sub-layer 103-1 and barrier sub-layer 103-2. In some embodiments, at least one component of barrier sub-layer 103-2 diffuses into adjacent well sub-layer 103-1; and the diffusion contributes to form the blurred interface, i.e., overlapping region 303-3, between well sub-layer 103-1 and barrier sub-layer 103-2. In some embodiments, at least one component of well sub-layer 103-1 diffuses into adjacent barrier sub-layer 103-2 and at least one component of barrier sub-layer 103-2 diffuses into adjacent well sub-layer 103-1, to form the blurred interface, i.e., overlapping region 303-3, between well sub-layer 103-1 and barrier sub-layer 103-2.

[0029] FIG. 4 illustrates mechanism of the disordered and blurred interface between sub-layers of a micro LED, according to some embodiments of the present disclosure. Referring to FIG. 4, the interface is enlarged for a better view. Some first components 501 such as In and second components 502 such as Ga of well sub-layer 103-1 may diffuse into barrier sub-layer 103-2. Some third components 503 such as Al or In and fourth components 504 such as P of barrier sub-layer 103-2 may diffuse into well sub-layer 103-1. It is appreciated that other components within well sub-layer 103-1 may also diffuse into barrier sub-layer 103-2 and other components within barrier sub-layer 103-2 may also diffuse into well sub-layer 103-1. As described above, the diffusions contribute to form the blurred interface, i.e., overlapping region 303-3, between well sub-layer 103-1 and barrier sub-layer 103-2. In some embodiments, a diffusion depth of the components can be equal to or less than 10 nm (e.g., the diffusion depth of the components can be about 5 nm) . Consequently, the blurred interface, i.e., overlapping region 303-3 shown in FIGs. 3 and 4, may have a thickness of less than 20 nm (e.g., the blurred interface may have a thickness of 10 nm when components of well sub-layer 103-1 and barrier sub-layer 103-2 diffuse into each other) .

[0030] The disorder between the adjacent well sub-layer 103-1 (quantum well) and barrier sub-layer 103-2 (barrier) of light emitting layer 103 can trigger a series of effects. When there is disorder between the adjacent well sub-layer 103-1and barrier sub-layer 103-2, the irregularity of their atomic arrangements disrupts the original periodic lattice structure. This disruption of the lattice structure directly leads to the occurrence of lattice mismatch. Lattice mismatch means that the lattice constants in different regions cannot fit together perfectly, resulting in stress within well sub-layer 103-1 and barrier sub-layer 103-2. Under the action of this stress, the motion state of electrons changes significantly. Electrons that could originally propagate freely in the original periodic lattice are confined to certain specific small regions due to local potential energy changes caused by lattice mismatch, thus forming a localization phenomenon. The localization of electrons has a significant impact on the electrical and optical properties of materials. For example, the localization can change the carrier mobility and luminescence characteristics of the material, and it has significance in the performance of quantum devices. As a result, the undesired carriers’ non-radiative recombination on the mesa edges of the micro LED will be at least partially alleviated.

[0031] In some embodiments, the micro LED can be a red micro LED and light emitting layer 103 may emit red light. Or, the micro LED can be a green micro LED and light emitting layer 103 may emit green light. Or, the micro LED can be a blue micro LED and light emitting layer 103 may emit blue light. For example, the plurality of well sub-layers 103-1 can be formed by AlxGaInP, 0 ≤ x≤ 1, while the plurality of barrier sub-layers 103-2 can be formed by AlyGaInP, 0 ≤ y≤ 1, y ≠ x; or, the plurality of well sub-layers 103-1 can be formed by (AlGa) (1-x) InxP, 0.55 ≤ x≤ 0.8, while the plurality of barrier sub-layers 103-2 can be formed by (AlGa) (1-y) InyP, yis near or equal to 0.5, the error of y is ± 0.02 (e.g., 0.48 ≤ y ≤ 0.52) ; or, the plurality of well sub-layers 103-1 can be formed by InxGa (1-x) N, 0.2 ≤ x≤ 0.35, while the plurality of barrier sub-layers 103-2 can be formed by GaN. It will be appreciated that the doping concentrations of Al, Ga, In, and P within the interface between adjacent well sub-layer 103-1 and barrier sub-layer 103-2 change gradually, such as from Alx to Aly (for AlxGaInP well sub-layer 103-1 and AlyGaInP barrier sub-layer 103-2) . The main body material of the first type semiconductor layer can include, but not limited to, Ga-based, N-based, As-based, P-based, In-based, Al-based, etc. materials. Additionally, the first type semiconductor layer can be formed up to bottom with, but not limited to, a waveguide layer, a limitation layer, a transition layer and a window layer; furthermore, an ohmic contact layer can be formed under the window layer. In some embodiments, the second type semiconductor layer is formed by semiconductor material with a second conductive type and comprises several semiconductor layers. The main body material of the second type semiconductor layer can include, but not limited to, Ga-based, N-based, As-based, P-based, In-based, Al-based, etc. materials.

[0032] FIG. 5 illustrates a structural diagram showing a sectional view of another exemplary disordered light emitting layer, according to some embodiments of the present disclosure. Referring to FIG. 5, in another embodiments, light emitting layer 103 of the micro LED may further include an inserted sub-layer 103-3 between adjacent well sub-layer 103-1 and barrier sub-layer 103-2. Material of the inserted sub-layer 103-3 may be different from the materials of the well sub-layers or the barrier sub-layers. In some embodiments, components of the inserted sub-layer 103-3 may be selected from Ga, and another element from III-V groups. The interfaces between well sub-layer 103-1 and inserted layer 103-3 are blurred and the interfaces between the barrier sub-layer 103-2 and inserted layer 103-3 are blurred. There is no clear boundary between the adjacent well sub-layer103-1 and inserted layer 103-3 and there is no clear boundary between the adjacent barrier sub-layer 103-2 and inserted layer 103-3. FIG. 6 illustrates a structural diagram showing a cross sectional view of exemplary interfaces of sub-layers of another exemplary disordered light emitting layer, according to some embodiments of the present disclosure. Referring to FIG. 6, some sub-layers are shown for illustrating the structures, but the number of the sub-layers may not be limited to what is shown in FIG. 6. As shown in FIG. 6, a first overlapping regions 103-4 may be further formed between adjacent well sub-layer 103-1 and inserted layer 103-3, and a second overlapping regions 103-5 may be further formed between adjacent barrier sub-layer 103-2 and inserted layer 103-3. The component of first overlapping regions 103-4 is different from component of second overlapping regions 103-5. A thickness of first overlapping region 103-4 can be much smaller than that of well sub-layer 103-1 or barrier sub-layer 103-2, and a thickness of second overlapping region 103-5 can be much smaller than that of well sub-layer 103-1 or barrier sub-layer 103-2. In some embodiments, first overlapping region 103 -4 and second overlapping region 103-5 may be connected to form a single overlapping region between adjacent well sub-layer 103-1 and barrier sub-layer 103 -2. Doping concentrations of the components of well sub-layer 103-1 and barrier sub-layer 103-2 may change gradually within the interface between adjacent well sub-layer 103-1 and inserted layer 103-3, and the interface between adjacent barrier sub-layer 103-2 and inserted layer 103-3, i.e., within first overlapping region 103-4 and second overlapping region 103-5. In particular, at least one component of well sub-layer 103-1 diffuses into adjacent inserted layer 103-3; and the diffusion contributes to form the blurred interface, i.e., first overlapping region 103-4, between well sub-layer 103-1 and inserted layer 103-3. In some embodiments, at least one component of barrier sub-layer 103-2 diffuses into adjacent inserted layer 103-3; and the diffusion contributes to form the blurred interface, i.e., second overlapping region 103-5, between barrier sub-layer103-2 and inserted layer 103-3. In some embodiments, at least one component of well sub-layer 103-1 diffuses into adjacent inserted layer 103-3 and at least one component of barrier sub-layer 103-2 diffuses into adjacent inserted layer 103-3, to form the first blurred interface, i.e., first overlapping region 103-4, between well sub-layer 103-1 and inserted layer 103-3, to form the second blurred interface, i.e., second over lapping region 103-5, between barrier sub-layer 103-2 and inserted layer 103-3. The structural diagram can be similar to that in FIG. 4, which will not be repeated herein.

[0033] Some embodiments of the present disclosure also provide a method for forming a micro LED chip. FIG. 7A illustrates a structural diagram showing a sectional view of an exemplary original semiconductor layers of micro LED for manufacturing a micro LED. FIG. 7B illustrates a flowchart of an exemplary method 1100 for forming a micro LED element, according to some embodiments of the present disclosure. As shown in FIG. 7B, method 1100 includes steps 1102 and 1104, which can be implemented by a manufacturing device (e.g., an automated production line) .

[0034] Referring to FIG. 7A and FIG. 7B, in step 1102, the manufacturing device may form a first semiconductor layer (e.g., first semiconductor layer 101 shown in FIG. 7A) , a light emitting layer (e.g., original light emitting layer 703 shown in FIG. 7A) , and a second semiconductor layer (e.g., second semiconductor layer 102 shown in FIG. 7A) . Original light emitting layer 703 has a plurality of original well sub-layers and original barrier sub-layers. The plurality of original well sub-layers and the plurality of original barrier sub-layers of light emitting layer can be ordered due to the mechanism of deposition. In some embodiments, original light emitting layer 703 further has a plurality of original inserted layers.

[0035] Referring to FIG. 7A, the original semiconductor layers include first semiconductor layer 101, original light emitting layer 703, and second semiconductor layer 102 stacked from bottom to top. Conventionally, a substrate layer is further used as a supporting layer for depositing first semiconductor layer 101, original light emitting layer 703, and second semiconductor layer 102. In subsequent process steps, first semiconductor layer 101, original light emitting layer 703, and second semiconductor layer 102 can be removed (e.g., peeled off) from the substrate layer and implemented as corresponding layers within a micro LED.

[0036] The substrate layer can be of the same conductivity type as first semiconductor layer 101. For example, both of the substrate layer and first semiconductor layer 101 can be N-type semiconductor layers, or both of the substrate layer and first semiconductor layer 101 can be P-type semiconductor laysers. First semiconductor layer 101 has a conductivity type opposite to that of second semiconductor layer 102. For example, if first semiconductor layer 101 is an N-type semiconductor layer, second semiconductor layer 102 is then a P-type semiconductor layer, and vice versa.

[0037] In addition, original light emitting layer 703 shown in FIG. 7A can be a quantum well (QW) structure with a plurality of original well sub-layers and original barrier sub-layers. In some embodiments, the quantum well structure further includes original inserted layers. FIG. 8 illustrates a structural diagram showing a sectional view of an original light emitting layer of an exemplary micro LED manufactured shown in FIG. 7A. As shown in FIG. 8, original light emitting layer 703 of micro LED may include a plurality of sub-layers such as original well sub-layers 703-1 and original barrier sub-layers 703-2. Original well sub-layers 703-1 and original barrier sub-layers 703-2 are interlaced with each other. That is, each two of adjacent original well sub-layers 703-1 are separated, i.e., spaced apart, by one of original barrier sub-layers 703-2, and each two of adjacent original barrier sub-layers 703-2 are separated, i.e., spaced apart, by one of original well sub-layers 703 -1. As shown in FIG. 8, an interface between adjacent original well sub-layer 703-1 and original barrier sub-layer 703-2 defines a clear boundary such that the component of original well sub-layer 703-1 does not extend or diffuse into original barrier sub-layer 703-2 and vice versa. Herein, original well sub-layers 703-1 and original barrier sub-layers 703-2 are stacked up in sequence with clear boundaries, which renders an “ordered” structure. However, the ordered structure of original light emitting layer 703, which contributes to form a mesa of micro LED, will cause undesired carriers’ non-radiative recombination on mesa edges of micro LEDs as carriers’ recombination may occur across original light emitting layer 703. Such recombination does not generate light and instead generate useless heat.

[0038] After step 1102 being performed by the manufacturing device, original light emitting layers of micro LED shown in FIG. 7A can be obtained.

[0039] Referring back to FIG. 7B, in step 1104, the manufacturing device may perform thermal annealing treatment to disorder the plurality of well sub-layers and barrier sub-layers of the light emitting layer. FIG. 7C illustrates a flowchart of sub-steps of the exemplary method for forming a micro LED element shown in FIG. 7B, according to some embodiments of the present disclosure. As shown in FIG. 7C, step 1104 may further include sub-steps 1202 and 1204, which can also be implemented by the manufacturing device.

[0040] In sub-step 1202, the original semiconductor layers of micro LED (e.g., as shown in FIGs. 7A and 8) are heated to a target temperature. The target temperature Tmay meet the following criteria: 700 ℃ ≤ T≤ 1000 ℃. For example, original light emitting layer 703, along with first semiconductor layer and second semiconductor layer can be heated to 700℃, 850 ℃, or 950 ℃.

[0041] In sub-step 1204, the original semiconductor layers can be annealed at the target temperature. After sub-step 1204, light emitting layer 103 shown in FIGs. 3-6 can be obtained. The annealing causes disorder in light emitting layer 103.

[0042] Different from conventional solutions, light emitting layer 103 shown in FIGs. 3-6 can be a QW structure with a plurality of sub-layers such as well sub-layers and barrier sub-layers or inserted layers that are disordered, the disordered state having been introduction by the above-described annealing.

[0043] Continuing with the foregoing example, light emitting layer 103 can be formed by annealing at target temperature T. Compared with the interfaces between respective well sub-layers 103-1 and barrier sub-layers 103-2 shown in FIG. 3, an interface between each adjacent well sub-layer 103-1 and barrier sub-layer 103-2 is blurred. Well sub-layer 103-1 and barrier sub-layer 103-2 may be extended into each other and form overlapping region 103-3. Hence, there is no clear boundary between adjacent well sub-layer 103-1 and barrier sub-layer 103-2. The doping concentrations of the components of sub-layer 103-1 and barrier sub-layer 103-2 may change gradually within the interface, i.e., within overlapping region 103-3, between adjacent well sub-layer 103-1 and barrier sub-layer 103-2. In particular, at least one component of well sub-layer 103-1 diffuses into adjacent barrier sub-layer 103-2; and the diffusion contributes to form the blurred interface, i.e., overlapping region 103-3, between well sub-layer 103-1 and barrier sub-layer 103-2. In some embodiments, at least one component of barrier sub-layer 103-2 diffuses into adjacent well sub-layer 103-1; and the diffusion contributes to form the blurred interface, i.e., overlapping region 103-3, between well sub-layer 103-1 and barrier sub-layer 103-2. In some embodiments, at least one component of well sub-layer 103-1 diffuses into adjacent barrier sub-layer 103-2 and at least one component of barrier sub-layer 103-2 diffuses into adjacent well sub-layer103-1, to form the blurred interface, i.e., overlapping region 103-3, between well sub-layer103-1 and barrier sub-layer103-2. As shown in FIG. 4 and described above, some first components 501 and second components 502 of well sub-layer 303-1 may diffuse into barrier sub-layer 103-2. Some third components 503 and fourth components of barrier sub-layer 303-2 may diffuse into well sub-layer 103-1. It is appreciated that other components within well sub-layer 103-1 may also diffuse into barrier sub-layer 103-2 and other components within barrier sub-layer 103-2 may also diffuse into well sub-layer 103-1. As described above, the diffusions contribute to form the blurred interface, i.e., overlapping region 103-3, between well sub-layer103-1 and barrier sub-layer103-2. In some embodiments, a diffusion depth of the components can be equal to or less than 10 nm (e.g., the diffusion depth of the components can be about 5 nm) . Consequently, the blurred interface, i.e., overlapping region 303-3 shown in FIG. 4, may have a thickness of less than 20 nm (e.g., the blurred interface may have a thickness of about 10 nm when components of well sub-layer 103-1 and barrier sub-layer 103-2 diffuse into each other) .

[0044] As described above, the disorder between the adjacent well sub-layer 103-1 (quantum well) and barrier sub-layer 103-2 (barrier) of light emitting layer 103 can trigger a series of effects. When there is disorder between the adjacent well sub-layer103-1and barrier sub-layer103-2, the irregularity of their atomic arrangements disrupts the original periodic lattice structure. This disruption of the lattice structure directly leads to the occurrence of lattice mismatch. Lattice mismatch means that the lattice constants in different regions cannot fit together perfectly, resulting in stress within well sub-layer 103-1 and barrier sub-layer 103-2. Under the action of this stress, the motion state of electrons changes significantly. Electrons that could originally propagate freely in the original periodic lattice are confined to certain specific small regions due to a local potential energy change caused by lattice mismatch, thus forming a localization phenomenon. The localization of electrons has a significant impact on the electrical and optical properties of materials. For example, the localization can change the carrier mobility and luminescence characteristics of the material, and it has significance in the performance of quantum devices. As a result, the undesired carriers’ non-radiative recombination on the mesa edges of the micro LED will be at least partially alleviated. It is noted that, in another embodiment, the light emitting layer further comprises inserted layers. The interface of the well sub-layers between the well sub-layer and the inserted layer, the interface of the barrier sub-layers between the barrier sub-layer and the inserted layer are as described above, which will not be repeated herein. The effect of the disorder interface of the well sub-layers between the well sub-layer and the inserted layer, the interface of the barrier sub-layers between the barrier sub-layer and the inserted layer is as same as the above mentioned effect of the interface between the adjacent well sub-layer and barrier sub-layer, which will not be repeated herein.

[0045] In some embodiments, method may further include a step of etching the first semiconductor layer, the light emitting layer, and the second semiconductor layer to form a mesa. This step can be implemented before or after performing the thermal annealing treatment. In some embodiments, a plurality of mesas can be obtained by the etching, and the plurality of mesas form a mesa array. In some embodiments, a micro LED chip can be formed by removing (e.g., peeling off) substrate layer and transferring the remaining layers (e.g., the mesa arrays including first semiconductor layer 101, light emitting layer 103, and second semiconductor layer 102) onto another substrate.

[0046] In some embodiments, the diameter of a top surface of the mesa is smaller than the diameter of a bottom surface of the mesa. That is, the sidewall of the mesa inclines so that the mesa gradually becomes narrower from bottom to top. In some embodiments, the diameter of a top surface of the mesa is larger than the diameter of a bottom surface of the mesa. That is, the sidewall of the mesa inclines so that the mesa gradually becomes wider from bottom to top.

[0047] In some embodiments, the mesa can be formed by etching at certain angles, and thus the width of different layers will be different due to the etching mechanism. In an etching process, the upper layers are made narrower than the lower layers. In some embodiments, the diameter of the top surface of the mesa can be similar to, or the same as, the diameter of the bottom surface. That is, the sidewall of the mesa can be almost vertical to the substrate.

[0048] In some embodiments, the method may further include a step of forming a passivation layer on a sidewall surface of the mesa. This step can be implemented before or after performing the thermal annealing treatment. Passivation layer is formed on a sidewall surface of the mesa. The thickness of passivation layer is in a range of 3 nm to 150 nm. In some examples, passivation layer is an ALD (Atomic Layer Deposition) -based layer. A material of passivation layer is dialectical layer or insulating layer. In some embodiments, material of passivation layer can be selected from one or more of Al2O3, HfN, or SiN. Passivation layer is used as a thin dielectric layer. Passivation layer prevents shorting of N-type and P-type layers and passivates dangling bonds on the mesa sidewalls to reduce leakage current in the micro LED.

[0049] In some embodiments, the method may further include a step of forming a transparent conductive layer on a top surface of the mesa. This step can be implemented before or after performing the thermal annealing treatment. The transparent conductive layer can be formed on a top surface of the mesa. More particularly, the transparent conductive layer is formed on the top surface of the second semiconductor layer and on the outer surface of the passivation layer. The transparent conductive layer is provided as a TCO (transparent conductive oxide) layer, for example, an ITO (Indium Tin Oxide) layer, an AZO (Aluminium doped Zinc Oxide) layer, a GZO (Gallium doped Zinc Oxide) , an ATO (Antimony doped Tin Oxide) layer, an FTO (Fluorine doped Tin Oxide) layer, or the like.

[0050] FIG. 10 illustrates a chart showing the properties of a sample micro LED with and without annealing, according to some embodiments of the present disclosure.

[0051] As shown in FIG. 10, the Peak Wavelength (WLP) value of the sample (e.g., sample A) without annealing is 624.812 nm, representing the wavelength at which the peak intensity of optical emission occurs. The Standard Deviation (Std) value of the sample (e.g., sample A) without annealing is 1.074, measuring the dispersion or spread of the wavelength values around the mean wavelength value. The Photoluminescence Intensity (PI) value of the sample (e.g., sample A) without annealing is 27.988, indicating the intensity of the photoluminescence signal emitted by the sample. The Photoluminescence Intensity Standard Deviation (PI Std Dev) value of the sample (e.g., sample A) without annealing is 0.948, which shows the variability in the photoluminescence intensity measurement. The Full Width at Half Maximum Average (FWHM Average) value of the sample (e.g., sample A) without annealing is 19.434 nm, which represents the average width of the spectral peak at half of its maximum intensity.

[0052] After annealing at 700℃ for 3 minutes, with further reference to FIG. 10, the WLP value of the sample (e.g., sample A) increases to 625.062 nm. The Std value of the sample (e.g., sample A) becomes 1.09, indicating a minor change. The PI value of the sample (e.g., sample A) decreases to 25.032, and the PI Std Dev value of the sample (e.g., sample A) increases to 2.228, indicating an increase in the variability of the photoluminescence intensity measurement. The FWHM Average value of the sample (e.g., sample A) increases to 19.551 nm, indicating an expansion in the average width of the spectral peak at half of its maximum intensity.

[0053] These changes provide valuable insights into the effects of annealing on the optical properties of the material, for optimizing annealing processes in semiconductor fabrication and related applications. The annealed material belongs to the well-barrier type, which is used to achieve disorder. The annealing process manipulates the properties of this well-barrier material. By subjecting it to annealing at specific temperatures, such as 700℃ or 800℃ for 3 minutes, the atomic structure and electronic properties of the well-barrier material can be modified. This modification leads to the creation of disorder within the material, which can have significant impacts on various aspects, such as the peak wavelength (WLP) , standard deviation (Std) , photoluminescence intensity (PI) , photoluminescence intensity standard deviation (PI Std Dev) , and full width at half maximum average (FWHM Average) . These changes in parameters facilitate understanding and controlling the behavior of the well-barrier material in applications related to semiconductor devices and optoelectronics, where precise manipulation of material properties is crucial for achieving desired performance and functionality.

[0054] FIG. 11 illustrates a chart showing the properties of another sample micro LED with and without annealing, according to some embodiments of the present disclosure. For example, sample B, which is from a same batch as sample A, can be tested with and without annealing. As shown in FIG. 11, the properties of sample A can hold for sample B. Furthermore, compared with sample A which is annealed from 700℃, sample B annealed at 800℃ may increases more in FWHM Average value while decreasing more in PI value.

[0055] FIG. 9 illustrates a structural diagram showing a top view of the micro LED display panel, according to some embodiments of the present disclosure. In some embodiments, referring to FIG. 9, the present disclosure also provides a micro LED display panel 700 including a micro LED chip 810. In some embodiments, micro LED chip 810 is located on an IC backplane 602 to form an image display area of micro LED display panel 700. The rest of the area on IC backplane 602 not covered by micro LED chip 810 is formed as a non-functional area. IC backplane 602 is formed at the back surface of micro LED chip 810 with a part extending outside of, i.e., not covered by, micro LED chip 810. Micro LED chip 810 includes a plurality of micro LED 600 arranged in an array. It can be understood that in FIG. 8, micro LED chip 810 including 2×2 micro LEDs is only for illustrative purpose. IC backplane 602 is configured to control the plurality of micro LEDs 600. For example, IC backplane 602 can drive the plurality of micro LEDs 600 to display an image. IC backplane 602 may include a bottom pad array (not shown) corresponding to micro LED chip 810. The bottom pad array includes a plurality of bottom pads such that one bottom pad corresponds to and is connected to one micro LED 600. Accordingly, one micro LED of the plurality of micro LEDs is electrically connected with one bottom pad of the plurality bottom pads.

[0056] Each micro LED 600 herein has a very small volume. The light emitting area of the micro LED display panel, e.g., micro LED display panel 700, is very small, such as 1mm×1mm, 3mm×5 mm, etc. In some embodiments, the light emitting area of micro LED display panel 700 can be less than or equal to or near0.15 cm2, 0.25 em2, or 1 em2. In some embodiments, the light emitting area is the area of the micro LED array area in the micro LED display panel. Micro LED display panel 700 includes the plurality of micro LED 600 that form a pixel array in which the micro LEDs are pixels, such as a 1600×1200, 680×480, or 1920×1080-pixel array. The diameter of each micro LED is in the range of about 200nm to 2μm.

[0057] Different types of micro LED panels can be provided. For example, the resolution of a display panel can range typically from 8×8 to 3840×2160. Common display resolutions include QVGA (Quarter Video Graphics Array) with 320×240 resolution and an aspect ratio of 4: 3, XGA (Extended Graphics Array) with 1024×768 resolution and an aspect ratio of 4: 3, D (Definition) with 1280×720 resolution and an aspect ratio of 16: 9, FHD (Full High Definition) with 1920×1080 resolution and an aspect ratio of 16: 9, UHD (Ultra High Definition) with 3840×2160 resolution and an aspect ratio of 16: 9, and 4K with 4096×2160 resolution. There can also be a wide variety of pixel sizes, ranging from sub-micron and below to 10 mm and above. The size of the overall display region can also vary widely, ranging from diagonals as small as tens of microns or less up to hundreds of inches or more.

[0058] Some embodiments of the present disclosure also provide a micro display device. The display device may include any of the micro LED display panels described herein, using above semiconductor layers of micro LED. For example, some embodiments of the present disclosure also provide a near eye display (NED) using above semiconductor layers of micro LED, for example AR glasses.

[0059] It should be noted that the relational terms herein such as “first” and “second” are used only to differentiate an entity or operation from another entity or operation, and do not require or imply any actual relationship or sequence between these entities or operations. Moreover, the words “comprising, ” “having, ” “containing, ” and “including, ” and other similar forms are intended to be equivalent in meaning and be open ended in that an item or items following any one of these words is not meant to be an exhaustive listing of such item or items, or meant to be limited to only the listed item or items.

[0060] As used herein, unless specifically stated otherwise, the term “or” encompasses all possible combinations, except where infeasible. For example, if it is stated that a database may include A or B, then, unless specifically stated otherwise or infeasible, the database may include A, or B, or A and B. As a second example, if it is stated that a database may include A, B, or C, then, unless specifically stated otherwise or infeasible, the database may include A, or B, or C, or A and B, or A and C, or B and C, or A and B and C.

[0061] In the foregoing specification, embodiments have been described with reference to numerous specific details that can vary from implementation to implementation. Certain adaptations and modifications of the described embodiments can be made. Other embodiments can be apparent to those skilled in the art from consideration of the specification and practice of the invention disclosed herein. It is intended that the specification and examples be considered as exemplary only, with a true scope and spirit of the invention being indicated by the following claims. It is also intended that the sequence of steps shown in figures are only for illustrative purposes and are not intended to be limited to any particular sequence of steps. As such, those skilled in the art can appreciate that these steps can be performed in a different order while implementing the same method.

[0062] In the drawings and specification, there have been disclosed exemplary embodiments. However, many variations and modifications can be made to these embodiments. Accordingly, although specific terms are employed, they are used in a generic and descriptive sense only and not for purposes of limitation.

Claims

1.A micro LED chip, comprising a micro LED array having a plurality of micro LEDs, wherein a mesa of the micro LED comprising a first semiconductor layer, a light emitting layer, and a second semiconductor layer stacked from top down, the light emitting layer having a plurality of sub-layers that are disordered.2.The micro LED chip according to claim 1, wherein interfaces of the sub-layers are blurred and disordered; or the interfaces of the sub-layers are rough and fluctuated.3.The micro LED chip according to claim 2, wherein the light emitting layer comprises a plurality of well sub-layers and a plurality of barrier sub-layers that are interlaced, an interface between each of the well sub-layers and an adjacent one of the barrier sub-layers being blurred or fluctuated.4.The micro LED chip according to claim 3, wherein the light emitting layer comprises a plurality of inserted layers; wherein each of the plurality of inserted layers is between the barrier sub-layers and an adjacent one of the well sub-layers, the interface between the well sub-layer and an adjacent one of the inserted layers is blurred, and the interface between the barrier sub-layer and an adjacent one of the inserted layers is blurred.5.The micro LED chip according to claim 2, wherein a component of one sub -layer diffuses into adjacent another sub-layer, the diffusion contributing to form the blurred interface.6.The micro LED chip according to claim 5, wherein a diffusion depth of the component is equal to or less than 10 nm.7.The micro LED chip according to claim 5, wherein a first component of the sub-layer diffuses into the adjacent sub-layer and a second component of the adjacent sub-layer diffuses into the sub-layer, contributing to form the blurred interface.8.The micro LED chip according to claim 1, wherein the light emitting layer is configured to emit red light, green light, or blue light.9.The micro LED chip according to claim 3, wherein the plurality of well sub-layers are formed by AlxGaInP, 0 ≤ x ≤ 1, and the plurality of barrier sub-layers are formed by AlyGaInP, 0 ≤ y ≤1, y ≠ x; or,the plurality of well sub-layers are formed by (AlGa) (1-x) InxP, 0.55 ≤ x ≤ 0.8, while the plurality of barrier sub-layers are formed by (AlGa) (1-y) InyP, y is near or equal to 0.5 with an error being ± 0.02; or,the plurality of well sub-layers are formed by InxGa (1-x) N, 0.2 ≤ x ≤ 0.35, while the plurality of barrier sub-layers are formed by GaN.10.The micro LED chip according to claim 1, further comprising:a passivation layer formed on a sidewall surface of the mesa, a thickness of the passivation layer being in a range of 3 nm to 150 nm.11.The micro LED chip according to claim 10, wherein the passivation layer is dielectric material layer.12.The micro LED chip according to claim 1, further comprising a transparent conductive layer formed on a top surface of the mesa.13.The micro LED chip according to claim 1, wherein the first semiconductor layer is a P-type semiconductor layer, and the second semiconductor layer is an N-type semiconductor layer; orthe first semiconductor layer is an N-type semiconductor layer, and the second semiconductor layer is a P-type semiconductor layer.14.The micro LED chip according to claim 1, wherein the mesa becomes narrower or larger from bottom to top; or, a sidewall of the mesa is vertical to a substrate.15.The micro LED chip according to claim 1, wherein a diameter of a top surface of the mesa is equal to a diameter of a bottom surface of the mesa.16.A micro LED display panel, comprising:an integrated circuit (IC) backplane; anda micro LED chip according to any one of claims 1-15, wherein the micro LED chip is disposed on a top surface of the IC backplane.17.A micro display device, comprising the micro LED display panel according to claim 16.18.A method for forming a micro LED chip, comprising:forming a first semiconductor layer, a light emitting layer, and a second semiconductor layer in order, the light emitting layer having a plurality of sub-layers; andperforming thermal annealing treatment to disorder the plurality of sub-layers of the light emitting layer.19.The method according to claim 18, wherein performing the thermal annealing treatment comprises:heating to a target temperature; andannealing at the target temperature.20.The method according to claim 19, wherein the target temperature is T and is in a range of 700℃ ≤ T ≤ 1000 ℃.21.The method according to claim 19, wherein a component of the sub-layer is diffused into an adjacent sub-layer, the diffusion contributing to form a blurred interface.22.The method according to claim 21, wherein a diffusion depth of the component is equal to or less than 10 nm.23.The method according to claim 18, further comprising:etching the first semiconductor layer, the light emitting layer, and the second semiconductor layer to form a mesa; andforming a passivation layer on a sidewall surface of the mesa.

Images