Pixel circuit, a display panel, a display module, an electronic device, and control method thereof and organic electro-luminescence display

Abstract

A pixel circuit comprising a current-driven light-emitting device a switching transistor and a dual gate driving transistor, wherein a drain and a source of the driving transistor are located between the light-emitting device and a power line, a first gate is configured to be set to a voltage corresponding to the required brightness, a second gate is connected to the source via a drain and a source of the switching transistor, and a capacitance exists between the second gate and a gate of the switching transistor, wherein the switching transistor is configured to connect the second gate and the source of the driving transistor when the switching transistor is turned on, and wherein the switching transistor is configured to turn off the driving transistor, an absolute voltage between the first gate and the source set below an absolute threshold voltage of the driving transistor, when the switching transistor is turned off.

Description

PIXEL CIRCUIT, A DISPLAY PANEL, A DISPLAY MODULE, AN ELECTRONIC DEVICE, AND CONTROL METHOD THEREOF AND ORGANIC ELECTRO-LUMINESCENCE DISPLAYTECHNICAL FIELD

[0001] The present disclosure relates to the field of display technologies, and in particular, to a pixel circuit, a display panel, a display module, an electronic device, and a control method thereof and an organic electro-luminescence display.BACKGROUND

[0002] In recent years, display panels using a current-driven light-emitting device such as an organic electroluminescent light emitting device (OLED) have been put to practical use in various applications such as mobile devices and large-size TVs. A pixel circuit for OLED has a structure using PMOS transistors, which has been put to practical use in smartphones and other devices. However, a structure using NMOS transistors is another possible candidate.

[0003] FIG. 23 illustrates a typical example of an OLED pixel circuit using NMOS thin film transistors (TFTs) that has conventionally been proposed. The pixel circuit includes a driving transistor (Dr-TFT) , an input transistor (WS-TFT) and a capacitor (Cst) for an OLED. The gate electrode of the Dr-TFT is connected to the source electrode of the WS-TFT, the gate electrode is further connected to the source electrode of the Dr-TFT via the Cst. The source electrode of the Dr-TFT is connected to the anode of the OLED. The cathode of the OLED is connected to a power line (ELVSS) on the minus side. The drain electrode of the WS-TFT is connected to a data line, and is given a voltage (Vdata) corresponding to a data signal. The gate electrode of the WS-TFT is connected to a scanning line, and is given a writing signal. The pixel circuit of FIG. 23 further comprises a switching transistor (EM-TFT) between a power line (ELVDD) on the plus side and the drain electrode of the Dr-TFT. The gate electrode of the EM-TFT is supplied with a control signal (EM) to control the light-emission period and apply the required voltage properly to the required node in each driving timing like initialization, threshold voltage (vth) compensation period, and so on.

[0004] Such a pixel configuration can easily separate the drive transistor from the power line ELVDD or ELVSS electrically by the switching transistor, enabling the initialization and other drive operations. However, there are several concerns.

[0005] In recent years, oxide TFTs have been used in display backplane technology. An oxide TFT has lower mobility and is more easily degraded than a conventional low-temperature polycrystalline silicon (LTPS) TFT. It becomes more severe to balance power saving and high pixel resolution, if the pixel circuit is configured by oxide TFTs.SUMMARY

[0006] This disclosure provides an improved pixel circuit using a current-driven light-emitting device, a display panel, a display module, an electronic device, and an improved control method for a pixel circuit using a current-driven light-emitting device, and an improved organic electroluminescent light emitting device display to suppress the increase in power consumption as well as the device degradation. For implementations and beneficial effects of the following plurality of aspects, reference may be made to each other.

[0007] A first aspect of this disclosure provides a pixel circuit comprising a current-driven light-emitting device, a switching transistor, and a dual gate driving transistor. The dual gate transistor has a drain electrode and a source electrode located between the current-driven light-emitting device and a power line, a first gate electrode configured to be set to a voltage corresponding to the required brightness of the current-driven light-emitting device, and a second gate electrode connected to the source electrode of the dual gate driving transistor via a drain electrode and a source electrode of the switching transistor. There is a capacitance between the second gate electrode of the dual gate driving transistor and a gate electrode of the switching transistor. The switching transistor is configured to connect the second gate electrode and the source electrode of the dual gate driving transistor to supply a current to the current-driven light-emitting device when the switching transistor is turned on. The switching transistor is configured to turn off the dual gate driving transistor, an absolute value of a voltage between the first gate electrode and the source electrode being set below an absolute value of a threshold voltage of the dual gate driving transistor, when the switching transistor is turned off.

[0008] The functions of the light emission control TFT connected in series with the conventional driver TFT can be integrated into the driver TFT.

[0009] One of the drain electrode and the source electrode of the dual gate driving transistor may be connected to a first power line on a plus side, and the other one of the drain electrode and the source electrode of the dual gate driving transistor may be connected to an anode of the current-driven light-emitting device.

[0010] One of the drain electrode and the source electrode of the dual gate driving transistor may be connected to a cathode of the current-driven light-emitting device, and the other one of the drain electrode and the source electrode of the dual gate driving transistor may be connected to a second power line on a minus side.

[0011] The structure and the manufacturing can increase in freedom.

[0012] The capacitance between the second gate electrode of the dual gate driving transistor and the gate electrode of the switching transistor may be a parasitic capacitance of the switching transistor. The structure may further be simplified.

[0013] The capacitance between the second gate electrode of the dual gate driving transistor and the gate electrode of the switching transistor may be smaller than a parasitic capacitance of the current-driven light-emitting device.

[0014] The capacitance between the second gate electrode of the dual gate driving transistor and the gate electrode of the switching transistor may vary depending on a color of light emitted by the current-driven light-emitting device.

[0015] The second gate electrode of the dual gate driving transistor may be supplied with a voltage varying depending on the color of light emitted by the current-driven light-emitting device so as to turn off the switching transistor.

[0016] A different light-emission control can be applied for each color of emitted light.

[0017] The dual gate driving transistor and the switching transistor may be comprised of NMOS type transistors.

[0018] A negative voltage shift on the second gate electrode of the dual gate driving transistor may become larger than the source electrode of the dual gate driving transistor when the switching transistor is turned off.

[0019] The dual gate driving transistor and the switching transistor may be comprised of PMOS type transistors.

[0020] A positive voltage shift on the second gate electrode of the dual gate driving transistor may become larger than the source electrode of the dual gate driving transistor when the switching transistor is turned off.

[0021] The structure and the manufacturing can further increase in freedom.

[0022] The first gate electrode of the dual gate driving transistor may be a top gate electrode of the dual gate driving transistor, and the second gate electrode of the dual gate driving transistor may be a bottom gate electrode of the dual gate driving transistor.

[0023] The first gate electrode of the dual gate driving transistor may be a bottom gate electrode of the dual gate driving transistor, and the second gate electrode of the dual gate driving transistor may be a top gate electrode of the dual gate driving transistor.

[0024] The structure and the manufacturing can further increase in freedom.

[0025] The current-driven light-emitting device may be an organic electroluminescent light emitting device.

[0026] The pixel circuit may further comprise a voltage maintaining capacitor with two electrodes connected respectively to the second gate electrode of the dual gate driving transistor and the source electrode of the dual gate driving transistor.

[0027] The voltage maintaining capacitor may maintain the voltage between the second gate electrode of the dual gate driving transistor and the source electrode of the dual gate driving transistor against a voltage variation of the source electrode of the dual gate driving transistor during a non-emission period of the current-driven light-emitting device.

[0028] When the switching transistor is off, the voltage of the second gate electrode of the dual gate driving transistor can be maintained sufficiently smaller than the voltage of the source electrode of the dual gate driving transistor.

[0029] The pixel circuit may further comprise a gate voltage setting transistor connected to the first gate electrode of the dual gate driving transistor, and an initialization transistor connected to an anode of the light emitting device.

[0030] A second aspect of this disclosure provides a display panel. The display panel comprises the aforementioned pixel circuit, and a gate driver on array (GOA) .

[0031] A third aspect of this disclosure provides a display module. The display module comprises the aforementioned display panel, and a cover.

[0032] A fourth aspect of this disclosure provides an electronic device. The electronic device comprises a housing and the aforementioned display module.

[0033] A fifth aspect of this disclosure provides a method for controlling a display in a device, wherein the device comprises a current-driven light-emitting device, a switching transistor, and a dual gate driving transistor. The dual gate transistor has a drain electrode and a source electrode located between the current-driven light-emitting device and a power line, and a second gate electrode connected to the source electrode of the dual gate driving transistor via a drain electrode and a source electrode of the switching transistor. There is a capacitance between the second gate electrode of the dual gate driving transistor and a gate electrode of the switching transistor. The method comprises setting a first gate electrode of the dual gate driving transistor to a voltage corresponding to the required brightness of the current-driven light-emitting device, turning on the switching transistor to connect the second gate electrode and the source electrode of the dual gate driving transistor and supply a current to the current-driven light-emitting device, and turning off the switching transistor to turn off the dual gate driving transistor, wherein an absolute value of a voltage between the first gate electrode and the source electrode is set below an absolute value of a threshold voltage of the dual gate driving transistor.

[0034] The functions of the light emission control TFT connected in series with the conventional driver TFT can be integrated into the driver TFT.

[0035] In order to more clearly illustrate the technical solutions of the embodiments of the present disclosure, the accompanying drawings necessary to illustrate the embodiments will be briefly described below. It is clear that the accompanying drawings in the following description show only some embodiments of the present disclosure and that a skilled person in the art can make another drawing based on the accompanying drawings.BRIEF DESCRIPTION OF DRAWINGS

[0036] FIG. 1 shows a pixel circuit according to an embodiment of this disclosure;

[0037] FIG. 2 shows an example of a dual gate transistor structure used in the pixel circuit of FIG. 1;

[0038] FIG. 3 shows an example of a relationship between the top gate voltage, the bottom gate voltage, and the drain-source current of the dual gate transistor of FIG. 2;

[0039] FIG. 4 shows an example of controlling the current flowing into the current-driven light-emitting device by switching on / off the switching transistor;

[0040] FIG. 5 shows an example of parasitic capacitances in the pixel circuit of FIG. 1;

[0041] FIG. 6 shows an example of the pixel circuit having a voltage maintaining capacitor;

[0042] FIG. 7 shows a pixel circuit according to another embodiment of this disclosure;

[0043] FIG. 8 shows pixel circuits according to yet another embodiment of this disclosure;

[0044] FIG. 9 shows a pixel circuit having the switching transistor on the top gate side of the dual gate driving transistor;

[0045] FIG. 10 shows an example of a pixel circuit including the circuit of FIG. 1;

[0046] FIG. 11 shows an example of a timing chart in the pixel circuit of FIG. 10;

[0047] FIG. 12 shows another example of a timing chart in the pixel circuit of FIG. 10;

[0048] FIG. 13 shows an example of a pixel circuit including the circuit of FIG. 6;

[0049] FIG. 14 shows an example of a timing chart in the pixel circuit of FIG. 13;

[0050] FIG. 15 shows an example of a pixel circuit including the circuit of FIG. 7;

[0051] FIG. 16 shows an example of a timing chart in the pixel circuit of FIG. 15;

[0052] FIG. 17 shows an example of a function of a PMOS dual gate transistor;

[0053] FIG. 18 shows an example of a pixel circuit including the circuit of FIG. 8;

[0054] FIG. 19 shows an example of a timing chart in the pixel circuit of FIG. 18;

[0055] FIG. 20 shows an example of a flow chart of a method for controlling a display in a device according to an embodiment of this disclosure;

[0056] FIG. 21 shows an example of a display panel and a display module;

[0057] FIG. 22 shows an example of an electronic device; and

[0058] FIG. 23 shows a conventional OLED pixel circuit.DETAILED DESCRIPTION

[0059] To further clarify the purpose, technical solution and merit of the present disclosure, FIG. 23 is referred to and the structure of the conventional art is analyzed in detail.

[0060] In a conventional pixel circuit, for example, as is shown in FIG. 23, the driving transistor, the switching transistor and the OLED are connected in series between the two power lines. Therefore, the current Ipix flowing through the OLED also flows through the switching transistor.

[0061] Regarding the EM-TFT in FIG. 23, the drain current under linear mode can be approximated as in the following equation (1) . wherein Vds<<Vgs-Vth, μ is an electron mobility, Cox is a capacitance per unit area, W is a channel width, L is a channel length,  Vgs is a gate-to-source voltage, Vth is a threshold voltage, and Vds is a drain-to-source voltage. From the equation (1) , the on-resistance ron and the power consumption PEM of the EM-TFT for the current Ipix are calculated as follows.

[0062] In order to suppress the power consumption PEM of the EM-TFT, the on-resistance ron of the EM-TFT may be adjusted. However, the channel length L of the transistor usually has a lower limit. With an increased channel width W, the layout becomes larger and the capability for higher OLED pixel resolution is restricted.

[0063] Therefore, to obtain higher resolution, a higher gate voltage to the EM-TFT needs to be applied, instead of the EM-TFT size adjustment. However, this increases power consumption PEM of the EM-TFT and consequently increases the risk of degradation of the EM-TFT.

[0064] Hence, a conventional pixel circuit, for example, as is shown in FIG. 23, has issues regarding a large power consumption, a low resolution, a short duration, or the like.

[0065] This disclosure provides a pixel circuit and a control method for a pixel circuit that may solve the issues of the conventional art.

[0066] FIG. 1 shows a pixel circuit according to an embodiment of this disclosure.

[0067] The pixel circuit of FIG. 1 comprises a current-driven light-emitting device EL, a dual gate driving transistor Dr-TFT, and a switching transistor EM-TFT. The EL is, for example, an OLED, an LED, or the like. As described in detail afterwards, the Dr-TFT is a dual gate transistor and has a first gate electrode G1, a second gate electrode G2, a drain electrode, and a source electrode. With the dual gate transistor, by setting one of the two gate electrode to a predetermined voltage, the current property obtained by controlling the voltage of the other gate electrode can be changed.

[0068] In FIG. 1, the Dr-TFT and EM-TFT are, in particular, NMOS transistors. The drain electrode and the source electrode of the Dr-TFT are located between the EL and a power line. FIG. 1 shows that the drain electrode of the Dr-TFT is connected to a first power line ELVDD on a plus side, and the source electrode of the Dr-TFT is connected to an anode of the EL. Alternatively, as is explained afterwards, the drain electrode of the Dr-TFT may be connected to a cathode of the EL, and the source electrode of the Dr-TFT may be connected to a second power line ELVSS on a minus side.

[0069] Alternatively, the Dr-TFT and EM-TFT may be PMOS transistors.

[0070] The second gate electrode of the Dr-TFT is connected to the source electrode of the Dr-TFT via the drain electrode and the source electrode of the EM-TFT.

[0071] There is a capacitance Cp1 between the second gate electrode of the Dr-TFT and the gate electrode of the EM-TFT. Cp1 may be a parasitic capacitance Cp_em of the EM-TFT between the gate and drain electrodes, or may be provided by a capacitor. The structure can be simpler when the capacitance Cp1 is given by the parasitic capacitance Cp_em.

[0072] The first gate electrode of the Dr-TFT is configured to be set to a voltage corresponding to the required brightness of the EL. Similar to the pixel circuit in FIG. 23, the first gate electrode of the Dr-TFT may be connected to the source electrode of the input transistor so that a writing signal can set the first gate electrode to a required voltage (such as Vdata) .

[0073] The EM-TFT can be turned on and off. For example, a control signal EM may be supplied to the gate electrode of the EM-TFT to turn on and off the EM-TFT.

[0074] Before moving on to the control of the pixel circuit by switching on and off the EM-TFT, the dual gate transistor used as the Dr-TFT is explained by referring to Figs. 2 and 3.

[0075] FIG. 2 shows an example of a dual gate transistor structure used in the pixel circuit of FIG. 1. The dual gate transistor structure shown in FIG. 2 has a semiconductor layer wherein semiconductors (n-type for NMOS, and p-type for PMOS) respectively corresponding to the drain and the source are formed at the both edges (i.e., at the left and the right, in FIG. 2) of a semiconductor corresponding to the gate. Insulator layers are formed to cover the semiconductor layer from the both sides (i.e., at the upper side and at the lower side, in FIG. 2) . At one side (i.e., the upper side in FIG. 2) of the semiconductor layer, a metal layer corresponding to the top gate electrode is embedded in the insulator layer. At the other side (i.e., the lower side in FIG. 2) of the semiconductor layer, another metal layer corresponding to the bottom gate electrode is formed on the insulator layer.

[0076] FIG. 3 shows an example of relationships between the voltages of the top gate (TG) voltage and the drain-to-source current with various bottom gate (BG) voltages of the dual gate transistor of FIG. 2. The source electrode is grounded (i.e., the source voltage Vs is set to 0 V) , the horizontal axis represents the top gate voltage (i.e., the top-gate-to-source voltage between the top gate and the source gate) Vtg, and the vertical axis represents the drain-source current Id. By changing the bottom gate voltage (i.e., the bottom-gate-to-source voltage between the bottom gate and the source gate) Vbg to +2.5 V, 0 V, -2.5V and -5.0 V, the relation between Vtg and Id, which is called Vtg-Id curve, varies accordingly. In general, when Vbg is negatively shifted (i.e., boosting the negative bias of Vbg) , the Vtg-Id curve shifts to the right. In other words, a higher Vtg is needed to supply the drain current Id.

[0077] From the Vtg-Id curve for Vbg = 0 V in FIG. 3, it can be seen that the Id almost proportional to Vtg flows by setting Vtg between 0 V and approximately 2 V. When the negative bias Vbg = -2.5 V is applied, Id does not flow even if by Vtg is set, for example, between 0 V and approximately 2 V. As such, when a negative bias is applied on the bottom gate electrode of the dual gate transistor, the threshold voltage for the top gate electrode raises, which makes Id not flow.

[0078] It must be noted that the difference between the top gate and the bottom gate is mainly the difference in the manufacturing and the structure. In the following descriptions, the two gates are not distinguished as the top gate and the bottom gate, and are called a first gate G1 and a second gate G2, instead. In other words, in the dual gate driving transistor, the first gate may be the top gate, and the second gate may be the bottom gate. Alternatively, in the dual gate driving transistor, the first gate may be the bottom gate, and the second gate may be the top gate.

[0079] It must be reminded that the dual gate transistor is not limited to the examples of Figs. 2 and 3. In general, by setting a desired voltage at the second gate electrode, it is possible to modulate the current characteristics in a dual gate transistor (for example, the threshold voltage for the first-gate-to-source voltage between the first gate and the source) obtained by controlling the first gate electrode.

[0080] Returning to the pixel circuit of FIG. 1, the ON and OFF states of the EM-TFT are explained in reference to Figs. 4 and 5. FIG. 4 shows an example of controlling the current flowing in the current-driven light-emitting device by switching on / off the switching transistor. For example, by the control signal EM, the gate-source voltage of the EM-TFT is set to a higher voltage H which is above or equal to the threshold voltage so as to turn on the EM-TFT. As is seen in FIG. 4 (a) , when the EM-TFT is in the ON state, the second gate electrode and the source electrode of the Dr-TFT are connected, and the voltage Vg2 at the second gate electrode becomes equal to the voltage Vs at the source electrode. Thus, a pixel current Id (see the range from b1 to b2 in FIG. 4 (a) ) , which flows from the first power line ELVDD on the plus side to the second power line ELVSS on the minus side through the drain and source of the Dr-TFT and the EL, is generated according to the first-gate-to-source voltage Vg1 (see the range from a1 to a2 in FIG. 4 (a) ) between the first gate electrode and the source electrode so that the EL may emit the light.

[0081] Hence, when the first gate electrode of the Dr-TFT is set to a voltage Vg1 (for example, a voltage within the range from a1 to a2 in FIG. 4 (a) ) , which corresponds to the required brightness of the EL, by turning on the EM-TFT, the EM-TFT connects the second gate electrode and the source electrode of the Dr-TFT to supply a current to the EL.

[0082] The EM-TFT can be switched from the ON state to the OFF state, by setting the gate-source voltage of the EM-TFT to a lower voltage L which is below the threshold voltage, for example, by the control signal EM. FIG. 5 shows an example of parasitic capacitances in the pixel circuit of FIG. 1. The capacitance Cp1 as the parasitic capacitance Cp_em of the EM-TFT, the parasitic capacitance Cp_dr of the Dr-TFT, and the parasitic capacitance Cp_el of the EL are shown in FIG. 5. Since the parasitic capacitance for the source voltage Vs of the Dr-TFT is larger than the parasitic capacitance for the second gate voltage Vg2, the switching off the EM-TFT has more influence on Vg2 than Vs.

[0083] More specifically, as Cp_em is not zero, and Cp_em and Cp_dr are comparable, if Cp_el is larger than Cp_em (i.e., the ratio is larger than 1) , the following inequality (4) is satisfied. From this, the negative voltage shifts ΔV to the source voltage Vs and the second gate voltage Vg2 satisfy the following inequality  (5) . |ΔV to Vg2| > |ΔV to Vs|     (5) . If a capacitance Cp1 exists between the second gate electrode of the Dr-TFT and the gate electrode of the EM-TFT instead of or in  addition to the parasitic capacitance Cp_em of the EM-TFT, the inequality (5) is satisfied for Cp_el larger than Cp1.

[0084] When the EM-TFT changes from the ON state to the OFF state as in FIG. 4 (b) , the change in the gate voltage of the EM-TFT is transmitted to G2 of the Dr-TFT via the parasitic capacitance Cp_em of the EM-TFT or the capacitance Cp1, causing a negative voltage shift in G2. The source electrode of the Dr-TFT is also negatively shifted in the same time. However, due to the large parasitic capacitance Cp_el of the light emitting devices EL such as OLED, the degree of negative voltage shift is smaller than that of G2. Therefor G2 shifts more negatively with respect to the source of Dr-TFT. In other words, the state of Vg2 = Vs for the ON state (FIG. 4 (a) ) changes to the state of Vg2 < Vs for the OFF state (FIG. 4 (b) ) .

[0085] The threshold voltage of the Dr-TFT for the first gate to the source voltage is denoted by Vth (Vg2) , which is a function of the second gate voltage Vg2. As is explained referring to an example of FIG. 3, as Vg2 becomes lower (i.e., the negative bias becomes larger) , the value of Vth (Vg2) becomes larger. When the Dr-TFT is in the ON state, the absolute value of the voltage between the first gate electrode and the source electrode is larger than the absolute value of the threshold voltage, i.e., |Vg1-Vs|> |Vth (Vg2) |. By turning off the EM-TFT, the second gate voltage Vg2 shifts more negatively than the source voltage Vs of the Dr-TFT, which causes Vth (Vg2) to increase. Thus, even if the voltage between the first gate electrode and the source electrode of the Dr-TFT does not remarkably change, the threshold voltage becomes larger and the OFF state condition |Vg1-Vs|<|Vth (Vg2) | may be satisfied. For example, the difference Vg1 -Vs remains within the rage between a1 and a2 in FIG. 4 (b) , due to the considerably large negative shift to Vg2, Vth (Vg2) becomes above the voltage a2. Thus, even if the voltage between the first gate electrode and the source electrode of the Dr-TFT does not considerably change, the threshold voltage may change and satisfy |Vg1-Vs|< |Vth (Vg2) | to shut off the drain current Id. In other words, if the second gate voltage Vg2 and the source voltage of the Dr-TFT are appropriately conditioned, it is possible to turn off the Dr-TFT regardless of the difference between Vg1 and Vs.

[0086] After setting the first gate electrode G1 of the Dr-TFT to a voltage Vg1 (for example, a voltage within the range from a1 to a2 in FIG. 4 (a) ) , which corresponds to the required brightness of the EL, when the EM-TFT is turned off, the EM-TFT is configured to turn off the Dr-TFT, wherein the absolute value of the difference between Vg1 and Vs is set below the absolute value of the threshold voltage of the Dr-TFT.

[0087] The transistor for light emission control (i.e., switching transistor) , which is connected in series with the driving transistor in conventional OLED light emitting device, can be integrated into the driving transistor. Therefore, an improved pixel circuit using a current-driven light-emitting device can be provided.

[0088] In addition, since there is no constant current flowing through the EM-TFT during the light emission period, this configuration avoids the power consumption due to the switching transistor during the pixel light emission period, which was the case in the conventional arts. Furthermore, the configuration avoids the issue of achieving both the power saving and high pixel resolution as the ON resistance of the EM-TFT does not matter for the power consumption. Moreover, since the degradation of the EM-TFT does not directly affect the gate-to-source voltage Vgs and the drain-to-source voltage Vds of the Dr-TFT during the light emission period unlike the prior arts, the effect of the device degradation on the display quality can be suppressed even if easily degradable TFTs, such as oxide TFTs, are used.

[0089] The capacitance Cp1 between the second gate electrode of the Dr-TFT and the gate electrode of the EM-TFT may vary depending on the color of light emitted by the EL. Hence, a different light-emission control can be applied for each color of emitted light.

[0090] In addition, the second gate electrode of the Dr-TFT can be supplied with a voltage varying depending on the color of light emitted by the EL so as to turn off the switching transistor.

[0091] FIG. 6 shows an example of the pixel circuit having a voltage maintaining capacitor. The pixel circuit in FIG. 6 further comprises a voltage maintaining capacitor C1 connected to the second gate electrode and the source electrode of the Dr-TFT in addition to the pixel circuit shown in FIG. 1.

[0092] The pixel circuit of FIG. 6 comprises a current-driven light-emitting device EL, a dual gate driving transistor Dr-TFT, and a switching transistor EM-TFT. The EL is, for example, an OLED, an LED, or the like.

[0093] In FIG. 6, the Dr-TFT and EM-TFT are, in particular, NMOS transistors. The drain electrode and the source electrode of the Dr-TFT are located between the EL and a power line. FIG. 6 shows that the drain electrode of the Dr-TFT is connected to a first power line ELVDD on a plus side, and the source electrode of the Dr-TFT is connected to an anode of the EL. Alternatively, as is explained afterwards, the drain electrode of the Dr-TFT may be connected to a cathode of the EL, and the source electrode of the Dr-TFT may be connected to a second power line ELVSS on a minus side.

[0094] Alternatively, the Dr-TFT and EM-TFT may be PMOS transistors.

[0095] The first gate electrode of the Dr-TFT is configured to be set to a voltage corresponding to the required brightness of the EL. Similar to the pixel circuit in FIG. 23, the first gate electrode of the Dr-TFT may be connected to the source electrode of the input transistor so that the writing signal can set the first gate electrode to a required voltage (such as Vdata) .

[0096] The second gate electrode of the Dr-TFT is connected to the source electrode of the Dr-TFT via the drain electrode and the source electrode of the EM-TFT.

[0097] There is a capacitance Cp1 between the second gate electrode of the Dr-TFT and the gate electrode of the EM-TFT.

[0098] Similar to the pixel circuit in FIG. 1, when the first gate electrode G1 of the Dr-TFT is set to a voltage Vg1, which corresponds to the required brightness of the EL, by turning on the EM-TFT, the EM-TFT connects the second gate electrode and the source electrode of the Dr-TFT to supply a current to the EL.

[0099] Similar to the pixel circuit in FIG. 1, after setting the first gate electrode G1 of the Dr-TFT to a voltage Vg1, which corresponds to the required brightness of the EL, when the EM-TFT is turned off, the EM-TFT is configured to turn off the Dr-TFT, wherein the absolute value of the difference between Vg1 and Vs is set below the absolute value of the threshold voltage of the Dr-TFT.

[0100] As aforementioned, the pixel circuit in FIG. 6 further comprises a voltage maintaining capacitor C1 connected to the second gate electrode and the source electrode of Dr-TFT. This configuration may maintain the difference between Vg2 and Vs of the Dr-TFT against a variation of Vs when the EM-TFT is switched to the OFF state so that Vg2 becomes sufficiently lower than Vs. The pixel circuit of FIG. 6 will be explained in detail afterwards in reference to a timing chart.

[0101] FIG. 7 shows a pixel circuit according to another embodiment of this disclosure, wherein the NMOS Dr-TFT and NMOS EM-TFT in the pixel circuit of FIG. 1 are replaced with PMOS transistors.

[0102] The pixel circuit of FIG. 7 comprises a current-driven light-emitting device EL, a PMOS dual gate driving transistor Dr-TFT, and a PMOS switching transistor EM-TFT. The EL is, for example, an OLED, an LED, or the like.

[0103] The drain electrode and the source electrode of the Dr-TFT are located between the EL and a power line. FIG. 7 shows that the source electrode of the Dr-TFT is connected to a first power line ELVDD on a plus side, and the drain electrode of the Dr-TFT is connected to an anode of the EL. Alternatively, as is explained afterwards, the source electrode of the Dr-TFT may be connected to a cathode of the EL, and the drain electrode of the Dr-TFT may be connected to a second power line ELVSS on a minus side.

[0104] The first gate electrode of the Dr-TFT is configured to be set to a voltage corresponding to the required brightness of the EL. Similar to the pixel circuit in FIG. 23, the first gate electrode of the Dr-TFT may be connected to the source electrode of the input transistor so that the writing signal can set the first gate electrode to a required voltage (such as Vdata) .

[0105] The second gate electrode of the Dr-TFT is connected to the source electrode of the Dr-TFT via the drain electrode and the source electrode of the EM-TFT.

[0106] There is a capacitance Cp1 between the second gate electrode of the Dr-TFT and the gate electrode of the EM-TFT.

[0107] When the first gate electrode G1 of the Dr-TFT is set to a voltage Vg1 corresponding to the required brightness of the EL, by turning on the EM-TFT, the EM-TFT connects the second gate electrode G2 and the source electrode of the Dr-TFT to supply a current to the EL. To allow the drain current to flow across the PMOS Dr-TFT, the absolute value of the difference between the first gate voltage Vg1 and the source voltage Vs, wherein the difference Vg1 -Vs is usually negative, must be above the absolute value of the threshold voltage Vth, which is usually negative.

[0108] For example, by setting the signal EM to a higher voltage H so as to turn off the PMOS EM-TFT, the second gate voltage Vg2 of the Dr-TFT also becomes higher. As such, the second gate voltage Vg2 and the source voltage Vs see the inequality Vg2 > Vs, and thus the threshold voltage Vth of the Dr-TFT becomes lower (i.e., the absolute value of Vth becomes larger) as will be explained in reference to FIG. 17. Therefore, even if the absolute value of the difference Vg1 –Vs is larger than the absolute value of the threshold voltage Vth for Vg2 = Vs, by turning off the EM-TFT and Vg2 > Vs is seen, the absolute value of the threshold voltage Vth becomes large so that the Dr-TFT may switch to the OFF state.

[0109] Thus, after setting the first gate electrode G1 of the Dr-TFT to a voltage Vg1 corresponding to the required brightness of the EL, when the EM-TFT is turned off, the EM-TFT is configured to turn off the Dr-TFT, wherein the absolute value of the difference between Vg1 and Vs is set below the absolute value of the threshold voltage of the Dr-TFT.

[0110] Using PMOS transistors, the structure and the manufacturing can increase in freedom.

[0111] The pixel circuit in FIG. 7 may further comprise a voltage maintaining capacitor C1 connected to the second gate electrode and the source electrode of the Dr-TFT.

[0112] FIG. 8 shows pixel circuits according to yet another embodiment of this disclosure. Each pixel circuit of FIG. 8 comprises a current-driven light-emitting device EL, a dual gate driving transistor Dr-TFT, and a switching transistor EM-TFT. The EL is, for example, an OLED, an LED, or the like.

[0113] The pixel circuit of FIG. 8 (a) , the Dr-TFT and EM-TFT are NMOS transistors, wherein the drain electrode of the Dr-TFT is connected to the cathode of the EL, and the source electrode of the Dr-TFT is connected to the second power line ELVSS on the minus side.

[0114] The pixel circuit of FIG. 8 (b) , the Dr-TFT and EM-TFT are PMOS transistors, wherein the source electrode of the Dr-TFT is connected to the cathode of the EL, and the drain electrode of the Dr-TFT is connected to the second power line ELVSS on the minus side.

[0115] Figs. 1 and 7 show pixel circuits, wherein one of the drain electrode and the source electrode of Dr-TFT (i.e., the drain electrode for the NMOS Dr-TFT shown in FIG. 1, and the source electrode for the PMOS Dr-TFT shown in FIG. 7) is connected to the first power line ELVDD on the plus side, and the other one of the drain electrode and the source electrode of the Dr-TFT (i.e., the source electrode for the NMOS Dr-TFT shown in FIG. 1, and the drain electrode for the PMOS Dr-TFT shown in FIG. 7) is connected to an anode of the EL.

[0116] FIG. 8 shows pixel circuits, wherein one of the drain electrode and the source electrode of the Dr-TFT (i.e., the drain electrode for the NMOS Dr-TFT shown in FIG. 8 (a) , and the source electrode for the PMOS Dr-TFT shown in FIG. 8 (b) ) is connected to the cathode of the EL, and the other one of the drain electrode and the source electrode of the Dr-TFT (i.e., the source electrode for the NMOS Dr-TFT shown in FIG. 8 (a) , and the drain electrode for the PMOS Dr-TFT shown in FIG. 8 (b) ) is connected to the second power line ELVSS on the minus side.

[0117] The first gate electrode of the Dr-TFT is configured to be set to a voltage corresponding to the required brightness of the EL. Similar to the pixel circuit of FIG. 23, the first gate electrode of the Dr-TFT may be connected to the source electrode of the input transistor so that the writing signal can set the first gate electrode to a required voltage (such as Vdata) .

[0118] The second gate electrode of the Dr-TFT is connected to the source electrode of the Dr-TFT via the drain electrode and the source electrode of the EM-TFT.

[0119] There is a capacitance Cp1 between the second gate electrode of the Dr-TFT and the gate electrode of the EM-TFT.

[0120] When the first gate electrode of the Dr-TFT is set to a voltage Vg1, which corresponds to the required brightness of the EL, by turning on the EM-TFT, the EM-TFT connects the second gate electrode and the source electrode of the Dr-TFT to supply a current to the EL.

[0121] After the first gate electrode G1 of the Dr-TFT is set to a voltage Vg1, which corresponds to the required brightness of the EL, when the EM-TFT is turned off, the EM-TFT is configured to turn off the Dr-TFT, wherein the absolute value of the difference between Vg1 and Vs is set below the absolute value of the threshold voltage of the Dr-TFT.

[0122] In the pixel circuit of FIG. 8 (a) , for example, by setting the signal EM to a lower voltage L so as to turn off the EM-TFT, the second gate voltage Vg2 of the Dr-TFT also becomes lower. As such, the second gate voltage Vg2 and the source voltage Vs see the inequality Vg2 < Vs. Consequently, the threshold voltage Vth of the Dr-TFT becomes larger (i.e., the absolute value of Vth becomes larger) as is explained in reference to FIG. 3. Therefore, even if the absolute value of the difference Vg1 –Vs (wherein the difference is usually positive) is larger than the absolute value of the threshold voltage Vth (wherein Vth is usually positive) for Vg2 = Vs, by turning off the EM-TFT and Vg2 < Vs is seen, the absolute value of the threshold voltage Vth becomes larger so that the Dr-TFT may switch to the OFF state.

[0123] In the pixel circuit of FIG. 8 (b) , for example, by setting the signal EM to a higher voltage H so as to turn off the EM-TFT, the change in the gate voltage of the EM-TFT is transmitted to the source electrode and the second gate electrode G2 of the Dr-TFT via the capacitance Cp1. The source electrode of the Dr-TFT is connected to the cathode of the EL, and due to the large parasitic capacitance Cp_el of the light emitting devices EL such as OLED, the degree of positive voltage shift of G2 is relatively larger than that of the source electrode. As such, by switching the EM-TFT to the OFF state, the Dr-TFT can also be set to the OFF state.

[0124] By connecting the drain electrode of the Dr-TFT to the cathode of the EL and connecting the source electrode of the Dr-TFT to the second power line ELVSS on the minus side, the structure and the manufacturing can increase in freedom, for example.

[0125] Each pixel circuit in FIG. 8 may further comprise a voltage maintaining capacitor C1 connected to the second gate electrode and the source electrode of the Dr-TFT.

[0126] FIG. 9 shows a pixel circuit having the switching transistor on the top gate side of the dual gate driving transistor, wherein the first gate electrode and the second gate electrode in the pixel circuit of FIG. 1 are the bottom gate electrode and the top gate electrode, respectively.

[0127] Using the bottom gate electrode as the first gate electrode and the top gate electrode as the second gate electrode, the structure and the manufacturing can increase in freedom, for example.

[0128] The pixel circuit in FIG. 9 may further comprise a voltage maintaining capacitor C1 connected to the second gate electrode and the source electrode of the Dr-TFT.

[0129] The Dr-TFT and EM-TFT in FIG. 9 may be PMOS transistors.

[0130] The drain electrode of the Dr-TFT may be connected to the cathode of the EL, and the source electrode of the Dr-TFT may be connected to the second power line ELVSS on the minus side.

[0131] Referring to Figs. 10 to 19, plural embodiments of the present disclosure are explained.

[0132] Referring to Figs. 10 and 11, an example of an OLED display is explained. FIG. 10 shows an example of pixel circuit of an OLED display configured to use a pixel circuit according to the present disclosure. It must be noted that the pixel circuit to which the present disclosure is applied needs not be limited to this example of FIG. 10, and other circuit configurations are also acceptable. In this example, transistors T3 and T4 are connected to the first gate electrode of the dual gate driving transistor T1, and a transistor T5 is connected to the anode of the OLED, in addition to a minimum configuration shown in FIG. 1. The capacitance Cp1 in the minimum configuration is considered as a parasitic capacitance of the switching transistor T2. The configuration consists of NMOS transistors. Furthermore, this circuit is not limited to using the same type of transistors, and can include an oxide TFT and / or a low-temperature polycrystalline silicon (LTPS) TFT, for example, even if the transistors T1 to T5 are the same NMOS devices.

[0133] FIG. 11 shows an example of a timing chart in the pixel circuit of FIG. 10. FIG. 11 shows the drive timing. In this drive timing, T3 as the reference (REF) TFT is turned on by the control signal REF at time t0, and the reference voltage, Vref, is applied to G1 of T1. Normally, the Vref voltage is set close to the one of the black level of display images, and the emission changes after t0.

[0134] At time t1, the voltage change in the gate electrode of T2 from H to L is transferred to the second gate electrode G2 of T1 via the parasitic capacitance Cp1. The effect of the negative gate voltage change is relatively larger on G2 of T1 compared to the source electrode of T1 due to the parasitic capacitance of the OLED. As is seen in FIG. 11, the voltage state of Vg2 < Vs is given to T1 at t1, and as a result, T1 changes to the OFF state.

[0135] Subsequently, at time t2, T5 as the initializing (INI) TFT is turned on and the initialization voltage Vini1 is applied to the source electrode of T1 to set the initialization state of the pixel. During this period from t2 to t4, although the source voltage Vs is maintained to Vini1, T1 is kept in the OFF state by maintaining Vg2 < Vs.

[0136] At the drive timings indicated above, the initialization voltage needs to generate the voltage difference, Vref-Vini1, which is necessary for the threshold voltage (Vth) compensation, without turning on the drive TFT during the initialization period.

[0137] Subsequently, in the period between t4 and t5, Vg2 of T1 is set to the same as Vs by turning on the T2. As a result, the drive TFT is turned on under the reference voltage on G1, the Vth compensation is performed, and finally the voltage equivalent to the threshold voltage of T1 is stored in Cst.

[0138] Then, in the period between t5 and t6, T2 is turned off again to generate a voltage condition of Vg2 < Vs for G2 of T1. By this procedure, T1 is turned off, and during this period, the voltage corresponding to the video signal is written to G1 of T1 via T4 as WS-TFT. Finally, at time t6, the second gate electrode G2 and the source electrode are connected again by turning on T2, and T1 is driven according to the applied voltage on G1.

[0139] The above is an overview of driving methods, wherein the pixel current flow is not controlled by the switching TFT located between the power lines EVLDD and ELVSS unlike the prior arts, but by T2, which locates in a path different from the path between ELVDD and ELVSS, which will make power saving easier and avoid the issue in achieving both the power saving and high resolution.

[0140] In addition, since the degradation of the switching TFT does not directly affect Vgs and Vds of the drive TFT during light emission, unlike the prior arts, the effect of device degradation on the display quality can be suppressed even if easily degradable TFTs, such as oxide TFTs, are used.

[0141] Referring to Figs. 10 and 12, another example of an OLED display is explained. The pixel circuit is the same as the pixel circuit shown in FIG. 10. FIG. 12 shows another example of a timing chart in the pixel circuit of FIG. 10.

[0142] In some embodiments of the disclosure, G1 of T1 is maintained at the reference voltage Vref during the period between t2 and t3 of FIG. 11. Therefore, the voltage difference between G1 and S (i.e., Vg1 -Vs) of T1 increases. In the example shown in FIG. 11, sufficiently large negative voltage Vg2 needs to be applied to the G2 electrode so that T1 can maintain the OFF state with respect to the Vg1-Vs voltage even after initialization. That is due to increasing Vg1-Vs after initialization, and it is necessary to apply a lower Vg2 voltage.

[0143] If the threshold of T1 is denoted by Vth (Vg2) as a function of Vg2, the condition Vg1-Vs < Vth (Vg2) must be satisfied so as to keep the OFF state of T1. Therefore, if Vg1-Vs increases, a higher Vth (Vg2) must be used. Vth (Vg2) has a negative proportionality to Vg2-Vs, so that a lower voltage is needed for Vg2. In other words, assuming a certain voltage Vg2, an increase in Vg1-Vs can be considered as a decrease in the drive margin to satisfy Vg1-Vs < Vth (Vg2) . To avoid this decrease in margin, the drive timing in FIG. 12 may be used.

[0144] In some embodiments of the disclosure, the initialization is performed during the initialization period between t3 and t4, wherein Vs is set to Vini1 by the signal INI. Unlike the example explained using FIG. 11, from t2 to t5 including the initialization period, the signal REF is set to L to cut the connection from G1 to Vref. As such, by making G1 of T1 floating, the voltage shift on the source of T1 during initialization is also transferred to G1 of T1, and as a result, the increase in Vg1-Vs in T1 can be suppressed. This leads to a suppression of margin loss in maintaining the OFF state of T1 from t3 to t4.

[0145] Thus, T1 can be definitely maintained in the OFF state even in the initialization period wherein the source voltage is raised by the initialization voltage.

[0146] Referring to Figs. 13 and 14, another example of an OLED display is explained. FIG. 13 shows an example of a pixel circuit including the pixel circuit of FIG. 6. It must be noted that the pixel circuit to which the present disclosure is applied needs not be limited to this example of FIG. 13. The pixel circuit comprises a voltage maintaining capacitor C1 connected to the second gate electrode and the source electrode of T1 as the dual gate driving transistor. In this example, transistors T3 and T4 are connected to the first gate electrode of the dual gate driving transistor T1, and a transistor T5 is connected to the anode of the OLED, in addition to a minimum configuration shown in FIG. 1. The capacitance Cp1 in the minimum configuration is considered as a parasitic capacitance of the switching transistor T2.

[0147] FIG. 14 shows an example of a timing chart in the pixel circuit of FIG. 13 that can be expected to expand the amount of drive margin for the OFF state of T1. The driving timings of the signals EM, REF, INI and WS are the same as those in FIG. 11. This configuration allows the voltage change of Vs during the initialization period from t2 to t3 to be transferred to G2, thereby shifting Vg2 to a lower voltage and securing the amount of margin for the Vg1 –Vs < Vth (Vg2) to keep the OFF state of T1.

[0148] As such, T1 can be definitely maintained in the OFF state even in the initialization period wherein the source voltage is raised by the initialization voltage.

[0149] Referring to Figs. 15 to 17, another example of an OLED display is explained. FIG. 15 shows an example of a pixel circuit including the pixel circuit of FIG. 7. It must be noted that the pixel circuit to which the present disclosure is applied needs not be limited to this example of FIG. 15. In FIG. 15, a combination of PMOS and NMOS (such a LTPO) transistors is used in the circuit.

[0150] FIG. 16 shows an example of a timing chart in the pixel circuit of FIG. 15. As shown in the drive timing in FIG. 16, the EM pulse changes from L to H voltage at time t0, causing G2 of T1 to receive a plus voltage ELVDD, and T1 as the dual gate driving transistor changes to the OFF state. During the OFF-state of T1, Cst1, Cst2 and OLED are reset by OC, INI1 and INI2, respectively, from t0 to t3.

[0151] At time t3, T2 as the switching transistor changes to the ON state, and the second gate electrode G2 and the source electrode of T1 is connected (i.e., Vg2 = Vs is achieved) . At this time, if the threshold voltage of T1 at Vg2=Vs is denoted by Vth0, the inequality |Vg1-Vs|>|Vth0| is satisfied in the initialization from t0 to t3. The Vth compensation of T1 starts after time t3.

[0152] Then, at times t4 and t5, T3 and T5 are respectively turned off to stop the Vth compensation. At time t6, T1 is shifted to the OFF state again by the L to H operation of the EM pulse. During the period from t6 to t9 when T1 is kept in the OFF state, Cst1 is set to the required voltage corresponding to the video signal. After t9 when the EM pulse becomes L, the second gate electrode G2 and the source electrode of T1 are connected, and the desired luminescence current flows to the pixel.

[0153] FIG. 17 shows an example of a function of a PMOS dual gate transistor. In the initialization period, the gate-to-source voltage difference Vgs between G1 and the source electrode is equal to Vini1 –ELVDD. In FIG. 17, if a positive bias is applied to G2 (i.e., Vg2 > Vs) , the Vgs-Id curve indicating the relation between Vgs and the drain current Id is shifted to the left (minus) .

[0154] At timings t0 and t6, the second gate voltage is raised (i.e., Vg2 > ELVDD) due to the coupling with the EM pulse. Vg2 and Vs can appropriately be conditioned so as to turn off T1 regardless of the voltage difference between G1 and the source electrode of T1. As is shown in FIG. 17, letting the Vth shift due to the Vg2 shift be Vth_shift, the condition |ELVDD-Vini1| < |Vth_shift| needs to be satisfied so that the gate-to-source voltage Vgs = Vini1 –ELVDD becomes outside the Vgs-Id curve after the shift.

[0155] During the period from t0 to t3 and the period from t6 to t9, T1 is kept in the OFF state due to the positive bias to G2.

[0156] Same as other embodiments, the pixel current flow is not controlled by a transistor located between EVLDD and ELVSS unlike the prior arts, but by the switching transistor T2 locating in a path different from the path between ELVDD and ELVSS, which will make power saving easier, and avoid the issue in achieving both the power saving and high resolution.

[0157] Referring to Figs. 18 and 19, another example of an OLED display is explained. The anode electrode of the OLED commonly shares the power line with the adjacent pixels. FIG. 18 shows an example of a pixel circuit including the pixel circuit of FIG. 8 (a) . It must be noted that the pixel circuit to which the present disclosure is applied needs not be limited to this example of FIG. 18. FIG. 19 shows an example of a timing chart in the pixel circuit of FIG. 18.

[0158] FIG. 18 shows that T1 as the driving transistor is connected to the cathode of the OLED. In FIG. 19, the EM pulse changes from H to L voltage at time t0, which causes Vg2 to change to a lower voltage and T1 to change to the OFF state.

[0159] With the change of T1 to the OFF state, the OLED begins to change to the non-emission state and the drain voltage of T1 begins to rise as is shown in FIG. 19. Due to the parasitic capacitance between the drain and G2 of T1, the voltage of G2 also rises as the drain voltage rises while T1 can be maintained in the OFF state by providing a sufficiently low voltage to G2 at time t0.

[0160] The Data voltage is set to the pixel during the period from t1 to t2, and after time t3, the EM pulse becomes H so that the second gate electrode G2 and the source electrode of T1 are connected to allow the desired luminous current to flow to the pixel.

[0161] Same as other embodiments, the pixel current flow is not controlled by a transistor located between EVLDD and ELVSS unlike the prior arts, but by the switching transistor T2 locating in a path different from the path between ELVDD and ELVSS, which will make power saving easier, and avoid the issue in achieving both the power saving and high resolution.

[0162] Referring to FIG. 20, a method for controlling a display in a device according to an embodiment of this disclosure is explained. FIG. 20 shows an example of a flow chart of a method for controlling a display in a device according to an embodiment of this disclosure. The device may comprise a pixel circuit described in, for example, any one of Figs. 1 and 6 to 9, or any combination thereof.

[0163] The control method of FIG. 20 comprises the following steps.

[0164] S1001: Set a first gate electrode of the dual gate driving transistor to a voltage corresponding to the required brightness of the current-driven light-emitting device.

[0165] S1002: Turn on the switching transistor to connect the second gate electrode and the source electrode of the dual gate driving transistor and supply a current to the current-driven light-emitting device.

[0166] S1003: Turn off the switching transistor to turn off the dual gate driving transistor, wherein an absolute value of a voltage between the first gate electrode and the source electrode is set below an absolute value of a threshold voltage of the dual gate driving transistor.

[0167] The pixel current flow is not controlled by a transistor located between EVLDD and ELVSS unlike the prior arts, but by the switching transistor T2 locating in a path different from the path between ELVDD and ELVSS, which will make power saving easier, and avoid the issue in achieving both the power saving and high resolution.

[0168] FIG. 21 shows an example of a display panel and a display module. A display panel may comprise the pixel circuit and a gate driver on array (GOA) . GOA is technology in which functions for sequentially driving gate lines are formed in a border area (i.e., frame region) of a display. A display module may comprise the display panel and a cover. FIG. 22 shows an example of an electronic device. An electronic device may comprise the display module and a housing.

[0169] In embodiments of this disclosure, unless otherwise specified or logically conflicted, terms and / or descriptions in the different embodiments are consistent and may be mutually referenced, and technical features in different embodiments may be combined to form a new embodiment based on internal logical relationships of the different embodiments.

[0170] In addition, in this disclosure, orientation terms such as “top” , “bottom” , “left” or “right” are defined relative to an orientation in which a component is schematically placed in the accompanying drawings. It should be understood that these directional terms are relative concepts, and are used for relative description and clarification, which may vary accordingly depending on the orientation in which the components are placed in the accompanying drawings.

[0171] It may be understood that various numbers in embodiments of this disclosure are merely used for differentiation for ease of description, and are not used to limit the scope of embodiments of this disclosure. The sequence numbers of the foregoing processes do not mean execution sequences, and the execution sequences of the processes should be determined based on functions and internal logic of the processes. The terms “first” , “second” , and the like are used to distinguish between similar objects, and do not need to be used to describe a specific order or sequence.

[0172] In addition, components in the accompanying drawings in the embodiments of this disclosure are merely intended to indicate working principles of the transistor and the pixel circuit and do not truly reflect an actual size relationship of the components.

[0173] The foregoing descriptions are merely specific implementations of this disclosure, but are not intended to limit the protection scope of this disclosure. Any variation or replacement readily figured out by a person skilled in the art within the technical scope disclosed in this disclosure shall fall within the protection scope of this disclosure. Therefore, the protection scope of this disclosure shall be subject to the protection scope of the claims.

Claims

1.A pixel circuit comprising:a current-driven light-emitting device;a switching transistor; anda dual gate driving transistor, whereina drain electrode and a source electrode of the dual gate driving transistor are located between the current-driven light-emitting device and a power line,a first gate electrode of the dual gate driving transistor is configured to be set to a voltage corresponding to the required brightness of the current-driven light-emitting device,a second gate electrode of the dual gate driving transistor is connected to the source electrode of the dual gate driving transistor via a drain electrode and a source electrode of the switching transistor, anda capacitance exists between the second gate electrode of the dual gate driving transistor and a gate electrode of the switching transistor,wherein the switching transistor is configured to connect the second gate electrode and the source electrode of the dual gate driving transistor to supply a current to the current-driven light-emitting device when the switching transistor is turned on, andwherein the switching transistor is configured to turn off the dual gate driving transistor, an absolute value of a voltage between the first gate electrode and the source electrode being set below an absolute value of a threshold voltage of the dual gate driving transistor, when the switching transistor is turned off.2.The pixel circuit according to claim 1, wherein one of the drain electrode and the source electrode of the dual gate driving transistor is connected to a first power line on a plus side, and the other one of the drain electrode and the source electrode of the dual gate driving transistor is connected to an anode of the current-driven light-emitting device.3.The pixel circuit according to claim 1, wherein one of the drain electrode and the source electrode of the dual gate driving transistor is connected to a cathode of the current-driven light-emitting device, and the other one of the drain electrode and the source electrode of the dual gate driving transistor is connected to a second power line on a minus side.4.The pixel circuit according to any one of claims 1 to 3, wherein the capacitance between the second gate electrode of the dual gate driving transistor and the gate electrode of the switching transistor is a parasitic capacitance of the switching transistor.5.The pixel circuit according to any one of claims 1 to 4, wherein the capacitance between the second gate electrode of the dual gate driving transistor and the gate electrode of the switching transistor is smaller than a parasitic capacitance of the current-driven light-emitting device.6.The pixel circuit according to any one of claims 1 to 5, wherein the capacitance between the second gate electrode of the dual gate driving transistor and the gate electrode of the switching transistor varies depending on a color of light emitted by the current-driven light-emitting device.7.The pixel circuit according to claim 6, wherein the second gate electrode of the dual gate driving transistor is supplied with a voltage varying depending on the color of light emitted by the current-driven light-emitting device so as to turn off the switching transistor.8.The pixel circuit according to any one of claims 1 to 7, wherein the dual gate driving transistor and the switching transistor are comprised of NMOS type transistors.9.The pixel circuit according to claim 8, wherein a negative voltage shift on the second gate electrode of the dual gate driving transistor becomes larger than the source electrode of the dual gate driving transistor when the switching transistor is turned off.10.The pixel circuit according to any one of claims 1 to 7, wherein the dual gate driving transistor and the switching transistor are comprised of PMOS type transistors.11.The pixel circuit according to claim 10, wherein a positive voltage shift on the second gate electrode of the dual gate driving transistor becomes larger than the source electrode of the dual gate driving transistor when the switching transistor is turned off.12.The pixel circuit according to any one of claims 1 to 11, wherein the first gate electrode of the dual gate driving transistor is a top gate electrode of the dual gate driving transistor, and the second gate electrode of the dual gate driving transistor is a bottom gate electrode of the dual gate driving transistor.13.The pixel circuit according to any one of claims 1 to 11, wherein the first gate electrode of the dual gate driving transistor is a bottom gate electrode of the dual gate driving transistor, and the second gate electrode of the dual gate driving transistor is a top gate electrode of the dual gate driving transistor.14.The pixel circuit according to any one of claims 1 to 13, wherein the current-driven light-emitting device is an organic electroluminescent light emitting device.15.The pixel circuit according to any one of claims 1 to 14, further comprising a voltage maintaining capacitor with two electrodes connected respectively to the second gate electrode of the dual gate driving transistor and the source electrode of the dual gate driving transistor.16.The pixel circuit according to claim 15, wherein the voltage maintaining capacitor maintains the voltage between the second gate electrode of the dual gate driving transistor and the source electrode of the dual gate driving transistor against a voltage variation of the source electrode of the dual gate driving transistor during a non-emission period of the current-driven light-emitting device.17.The pixel circuit according to any one of claims 1 to 16, further comprising:a gate voltage setting transistor connected to the first gate electrode of the dual gate driving transistor; andan initialization transistor connected to an anode of the light emitting device.18.A display panel, comprising the pixel circuit according to any one of claims 1 to 17 and a GOA.19.A display module, wherein the display module comprises:the display panel according to claim 18; anda cover.20.An electronic device, wherein the electronic device comprises a housing and the display module according to claim 19.21.A method for controlling a display in a device, wherein the device comprises:a current-driven light-emitting device;a switching transistor; anda dual gate driving transistor, whereina drain electrode and a source electrode of the dual gate driving transistor are located between the current-driven light-emitting device and a power line,a second gate electrode of the dual gate driving transistor is connected to the source electrode of the dual gate driving transistor via a drain electrode and a source electrode of the switching transistor, anda capacitance exists between the second gate electrode of the dual gate driving transistor and a gate electrode of the switching transistor,the method comprising:setting a first gate electrode of the dual gate driving transistor to a voltage corresponding to the required brightness of the current-driven light-emitting device;turning on the switching transistor to connect the second gate electrode and the source electrode of the dual gate driving transistor and supply a current to the current-driven light-emitting device, andturning off the switching transistor to turn off the dual gate driving transistor, wherein an absolute value of a voltage between the first gate electrode and the source electrode is set below an absolute value of a threshold voltage of the dual gate driving transistor.

Images