Micro LED chip

Abstract

Described herein is a Micro LED chip comprising a Micro LED mesa array comprising: a plurality of Micro LED mesas that emit a first color, and include a first type semiconductor layer, a light emitting layer, a second type semiconductor layer from bottom to up; wherein the upper area of the Micro LED mesa is smaller than the bottom area; a trench, filled with dielectric material, between the adjacent Micro LED mesas, wherein the width of the trench at the top of the Micro LED mesa is greater than that at the bottom of the Micro LED mesa.

Description

MICRO LED CHIPTECHNICAL FIELD

[0001] The present disclosure relates generally to a light-emitting diode (LED) device, and more particularly, to a Micro LED chip.BACKGROUND

[0002] Light emitting diodes (LEDs) are widely used in fields such as lighting, backlighting, and displays. The advantages of using LEDs as pixels may include high brightness, low operating voltage, low power consumption, large size, long lifespan, shock resistance, and stable performance. With the development of Mini-LED and Micro LED technology in recent years, consumer devices and applications such as augmented reality (AR) , Virtual Reality (VR) , projection, heads-up display (HUD) , mobile device displays, wearable device displays, and automotive displays, require LED panels with improved resolution and brightness. For example, an AR display integrated within a goggle and positioned close to a wearer's eyes can have a dimension of a fingernail while still demanding an HD definition (1280×720 pixels) or higher. Many electronic devices require certain pixel size, distance between adjacent pixels, brightness, and viewing angle for the LED panels. Often, when trying to achieve the maximum resolution and brightness on a small display, it is challenging to maintain both the resolution and brightness requirements. In contrast, in some cases, pixel size and brightness are difficult to balance at the same time as they can have an approximately opposite relationship. For example, getting a high brightness for each pixel could result in a low resolution. Likewise, obtaining a high resolution could bring the brightness down.

[0003] The light emitted by the LED dies is generated from spontaneous emission and is thus not directional, resulting in a large divergence angle. The large divergence angle can cause various problems in a Micro LED display. On the one hand, due to the large divergence angle, only a small portion of the light emitted by the Micro LEDs can be utilized. This may significantly reduce the efficiency and brightness of a Micro LED display system.

[0004] As such, it would be desirable to provide an LED structure for display panels that addresses the above-mentioned drawbacks, amongst others.BRIEF SUMMARY

[0005] There is a need for an improved Micro LED structure that may improve upon, and help to address the shortcomings of conventional display systems. In particular, there is a need for an LED structure that can reduce sidewall damage impact by making the mesa bigger.

[0006] The Micro LED structure described herein may comprise a step at the sidewall of the Micro LED mesa, and thus can provide better beam collimation and light extraction efficiency.

[0007] Some exemplary embodiments provide a Micro LED chip comprising a Micro LED mesa array comprising: a plurality of Micro LED mesas that emit a first color, and include a first type semiconductor layer, a light emitting layer, a second type semiconductor layer from bottom to up; wherein the upper area of the Micro LED mesa is smaller than the bottom area; a trench, filled with dielectric material, between the adjacent Micro LED mesas, wherein the width of the trench at the top of the Micro LED mesa is greater than that at the bottom of the Micro LED mesa.

[0008] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the trench surrounds the micro LED mesa.

[0009] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the bottom of the trench is tip.

[0010] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the inner sidewall of the trench is not in a same line.

[0011] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the inner sidewall of the trench includes at least one step.

[0012] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the top of the step is higher than the light emitting layer.

[0013] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the light emitting layer comprises quantum well layers.

[0014] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, it further comprises a lower conductive layer, formed under the bottom of the micro LED mesa, the width of the lower conductive layer is less than the bottom width of the Micro LED mesa.

[0015] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, a lower metal layer is positioned below the lower conductive structure.

[0016] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the material of the lower metal layer comprises Pt, Rh, Al, Au, Ag, or any combination thereof; the material of the lower conductive layer comprises ITO, FTO, or any combination thereof.

[0017] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the width of the lower conductive layer is less than the bottom width of the Micro LED mesa.

[0018] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, it further comprises: an upper conductive layer that is positioned on the top of the trench and on the top of the Micro LED mesa; an upper electrode layer that is positioned on the top of the upper conductive layer.

[0019] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the upper electrode layer is a grid electrode, and the grid frames of the grid are conductive portion to be used as electrode, and the hollow areas between the grid frames are light transmitting portion, each Micro LED mesa is located below the hollow areas between the grid frames, and the grid frames surround the periphery of the light-emitting area of the Micro LED mesa.

[0020] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the upper conductive layer is on the top of the Micro LED mesa edge and connects the top surfaces of the adjacent micro LED mesas.

[0021] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the material of the upper electrode layer comprises ITO, FTO, Al, Au, Ag, Cr, Ti, Pt, Cu, or any combination thereof.

[0022] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the upper conductive layer comprises a first conductive layer and a second conductive layer from bottom to up; the first conductive layer is positioned on the top of the second type semiconductor layer; and, the second conductive layer is continuously positioned on the micro LED mesa array and interconnected with each of the micro LED mesas.

[0023] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the material of the first conductive layer comprises Al, Au, Rh, Ag, Cr, Ti, Pt, Sn, Cu, AuSn, TiW, ITO, FTO, or any combination thereof; the second conductive layer comprises ITO, FTO, or any combination thereof.

[0024] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, it further comprises: a sidewall dielectric layer formed on the sidewall of the micro LED mesa; an upper conductive layer is formed on the surface of the sidewall dielectric layer and on the top of the Micro LED mesa.

[0025] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, it further comprises a lower contact structure positioned under the Micro LED mesa; a first insulation dielectric surrounding the lower contact structure under the Micro LED mesa; and a bottom driver circuit backplane, wherein the Micro LED mesa is positioned on a substrate and electrically connected with the substrate through the lower contact structure.

[0026] In some exemplary embodiments or any combination of preceding exemplary embodiments of the Micro LED chip, the first insulation dielectric surrounds the lower conductive layer, lower metal layer, and the lower contact structure under the Micro LED mesas, the top surface of the first insulation dielectric is in contact with the bottom of the Micro LED mesa and the bottom of the trench, the bottom surface of the first insulation dielectric is in contact with the substrate.

[0027] Other aspects include components, devices, systems, improvements, methods and processes including manufacturing methods, applications, and other technologies related to any of the above.

[0028] Note that the various embodiments described above can be combined with any other embodiments described herein. The features and advantages described in the specification are not all inclusive and, in particular, many additional features and advantages will be apparent to one of ordinary skill in the art in view of the drawings, specification, and claims. Moreover, it should be noted that the language used in the specification has been principally selected for readability and instructional purposes, and may not have been selected to delineate or circumscribe the inventive subject matter.BRIEF DESCRIPTION OF THE DRAWINGS

[0029] So that the present disclosure can be understood in greater detail, a more particular description may be made by reference to the features of various embodiments, some of which are illustrated in the appended drawings. The appended drawings, however, merely illustrate pertinent features of the present disclosure and are therefore not to be considered limiting, for the description may admit to other effective features.

[0030] FIG. 1 shows a schematic top view of a Micro LED structure according to an embodiment of the present invention.

[0031] FIG. 2 shows a schematic cross-sectional view of the Micro LED structure as shown in FIG. 1 along line A-Aaccording to an embodiment of the present invention.

[0032] FIG. 3 shows a schematic cross-sectional view of a Micro LED structure according to an embodiment of the present invention.

[0033] FIG. 4 shows a schematic cross-sectional view of a Micro LED structure according to an embodiment of the present invention.

[0034] FIG. 5 shows a schematic top view of an upper connection portion 151 according to an embodiment of the present invention.

[0035] FIG. 6 shows a schematic cross-sectional view of a Micro LED structure according to an embodiment of the present invention.

[0036] FIG. 7 shows a schematic cross-sectional view of a Micro LED pixel array with multiple sidewall steps according to an embodiment of the present invention.

[0037] In accordance with common practice, the various features illustrated in the drawings may not be drawn to scale. Accordingly, the dimensions of the various features may be arbitrarily expanded or reduced for clarity. In addition, some of the drawings may not depict all of the components of a given system, method or device. Finally, like reference numerals may be used to denote like features throughout the specification and figures.DETAILED DESCRIPTION

[0038] Numerous details are described herein in order to provide a thorough understanding of the example embodiments illustrated in the accompanying drawings. However, some embodiments may be practiced without many of the specific details, and the scope of the claims is only limited by those features and aspects specifically recited in the claims. Furthermore, well-known processes, components, and materials have not been described in exhaustive detail so as not to unnecessarily obscure pertinent aspects of the embodiments described herein.

[0039] In some embodiments, a single monochrome LED pixel may include one Micro LED structure. In some embodiments, the Micro LED structure may include at least one Micro LED mesa that emits a distinct color. That is, the Micro LED mesa may emit red light, green light, blue light or other color of light.

[0040] FIG. 1 shows a schematic top view of a Micro LED structure according to an embodiment of the present invention. FIG. 2 shows a schematic cross-sectional view of the Micro LED structure as shown in FIG. 1 along line A-Aaccording to an embodiment of the present invention. As shown in FIGs. 1 and 2, the Micro LED structure comprises a substrate 110, a Micro LED mesa 120, a lower conductive layer 130, an upper electrode layer 140, an upper conductive layer 150, and a lower contact structure 170.

[0041] For convenience, “up” is used to mean away from the substrate 110, “down” means toward the substrate 110, and other directional terms such as top, bottom, above, below, under, beneath, etc. are interpreted accordingly. The substrate 110 is the substrate on which the array of individual driver circuits is fabricated. In some embodiments, the driver circuits may also be located in one of the layers above the substrate 110. Each driver circuit is a pixel driver. In some instances, the driver circuits are thin-film transistor pixel drivers or silicon CMOS pixel drivers. In one embodiment, the substrate 110 is a Si substrate. In another embodiment, the substrate 110 is a transparent substrate, for example, a glass substrate. Other example substrates include GaAs, GaP, InP, SiC, ZnO, and sapphire substrates. The driver circuits form individual pixel drivers to control the operation of the individual Micro LED pixel. The substrate 110 may also be referred to as a pixel driver backplane. The circuitry on substrate 110 includes contacts 111 to each individual driver circuit and also a ground contact.

[0042] In some embodiments, the substrate 110 may be electrically connected to each Micro LED in the Micro LED array through separate metal interconnects. In some embodiments, each Micro LED can be individually electrically controlled by the driver circuit on the substrate 110. In some embodiments, the driver circuit on the substrate 110 may be electrically connected to the electrodes of the Micro LED chip through metal interconnects. In some embodiments, a dielectric layer may be formed in the gap between Micro LEDs. In some embodiments, dielectric layers may also be formed in gaps between interconnects.

[0043] In some embodiments, the Micro LED mesa 120 may include a first type semiconductor layer 121 of the first conductivity type, a light emitting layer 123, and a second type semiconductor layer 122 of the second conductivity type, from bottom up. The first type semiconductor layer 121 is connected with a lower conductive layer 130. The second type semiconductor layer 122 is connected with an upper conductive layer 150. The light emitting layer 123 may be, but is not limited to, a multi quantum well layer. The first conductivity type may be N-type, and the second conductivity type may be P-type; or the first conductivity type may be P-type, and the second conductivity type may be N-type. The N-type semiconductor layer in each of the three color light emitting layers includes but is not limited to N-type Si doped GaN, Si doped AlGaN, Si doped AlGaInP, Si doped GaAs, or Si doped AlInP; the P-type semiconductor layer includes but is not limited to Mg doped GaN, Mg doped AlGaN, Mg doped InGaN, Mg doped InAlGaN, Mg doped AlInP, Mg doped AlGaInP, Mg doped GaP, or C doped GaP. The quantum well layer includes but is not limited to InGaN / GaN loops, InGaP / AlGaInP loops.

[0044] In some embodiments, the light emitting layer 123 may include at least one quantum well layer. The thickness of the quantum well layer is from 20nm to 300nm, for example, 150nm. In some embodiments, the material of the quantum well layer is GaInP /  (AlxGa1-x)yIn1-yP, where the range of x is from 0.5 to 0.9, and the range of y is from 0.3 to 0.5. For example, x is 0.8, and y is 0.5. In some embodiments, the relationship between x and y is that x is 1 to 2 times y. In some embodiments, the light emitting layer 123 is a multiple quantum well (MQW) . In some embodiments, N type semiconductor layer 121 further includes a doped N type contact layer and an N type cladding layer. Doped N type contact layer is configured to connect with lower contact structure 170, and N type cladding layer is formed on doped N type contact layer. The material of N type cladding layer is AlxIn1-xP, where the range of x is from 0.1 to 0.5, for example, x is 0.5. Further, in such embodiments, the thickness of N type cladding layer is not greater than 600nm. For example, the thickness of N type cladding layer is 320nm. The doping concentration of the N type cladding layer is from 5e17cm-3 to 1e18cm-3. In some embodiments, the N type semiconductor layer 121 further includes a doped N type contact layer, and N type cladding layer formed on the doped N type contact layer. Doped N type contact layer is configured to connect with lower contact structure 170. The material of the doped N type contact layer is GaAs. In some embodiments, the thickness of the doped N type contact layer is from 10nm to 30nm. In some embodiments, the doping concentration of the doped N type contact layer is from 2e18cm-3 to 1e19cm-3. In some embodiments, the N type semiconductor layer 121 further includes an N type spacer layer formed on the N type cladding layer. The material of the N type spacer layer is (AlxGa1-x)yIn1-yP, where the range of x is from 0.5 to 0.9, and the range of y is from 0.1 to 0.5. For example, x is 0.8, and y is 0.5. In some embodiments, the relationship between x and y is that x is 1 to 2 times y. The thickness of the N type spacer layer is from 50nm to 200nm, for example, 65nm.

[0045] In some embodiments, P type semiconductor layer 122 may include a P type cladding layer and a doped P type contact layer. The P type cladding layer is formed on the light emitting layer 123, and a doped P type contact layer is formed on the P type cladding layer. In some embodiments, the material of the P type cladding layer is AlxIn1-xP, where x is from 0.3 to 0.5, for example, x is 0.5. In such embodiments, the thickness of the P type cladding layer is not greater than 380nm. For example, the thickness of the P type cladding layer is 360nm. In some embodiments, a material of doped P type contact layer is GaAs. The thickness of doped P type contact layer is from 10nm to 30nm, for example, 20nm. In some embodiments, P type semiconductor layer 122 further includes a P type spacer layer formed under P type cladding layer, a first doped P type transition layer formed on P type cladding layer, and a second doped P type transition layer formed on the first doped P type transition layer. In some embodiments, the material of the P type spacer layer is (AlxGa1-x)yIn1-yP, where the range of x is from 0.5 to 0.9, and the range of y is from 0.3 to 0.5. For example, x is 0.8, and y is 0.5. In some embodiments, the relationship between x and y is that x is 1 to 2 times y. In some embodiments, the thickness of the P type spacer layer is from 50nm to 70nm, for example, 65nm. In some embodiments, the material of the first doped P type transition layer is (AlxGa1-x)yIn1-yP, where a range of x is from 0.1 to 0.3, and a range of y is from 0.3 to 0.5. For example, x is 0.17 and y is 0.5. In some embodiments, the relationship between x and y is that y is 1 to 5 times x. In some embodiments, the thickness of the first doped P type transition layer is from 20nm to 40nm, for example, 30nm. In some embodiments, the material of the second doped P type transition layer is AlxGa1-xAs, where the range of x is from 0.5 to 0.9, for example, x is 0.6. In some embodiments, the thickness of the second doped P type transition layer is from 10nm to 50nm, for example, 20nm. In some embodiments, the doping concentration of the second doped P type transition layer is greater than the doping concentration of the first doped P type transition layer. The doping concentration of doped P type contact layer is 1 to 10 times the doping concentration of second doped P type transition layer. In some embodiments, the doping concentration of the doped P type contact layer is greater than the doping concentration of the second doped P type transition layer. Further, in some embodiments, the doping concentration of the second doped P type transition layer is 2 to 4 times the doping concentration of the first doped P type transition layer. For example, the doping concentration of the first doped P type transition layer is greater than 1e18cm-3, the doping concentration of the second doped P type transition layer is in the range of 2e18cm-3 to 4e18cm-3, and the doping concentration of the doped P type contact layer is greater than 5e18cm-3.

[0046] In some embodiments, as shown in FIG. 2, the cross-sectional shape of the Micro LED mesa 120 is a trapezoid, that is, the upper area of the Micro LED mesa structure is smaller than the bottom area. In one embodiment, the inclination angle range of the sidewall of the Micro LED mesa 120 is 60° to 85°.

[0047] In some embodiments, the lower conductive layer 130 is located below the bottom of the Micro LED Mesa 120. The top surface of the lower conductive layer 130 is in contact with and electrically connected to the bottom surface of the first type semiconductor layer 121. The area of the top surface of the lower conductive layer 130 may be smaller than the area of the bottom surface of the first type semiconductor layer 121. Alternatively, the area of the top surface of the lower conductive layer 130 is essentially the same as the area of the bottom surface of the first type epidemiological layer 121.

[0048] In some embodiments, as shown in FIG. 2, the Micro LED structure may further comprise a reflective layer 190. The reflective layer 190 is located between the lower conductive layer 130 and the lower contact structure 170. The area of the top surface of the reflective layer 190 is essentially the same as the area of the bottom surface of the lower conductive layer 130. Alternatively, the area of the top surface of the reflective layer 190 may be smaller or larger than the area of the bottom surface of the lower conductive layer 130. In some embodiments, the reflective layer 190 may be used to reflect light emitted from the LED structure above.

[0049] In some embodiments, the reflective layer 190 may be a conductive reflective layer or dielectric reflective layer. If the reflective layer 190 is non-conductive, the portion of the reflective layer 190 in contact with the lower conductive layer 130 has one or more conductive structures to electrically connect the lower conductive layer 130 to the lower contact structure 170.

[0050] In some embodiments, the reflective layer 190 may be a metal layer with a high reflectivity that includes one or more metals such as Pt, Rh, Al, Au, and Ag, a stacked DBR layer including TiO2 / SiO2 layers, or any other layer with a total reflection property including a multi-layered Omni-Directional Reflector (ODR) , or a combination thereof.

[0051] In some embodiments, the reflective layer 190 may be one or more reflective coatings. The one or more reflective coatings can reflect light emitted from the light emitting region and therefore enhance the brightness and luminous efficacy of Micro LED panels or displays. For example, the light emitted from the light emitting region may arrive at the one or more reflective coatings and may be reflected upward by the one or more reflective coatings.

[0052] The materials of one or more reflective coatings may be highly reflective with a reflectivity greater than 60%, 70%or 80%, and therefore most of the light emitted from the light emitting region can be reflected. In some embodiments, the one or more reflective coatings may comprise one or more metallic conductive materials with high reflectivity. In these embodiments, the one or more metallic conductive materials may comprise one or more of aluminum, gold or silver. In other some embodiments, the one or more reflective coatings can be multi-layered. To be more specific, the one or more reflective coatings may comprise a stack of one or more reflective material layers and one or more dielectric material layers. For example, the one or more reflective coatings may comprise one reflective material layer and one dielectric material layer. In other embodiments, the one or more reflective coatings may comprise two reflective material layers and one dielectric material layer positioned between the two reflective material layers. Yet in some other embodiments, the one or more reflective coatings may comprise two dielectric material layers and one reflective material layer positioned between the two dielectric material layers. In some embodiments, the multi-layered structure may comprise two or more metal layers, which may comprise one or more of TiAu, CrAl or TiWAg.

[0053] In some embodiments, the one or more reflective coatings may be multi-layered Omni-Directional Reflector (ODR) , which comprises a metal layer and a Transparent and Conductive Oxides (TCO) layer. For example, the multilayered structure may comprise a dielectric material layer, a metal layer and a TCO layer. In some embodiments, the one or more reflective coatings may comprise two or more dielectric material layers, which are disposed alternately to form a Distributed Bragg Reflector (DBR) . For example, the one or more reflective coatings may comprise a dielectric material layer, a metal layer and a transparent dielectric layer. The transparent dielectric layer may comprise one or more of SiO2, Si3N4, Al2O3, or TiO2. The one or more reflective coatings may further comprise a dielectric material layer, a TCO and a DBR. In other embodiments, the one or more reflective coatings may comprise one or more metallic conductive materials with high reflection. In these embodiments, the one or more metallic conductive materials may comprise one or more of aluminum, gold or silver.

[0054] In some embodiments, the lower contact structure 170 is located between the reflective layer 190 and the contact 111 on the substrate 110. The top surface of lower contact structure 170 is in contact with and electrically connected to the bottom surface of the reflective layer 190. The area of the top surface of the lower contact structure 170 may be smaller than the area of the bottom surface of the reflective layer 190. The lower contact structure 170 may be a metal contact hole.

[0055] The lower conductive layer 130 of adjacent Micro LED structures is isolated from each other by a first insulation dielectric 181. In the same way, the reflective layer 190 of adjacent Micro LED structures is isolated from each other by a first insulation dielectric 181, the lower contact structure 170 of adjacent Micro LED structures is isolated from each other by a first insulation dielectric 181, thereby avoiding short circuits between adjacent Micro LED structures. In other words, the first insulation dielectric 181 fills the space around the lower conductive layer 130, the reflective layer 190, and the lower contact structure 170 under the Micro LED mesas. The first insulation dielectric 181 surrounds the lower conductive layer, the reflective layer, and the lower contact structure under the Micro LED mesas. The top surface of the first insulation dielectric 181 is flush with the top surface of the lower conductive layer and is in contact with the bottom of the Micro LED mesa. The bottom surface of the first insulation dielectric 181 is flush with the bottom surface of the lower contact structure and is in contact with the substrate.

[0056] In some embodiments, the Micro LED structure is bonded to the substrate 110 through a combination of the first insulation dielectric 181 and the lower contact structure 170. In some embodiments, the lower contact structure 170 is electrically connected between the contact 111 on the substrate 110 and the LED mesa 120 above the lower contact structure 170, acting like a P-electrode. The lower contact structure 170 may include ohmic contact layers, and metal bonding layers. In some instances, two metal layers are included in the lower contact structure 170, and the first insulation dielectric 181 surrounds the two metal layers. One of the metal layers is deposited on the bottom of the Micro LED structure; a counterpart bonding metal layer is also deposited on the substrate 110. On the bonding surface, the surface of the first insulation dielectric 181 is flush with the surface of the lower contact structure 170. In some embodiments, compositions for the lower contact structure 170 may include Au-Au bonding, Au-Sn bonding, Au-In bonding, Ti-Ti bonding, Cu-Cu bonding, or a mixture thereof. For example, if Au-Au bonding is selected, the two layers of Au respectively need a Cr coating as an adhesive layer, and Pt coating as an anti-diffusion layer. And the Pt coating is between the Au layer and the Cr layer. The Cr and Pt layers are positioned on the top and bottom of the two bonded Au layers. In some embodiments, when the thicknesses of the two Au layers are about the same, under a high pressure and a high temperature, the mutual diffusion of Au on both layers bonds the two layers together. Eutectic bonding, thermal compression bonding, and transient liquid phase (TLP) bonding are example techniques that may be used. The composition for the first insulation dielectric 181 may be SiO2. For this structure, bonding is achieved through oxide-oxide bonding and metal-metal bonding.

[0057] In some embodiments, adjacent Micro LED mesas are isolated from each other by a trench 182 filled with dielectric material. The width of the trench 182 at the top of the Micro LED mesa 120 is greater than that at the bottom of the Micro LED mesa. The trench 182 surrounds the micro LED mesa. In other words, the dielectric material may fill the space between the Micro LED mesa 120 and is transparent to the light emitted from the Micro LED mesa 120. The top surface of the trench 182 may be flush with or lower than the top surface of the Micro LED mesa. The bottom surface of the trench 182 may be flush with the bottom surface of the Micro LED mesa and is in contact with the first insulation dielectric 181. The bottom of the trench may be tip. In some embodiments, the dielectric material in the trench 182 may comprise solid inorganic materials or plastic materials. In some embodiments, the solid inorganic materials include SiO2, Al2O3, Si3N4, SiCN, HfO2, Ta2O5, TiO2, ZrO2, La2O3, MgO, Phosphosilicate glass (PSG) , Borophosphosilicate glass (BPSG) , or any combination thereof. In some embodiments, the plastic materials include polymers such as SU-8, PermiNex, Benzocyclobutene (BCB) , or transparent plastic (resin) including spin-on glass (SOG) , or bonding adhesive Micro Resist BCL-1200, or any combination thereof. In some embodiments, the trench 182 can facilitate the light emitted from the LED structure to pass through.

[0058] In some embodiments, the upper conductive layer 150 is positioned above the Micro LED mesa 120 and the trench 182, and electrically connected with the second type semiconductor layer 122. The upper conductive layer 150 may electrically connect each Micro LED mesa to the negative electrode of an external power source. At least a portion of the central surface of the Micro LED Mesa is not covered by the upper conductive layer 150, thereby reducing the loss of emitted light due to the upper conductive layer 150.

[0059] In some embodiments, the upper conductive layer 150 and the lower conductive layer 130 can be a metal layer or a conductive transparent layer, such as an ITO, FTO, copper layer, that is formed to improve conductivity and transparency.

[0060] In some embodiments, the upper electrode layer 140 is positioned above and electrically connected with the upper conductive layer 150. The upper electrode layer 140 surrounds the periphery of the light-emitting area of the Micro LED mesa 120. In some embodiments, the upper electrode layer 140 may be used as a common electrode to connect with each Micro LED mesa in the Micro LED pixel array. The upper electrode layer 140 may electrically connect the second type semiconductor layer 422 of the Micro LED mesa 120 to the negative electrode of an external power source. In some embodiments, the upper electrode layer 140 may also be referred to as the top electrode or N-electrode.

[0061] In some embodiments, the upper electrode layer 140 may be a grid electrode. That is, the grid frames are conductive portion to be used as electrode, and the hollow areas between the grid frames are light transmitting portion. Each Micro LED mesa 120 is located below the hollow areas between the grid frames, so that the light emitted by the LED can be emitted from the hollow areas. The material of the upper electrode layer 140 may include: ITO, FTO, Al, Au, Ag, Cr, Ti, Pt, Cu, or any combination thereof.

[0062] In some embodiments, the upper conductive layer 150 is directly deposited onto the Micro LED Mesa 120 and the trench 182. Subsequently, the upper electrode layer 140 is directly deposited on the upper conductive layer 150. Then, the upper electrode layer 140 is raised and set apart from the light emitting layer 123, thereby minimizing shielding. Moreover, the absence of a pixel isolation process allows for a larger Micro LED mesa.

[0063] FIG. 3 shows a schematic cross-sectional view of a Micro LED structure according to an embodiment of the present invention. The Micro LED structure depicted in FIG. 3 differs from the one shown in FIG. 2 in that the micro-lenses 160 are located above the Micro LED Mesa 120.

[0064] In some embodiments, the micro-lens 160 may change the light path emitted from the single Micro LED mesa by making the light emitted from the LED device more focused or more divergent according to the design needs.

[0065] In some embodiments, the micro-lens 160 can be made from a variety of materials that are transparent at the wavelengths emitted from the single Micro LED pixel. Example transparent materials for the micro-lens 160 include polymers, dielectrics and semiconductors. In some embodiments, the dielectric materials include one or more materials, such as silicon oxide, silicon nitride, silicon carbide, titanium oxide, zirconium oxide, aluminum oxide, etc. In some embodiments, the micro-lens 160 is made of photoresist.

[0066] In some embodiments, the shape of the micro-lens 160 is generally hemisphere. In some embodiments, the center axis of the micro-lens 160 is aligned with or the same as the center axis of the lens-less single Micro LED pixel.

[0067] It should be understood that a full display panel includes an array of many individual pixels and many micro-lenses. In addition, there may not have to be a one to one correspondence between micro-lenses and pixel light sources, nor a one to one correspondence between the pixel driver circuits (not shown) and the pixel light sources. Pixel light sources could also be made of multiple individual light elements, for example, single pixel LEDs connected in parallel. In some embodiments, one micro-lens 260 can cover several lens-less single LED pixels.

[0068] The individual micro-lens 160 has a positive optical power and is positioned to reduce the divergence or viewing angle for light that is emitted from the corresponding pixel light source. In one example, the light beam emitted from the pixel light source has an original divergence angle that is fairly wide. In one embodiment, the original angle for the edge light ray of the light beam relative to a vertical axis orthogonal to the substrate 110 is greater than 60 degrees. The light is bent by the micro-lens 160, so that the new edge light ray now has a reduced divergence angle. In one embodiment, the reduced angle is less than 30 degrees. The micro-lenses in the micro-lens array are typically the same. Examples of micro-lenses include spherical micro-lenses, aspherical micro-lenses, Fresnel micro-lenses and cylindrical micro-lenses.

[0069] The micro-lens 160 typically has a flat side and a curved side. In FIG. 3, the bottom of the micro-lens 160 is the flat side, and the top of the micro-lens 160 is the curved side. Typical shapes of the base of each micro-lens 160 include circle, square, rectangle, and hexagon. The individual micro-lenses in a micro-lens array of a display panel may be the same or different in shape, curvature, optical power, size, base, spacing, etc. In some embodiments, the micro-lens 160 conforms to the shape of the single LED pixel. In one example, the shape of the base of the micro-lens 160 is the same as that of the single LED pixel. In another example, the shape of the base of the micro-lens 160 is not the same as that of the single LED pixel. For instance, the circular base of the micro-lens has the same width as the single LED pixel, but a smaller area since the micro-lens base is a circle and the base of the single LED pixel is a square. In some embodiments, the micro-lens base area is smaller than the area of the pixel light source. In some embodiments, the micro-lens base area is the same or larger than the area of the pixel light source.

[0070] In some embodiments, a brightness enhancement effect is achieved via integrating a micro-lens array onto the display panel. In some examples, the brightness with the micro-lens array is 4 times the brightness without the micro-lens array in the direction perpendicular to the display surface, due to the light concentrating effect of micro-lenses. In alternative embodiments, the brightness enhancement factor can vary according to different designs of the micro-lens array and the optical spacer. For example, a factor greater than 8 can be achieved.

[0071] The micro-lens can be fabricated by various fabrication methods, including steps of depositing, patterning, etching, and so on.

[0072] FIG. 4 shows a schematic cross-sectional view of a Micro LED structure according to an embodiment of the present invention. The Micro -LED structure presented in FIG. 4 varies from the one illustrated in FIG. 2 in that the upper conductive layer 150 covers the entire surface of the Micro LED Mesa and the trench 182. The upper conductive layer 150 comprises a first conductive layer 151 and a second conductive layer 152 from bottom to up. The first conductive layer 151 is positioned on the top of the second type semiconductor layer 122; and, the second conductive layer 152 is continuously positioned on the micro LED mesa array and interconnected with each of the micro LED mesas 120. The first conductive layer 151 may also be referred to as upper connection portion 151. The material of the upper connection portion 151 may be metal, which may include one or more of the following: Al, Au, Rh, Ag, Cr, Ti, Pt, Sn, Cu, AuSn, TiW, etc. Alternatively, the material of the upper connection portion 151 may be a conductive transparent electrode, such as ITO or FTO. FIG. 5 shows a schematic top view of an upper connection portion 151 according to an embodiment of the present invention.

[0073] In some embodiments, the Micro LED mesa 120 may further comprise a lower connection portion (not shown) between the lower conductive layer 130 and the bottom surface of the first type semiconductor layer 121 and electrically connected to the lower conductive layer 130 and the first type semiconductor layer 121. The material of the lower connection portion is metal, including one or more of Al, Au, Rh, Ag, Cr, Ti, Pt, Sn, Cu, AuSn, TiW, etc.

[0074] Although some features are described herein with the term "layer" , it should be understood that such features are not limited to a single layer but may include a plurality of sublayers. In some instances, a "structure" can take the form of a "layer" .

[0075] FIG. 6 shows a schematic cross-sectional view of a Micro LED structure according to an embodiment of the present invention. The Micro -LED structure presented in FIG. 6 varies from the one illustrated in FIG. 2 in that the Micro LED mesa 120 may have a first step 126 at the sidewall. In particular, the first step 126 may comprise a flat portion positioned at the sidewall of the second type semiconductor layer 122. The flat portion is a circular platform surrounding the Micro LED mesa 120.

[0076] From the cross-sectional view, the sidewall of the Micro LED Mesa in the prior art is basically an inclined straight line. By contrast, the sidewall of the Micro LED Mesa illustrated in FIG. 6 has a step, at which the lateral dimension of the second type semiconductor layer 122 decreases by a specific distance d from the edge to the center, thereby forming the flat portion positioned at the sidewall of second type semiconductor layer 122.

[0077] In some embodiments, the sidewall of the Micro LED structure may comprise a first inclined portion, a first flat portion, a second inclined portion connected in sequence. The top end of the first inclined portion is positioned at the top edge of the second type semiconductor layer 122, and the bottom end of the first inclined portion is connected to one end of the first flat portion closer to the center of the Micro LED mesa 120. The first flat portion is positioned at the sidewall of the second type semiconductor layer 122. The other end of the first flat portion farther from the center of the Micro LED mesa 120 is connected to the top end of the second inclined portion, and the bottom end of the second inclined portion reaches the bottom edge of the first type semiconductor layer 121.

[0078] In some embodiments, the Micro LED structure may further comprise a passivation layer 124. The passivation layer 124 may also be referred to as sidewall dielectric layer 124. The passivation layer 124 may cover the side surface of the Micro LED mesa 120. A part of the top surface of the Micro LED mesa 120 may be covered by the passivation layer 124. In this embodiment, the material of the passivation layer 124 may be one or more of silicon oxide, silicon nitride oxide, aluminum oxide, and silicon nitride. For example, the passivation layer 124 may be an aluminum oxide (Al2O3) film layer formed by an atomic layer deposition process with better step coverage. The passivation layer 124 is used for electrical isolation of the Micro LED mesa 120, the lower conductive layer 130, and the bonding metal layer 170.

[0079] The upper conductive layer 150 comprises a first conductive layer 151 and a second conductive layer 152 from bottom to up. The first conductive layer 151 is positioned on the top of the second type semiconductor layer 122; and, the second conductive layer 152 is continuously positioned on the micro LED mesa array and interconnected with each of the micro LED mesas 120. The first conductive layer 151 may also be referred to as upper connection portion 151. The material of the upper connection portion 151 may be metal, which may include one or more of the following: Al, Au, Rh, Ag, Cr, Ti, Pt, Sn, Cu, AuSn, TiW, etc. Alternatively, the material of the upper connection portion 151 may be a conductive transparent electrode, such as ITO or FTO. FIG. 5 shows a schematic top view of an upper connection portion 151 according to an embodiment of the present invention.

[0080] In some embodiments, the top surface of the upper connection portion 151 is flush with the top surface of the passivation layer 124. The dielectric material 182 may fill the space among the Micro LED mesa 120 and is transparent to the light emitted from the Micro LED mesa 120. The top surface of the upper connection portion 151 is flush with the top surface of the trench 182. In some embodiments, the dielectric material in the trench 182 may comprise solid inorganic materials or plastic materials. In some embodiments, the solid inorganic materials include SiO2, Al2O3, Si3N4, SiCN, HfO2, Ta2O5, TiO2, ZrO2, La2O3, MgO, Phosphosilicate glass (PSG) , Borophosphosilicate glass (BPSG) , or any combination thereof. In some embodiments, the plastic materials include polymers such as SU-8, PermiNex, Benzocyclobutene (BCB) , or transparent plastic (resin) including spin-on glass (SOG) , or bonding adhesive Micro Resist BCL-1200, or any combination thereof. In some embodiments, the trench 182 can facilitate the light emitted from the LED structure to pass through.

[0081] In some embodiments, the second conductive layer 152 is located on the top surface of the upper connection portion 151, and the passivation layer 124, the trench 182. In other words, the second conductive layer 152 covers the entire top surface of the upper connection portion 151, the passivation layer 124, and the trench 182.

[0082] In some embodiments, the upper electrode layer 140 is positioned above and electrically connected with the second conductive layer 152. The upper electrode layer 140 surrounds the periphery of the light-emitting area of the Micro LED mesa 120. In some embodiments, the upper electrode layer 140 may be used as a common electrode to connect with each Micro LED mesa in the Micro LED pixel array. The upper electrode layer 140 may electrically connect the second type semiconductor layer 122 of the Micro LED mesa 120 to the negative electrode of an external power source. In some embodiments, the upper electrode layer 140 may also be referred to as the top electrode or N-electrode.

[0083] By forming the step 126, the top area of the second type semiconductor layer 122 is reduced, and the recombination region of electrons and holes in the light-emitting layer 123 converges towards the center of the light-emitting mesa. Testing results show that the light intensity of the proposed mesa structure with sidewall step within small light emission angle is significantly increased.

[0084] The Micro LED structure described above may constitute a part of a Micro LED pixel. Multiple Micro LED pixels arranged in a matrix may constitute a Micro LED chip. Each dimension of the Micro LED chip is not more than 1 centimeter (cm) , preferably, not more than 20 micro meters (μm) . The Micro LED structures are formed in the Micro LED chip in an array, with a resolution such as 720*480, 640*480, 1920*1080, 1280*720, 2k, or 4k.The diameter of the Micro LED structure is at a nanometer level, e.g., 20 nm to 100 nm.

[0085] The Micro LED chip includes a pixel backplane and a Micro LED array. The Micro LED array includes multiple Micro LEDs. Each Micro LED may form at least a portion of a pixel element on the Micro LED chip.

[0086] In some embodiments, the pixel backplane may be electrically connected to each Micro LED of the Micro LED array through separate metal interconnects. In some embodiments, each Micro LED may be separately, electrically controlled by the pixel backplane. In some embodiments, the pixel backplane may be electrically connected to an electrode of the Micro LED chip through a metal interconnect. In some embodiments, a dielectric layer may be formed in the gap between the Micro LEDs. In some embodiments, the dielectric layer may also be formed in the gap between interconnects.

[0087] In some embodiments, the Micro LED array may include a single layer of Micro LED structures. In some embodiments, the Micro LED array may include multiple layers of Micro LED structures vertically stacked.

[0088] In some embodiments, the Micro LED array may include red, green, and / or blue Micro LEDs. In some embodiments, the pitch of the Micro LED array, i.e., the minimum center-to-center distance between Micro LEDs, may range from about 2 μm to about 50 μm. In some embodiments, the number of pixels in the Micro LED chip may range from several thousand to over several millions.

[0089] FIG. 7 shows a schematic cross-sectional view of a Micro LED pixel array with multiple sidewall steps according to an embodiment of the present invention. In some embodiments, as shown in FIG. 7, the sidewall of the Micro LED mesa may comprise a first step710, and a second step 720. A first flat portion 711 of the first step 710 may be positioned at the sidewall of the second type semiconductor layer 122. A second flat portion 721 of the second step 720 may be positioned at the sidewall of the first type semiconductor layer 121. The height H1 of the second flat portion 721 from the bottom of the Micro LED mesa may be 200-250nm, the height H2 of the first flat portion 711 from the bottom of the Micro LED mesa may be 350-400nm, the height H3 of the Micro LED mesa may be 400-450nm.

[0090] The person skilled in the art should understand that the sidewall of the Micro LED mesa may comprise three or more steps where the cross-sectional shape of the Micro LED mesa may be trapezoid. For example, the sidewall of the Micro LED mesa may comprise a first step, a second step, a third step, a fourth step, …, a Nth step, where N is an integer greater than 2, and the multiple quantum well layer is close to the bottom of one step of the first step, the second step, the third step, the fourth step, …, the Nth step.

[0091] In some embodiments, the bottom size of the micro lens is larger than the top size of the Micro LED mesa and smaller than the size of the bottom step. Alternatively, the connection portion at the bottom of adjacent microlenses is higher than or flush with the top of the Micro LED mesa, or higher than or flush with the step closest to the top of the Micro LED mesa.

[0092] Although the detailed description contains many specifics, these should not be construed as limiting the scope of the invention but merely as illustrating different examples and aspects of the invention. It should be appreciated that the scope of the invention includes other embodiments not discussed in detail above. For example, the approaches described above can be applied to the integration of functional devices other than LEDs and OLEDs with control circuitry other than pixel drivers. Examples of non-LED devices include vertical cavity surface emitting lasers (VCSEL) , photodetectors, micro-electro-mechanical system (MEMS) , silicon photonic devices, power electronic devices, and distributed feedback lasers (DFB) . Examples of other control circuitry include current drivers, voltage drivers, trans-impedance amplifiers, and logic circuits.

[0093] The preceding description of the disclosed embodiments is provided to enable any person skilled in the art to make or use the embodiments described herein and variations thereof. Various modifications to these embodiments will be readily apparent to those skilled in the art, and the generic principles defined herein may be applied to other embodiments without departing from the spirit or scope of the subject matter disclosed herein. Thus, the present disclosure is not intended to be limited to the embodiments shown herein but is to be accorded the widest scope consistent with the following claims and the principles and novel features disclosed herein.

[0094] Features of the present invention can be implemented in, using, or with the assistance of a computer program product, such as a storage medium (media) or computer readable storage medium (media) having instructions stored thereon / in which can be used to program a processing system to perform any of the features presented herein. The storage medium can include, but is not limited to, high-speed random access memory, such as DRAM, SRAM, DDR RAM or other random access solid state memory devices, and may include non-volatile memory, such as one or more magnetic disk storage devices, optical disk storage devices, flash memory devices, or other non-volatile solid state storage devices. Memory optionally includes one or more storage devices remotely located from the CPU (s) . Memory or alternatively the non-volatile memory device (s) within the memory, comprises a non-transitory computer readable storage medium.

[0095] Stored on any machine readable medium (media) , features of the present invention can be incorporated in software and / or firmware for controlling the hardware of a processing system, and for enabling a processing system to interact with other mechanisms utilizing the results of the present invention. Such software or firmware may include, but is not limited to, application code, device drivers, operating systems, and execution environments / containers.

[0096] It will be understood that, although the terms "first" , “second, ” etc. may be used herein to describe various elements, these elements should not be limited by these terms. These terms are only used to distinguish one element from another.

[0097] The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the claims. As used in the description of the embodiments and the appended claims, the singular forms “a, ” “an” and "the" are intended to include the plural forms as well, unless the context clearly indicates otherwise. It will also be understood that the term “and / or” as used herein refers to and encompasses any and all possible combinations of one or more of the associated listed items. It will be further understood that the terms "comprises" and / or “comprising, ” when used in this specification, specify the presence of stated features, integers, steps, operations, elements, and / or components, but do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, and / or groups thereof.

[0098] As used herein, the term "if" may be construed to mean "when" or "upon" or "in response to determining" or "in accordance with a determination" or “in response to detecting, ” that a stated condition precedent is true, depending on the context. Similarly, the phrase “if it is determined [that a stated condition precedent is true] ” or “if [astated condition precedent is true] ” or “when [astated condition precedent is true] ” may be construed to mean "upon determining" or "in response to determining" or "in accordance with a determination" or "upon detecting" or "in response to detecting" that the stated condition precedent is true, depending on the context.

[0099] The foregoing description, for purpose of explanation, has been described with reference to specific embodiments. However, the illustrative discussions above are not intended to be exhaustive or to limit the claims to the precise forms disclosed. Many modifications and variations are possible in view of the above teachings. The embodiments were chosen and described in order to best explain principles of operation and practical applications, thereby enabling others skilled in the art.

Claims

1.A Micro LED chip comprising a Micro LED mesa array comprising:a plurality of Micro LED mesas that emit a first color, and include a first type semiconductor layer, a light emitting layer, a second type semiconductor layer from bottom to up; wherein the upper area of the Micro LED mesa is smaller than the bottom area;a trench, filled with dielectric material, between the adjacent Micro LED mesas, wherein the width of the trench at the top of the Micro LED mesa is greater than that at the bottom of the Micro LED mesa.2.The Micro LED chip according to claim 1, wherein the trench surrounds the micro LED mesa.3.The Micro LED chip according to claim 1, wherein the bottom of the trench is tip.4.The Micro LED chip according to claim 1, wherein the inner sidewall of the trench is not in a same line.5.The Micro LED chip according to claim 1, wherein the inner sidewall of the trench includes at least one step.6.The Micro LED chip according to claim 5, wherein the top of the step is higher than the light emitting layer.7.The Micro LED chip according to claim 1, wherein the light emitting layer comprises quantum well layers.8.The Micro LED chip according to claim 1, further comprising: a lower conductive layer, formed under the bottom of the micro LED mesa;the width of the lower conductive layer is less than the bottom width of the Micro LED mesa.9.The Micro LED chip according to claim 8, wherein a lower metal layer is positioned below the lower conductive structure.10.The Micro LED chip according to claim 9, wherein the material of the lower metal layer comprises Pt, Rh, Al, Au, Ag, or any combination thereof; the material of the lower conductive layer comprises ITO, FTO, or any combination thereof.11.The Micro LED chip according to claim 9, wherein the width of the lower conductive layer is less than the bottom width of the Micro LED mesa.12.The Micro LED chip according to claim 1, further comprising:an upper conductive layer that is positioned on the top of the trench and on the top of the Micro LED mesa;an upper electrode layer that is positioned on the top of the upper conductive layer.13.The Micro LED chip according to claim 12, wherein the upper electrode layer is a grid electrode, and the grid frames of the grid are conductive portion to be used as electrode, and the hollow areas between the grid frames are light transmitting portion, each Micro LED mesa is located below the hollow areas between the grid frames, and the grid frames surround the periphery of the light-emitting area of the Micro LED mesa.14.The Micro LED chip according to claim 12, wherein the upper conductive layer is on the top of the Micro LED mesa edge and connects the top surfaces of the adjacent micro LED mesas.15.The Micro LED chip according to claim 12, wherein the material of the upper electrode layer comprises ITO, FTO, Al, Au, Ag, Cr, Ti, Pt, Cu, or any combination thereof.16.The Micro LED chip according to claim 12, wherein the upper conductive layer comprises a first conductive layer and a second conductive layer from bottom to up; the first conductive layer is positioned on the top of the second type semiconductor layer; and, the second conductive layer is continuously positioned on the micro LED mesa array and interconnected with each of the micro LED mesas.17.The Micro LED chip according to claim 16, wherein the material of the first conductive layer comprises Al, Au, Rh, Ag, Cr, Ti, Pt, Sn, Cu, AuSn, TiW, ITO, FTO, or any combination thereof; the second conductive layer comprises ITO, FTO, or any combination thereof.18.The Micro LED chip according to claim 17, further comprising: a sidewall dielectric layer formed on the sidewall of the micro LED mesa; an upper conductive layer is formed on the surface of the sidewall dielectric layer and on the top of the Micro LED mesa.19.The Micro LED chip according to claim 1, further comprising a lower contact structure positioned under the Micro LED mesa;a first insulation dielectric surrounding the lower contact structure under the Micro LED mesa; anda bottom driver circuit backplane,wherein the Micro LED mesa is positioned on a substrate and electrically connected with the substrate through the lower contact structure.20.The Micro LED chip according to claim 19, wherein the first insulation dielectric surrounds the lower conductive layer, lower metal layer, and the lower contact structure under the Micro LED mesas, the top surface of the first insulation dielectric is in contact with the bottom of the Micro LED mesa and the bottom of the trench, the bottom surface of the first insulation dielectric in contact with the substrate.

Images