Methods and apparatuses for complexity reduction in channel coding for wireless communications

Abstract

Various solutions for complexity reduction in channel coding for wireless communications are described. An apparatus (e.g., a transmitter) may encode an information bit sequence to obtain an encoded bit sequence of a forward error correction (FEC) code. Then, the apparatus may transmit a subset of the encoded bit sequence to a receiver based on a first RV. The apparatus may further use the first RV to schedule one or more retransmissions of the subset of the encoded bit sequence or to configure one or more repetitions of the transmission of the subset of the encoded bit sequence.

Description

METHODS AND APPARATUSES FOR COMPLEXITY REDUCTION IN CHANNEL CODING FOR WIRELESS COMMUNICATIONS

[0001] CROSS REFERENCE TO RELATED PATENT APPLICATION (S)

[0002] The present disclosure is part of a non-provisional application claiming the priority benefit of U.S. Patent Application No. 63 / 582,898, filed 15 September 2023, the content of which herein being incorporated by reference in its entirety.TECHNICAL FIELD

[0003] The present disclosure is generally related to wireless communications and, more particularly, to complexity reduction in channel coding for wireless communications.BACKGROUND

[0004] Unless otherwise indicated herein, approaches described in this section are not prior art to the claims listed below and are not admitted as prior art by inclusion in this section.

[0005] In modern wireless communication systems, data transmission reliability has always been a crucial requirement and challenge. A typical wireless communication system involves a transmitter, a channel, and a receiver, where the channel is the medium over which a link is provided for communications between the transmitter and the receiver. The link performance may be degraded due to various factors, such as movements of the transmitter and / or receiver, fading phenomena, noises of the channel, and inter-symbol interferences, etc., which may distort the data transmission. To recover the original information from the distorted data, an error-correction coding scheme may be applied at the transmitter and the receiver. Generally, the error-correction coding scheme may be based on forward error correction (FEC) , which adds some redundant information to the original information sequence in the encoding process at the transmitter, such that the receiver may reliably recover the original information sequence (e.g., systematic bits) by using the redundant information (e.g., parity bits) . Some common FEC codes include convolutional codes, turbo codes, and low density parity check (LDPC) codes.

[0006] However, it is observed that the channel coding / decoding complexity increases with the number of parity bits generated. For example, the LDPC mother code in 5th generation (5G) New Radio (NR) has a coding rate of 1 / 3 for base graph 1 (BG1) and 1 / 5 for base graph 2 (BG2) . FIG. 1 illustrates an example scenario 100 of channel coding in 5G NR. As shown in FIG. 1, most of the transmissions use redundancy version 0 (RV0) with a much higher coding rate corresponding to a fraction of the coded bits, and often only re-transmissions or repetitions with  other redundancy versions (e.g., RV1, RV2, and RV3) use the remaining bits.

[0007] Accordingly, how to reduce the channel coding / decoding complexity has become an important issue for modern wireless communication systems. Therefore, there is a need to provide proper schemes to address this issue.SUMMARY

[0008] The following summary is illustrative only and is not intended to be limiting in any way. That is, the following summary is provided to introduce concepts, highlights, benefits and advantages of the novel and non-obvious techniques described herein. Select implementations are further described below in the detailed description. Thus, the following summary is not intended to identify essential features of the claimed subject matter, nor is it intended for use in determining the scope of the claimed subject matter.

[0009] One objective of the present disclosure is proposing schemes, concepts, designs, systems, methods and apparatus pertaining to complexity reduction in channel coding for wireless communications. It is believed that the above-described issues would be avoided or otherwise alleviated by implementing one or more of the proposed schemes described herein.

[0010] In one aspect, a method may involve an apparatus (e.g., a transmitter) encoding an information bit sequence to obtain an encoded bit sequence of an FEC code. The method may also involve the apparatus transmitting a subset of the encoded bit sequence to a receiver based on a first RV. The method may further involve the apparatus using the first RV to schedule one or more retransmissions of the subset of the encoded bit sequence or to configure one or more repetitions of the transmission of the subset of the encoded bit sequence.

[0011] In one aspect, an apparatus (e.g., a transmitter) may comprise a transceiver which, during operation, wirelessly communicates with a receiver. The apparatus may also comprise a processor communicatively coupled to the transceiver. The processor, during operation, may perform operations comprising encoding an information bit sequence to obtain an encoded bit sequence of an FEC code. The processor may also perform operations comprising transmitting, via the transceiver, a subset of the encoded bit sequence to the receiver based on a first RV. The processor may further perform operations comprising using the first RV to schedule one or more retransmissions of the subset of the encoded bit sequence or to configure one or more repetitions of the transmission of the subset of the encoded bit sequence.

[0012] In one aspect, a method may involve an apparatus (e.g., a transmitter) encoding an information bit sequence to obtain an encoded bit sequence of an FEC code. The method may also involve the apparatus determining a first maximum number of coded bits to reduce channel coding  complexity. The method may further involve the apparatus transmitting the encoded bit sequence to a receiver based on the first maximum number of coded bits.

[0013] It is noteworthy that, although description provided herein may be in the context of certain radio access technologies, networks and network topologies such as Long-Term Evolution (LTE) , LTE-Advanced, LTE-Advanced Pro, 5th Generation (5G) , New Radio (NR) , Internet-of-Things (IoT) and Narrow Band Internet of Things (NB-IoT) , Industrial Internet of Things (IIoT) , beyond 5G (B5G) , and 6th Generation (6G) , the proposed concepts, schemes and any variation (s)  / derivative (s) thereof may be implemented in, for and by other types of radio access technologies, networks and network topologies. Thus, the scope of the present disclosure is not limited to the examples described herein.BRIEF DESCRIPTION OF THE DRAWINGS

[0014] The accompanying drawings are included to provide a further understanding of the disclosure and are incorporated in and constitute a part of the present disclosure. The drawings illustrate implementations of the disclosure and, together with the description, serve to explain the principles of the disclosure. It is appreciable that the drawings are not necessarily in scale as some components may be shown to be out of proportion than the size in actual implementation in order to clearly illustrate the concept of the present disclosure.

[0015] FIG. 1 is a diagram depicting an example scenario of channel coding in 5G NR.

[0016] FIG. 2 is a diagram depicting an example scenario of a communication environment in which various solutions and schemes in accordance with the present disclosure may be implemented.

[0017] FIG. 3 is a diagram depicting an example scenario of the hybrid automatic repeat request (HARQ) retransmission design for LDPC code in accordance with an implementation of the present disclosure.

[0018] FIG. 4 is a block diagram of an example communication system in accordance with an implementation of the present disclosure.

[0019] FIG. 5 is a flowchart of an example process in accordance with an implementation of the present disclosure.

[0020] FIG. 6 is a flowchart of another example process in accordance with an implementation of the present disclosure.

[0021] DETAILED DESCRIPTION OF PREFERRED IMPLEMENTATIONS

[0022] Detailed embodiments and implementations of the claimed subject matters are  disclosed herein. However, it shall be understood that the disclosed embodiments and implementations are merely illustrative of the claimed subject matters which may be embodied in various forms. The present disclosure may, however, be embodied in many different forms and should not be construed as limited to the exemplary embodiments and implementations set forth herein. Rather, these exemplary embodiments and implementations are provided so that description of the present disclosure is thorough and complete and will fully convey the scope of the present disclosure to those skilled in the art. In the description below, details of well-known features and techniques may be omitted to avoid unnecessarily obscuring the presented embodiments and implementations.

[0023] Overview

[0024] Implementations in accordance with the present disclosure relate to various techniques, methods, schemes and / or solutions pertaining to complexity reduction in channel coding for wireless communications. According to the present disclosure, a number of possible solutions may be implemented separately or jointly. That is, although these possible solutions may be described below separately, two or more of these possible solutions may be implemented in one combination or another.

[0025] FIG. 2 illustrates an example scenario 200 of a communication environment in which various solutions and schemes in accordance with the present disclosure may be implemented. Scenario 200 involves a UE 210 in wireless communication with a network 220 (e.g., a wireless network including an NTN and a TN) via a terrestrial network node 222 (e.g., a base station (BS) such as an evolved Node-B (eNB) , a Next Generation Node-B (gNB) , a distributed unit (DU) or a centralized unit (CU) of an eNB / gNB, or a transmission / reception point (TRP) ) and / or a non-terrestrial network node 224 (e.g., a satellite) . For example, the non-terrestrial network node 224 may form an NTN serving cell for wireless communication with the UE 210, with or without involving the terrestrial network node 222. Alternatively, the terrestrial network node 222 may form an TN serving cell for wireless communication with the UE 210, without involving the non-terrestrial network node 224. In such communication environment as shown in FIG. 2, the UE 210, the network 220, and the terrestrial network node 222 and / or the non-terrestrial network node 224 may implement various schemes pertaining to complexity reduction in channel coding for wireless communications in accordance with the present disclosure, as described below. It is noteworthy that, while the various proposed schemes may be individually or separately described below, in actual implementations some or all of the proposed schemes may be utilized or otherwise implemented jointly. Of course, each of the proposed schemes may be utilized or otherwise implemented individually or separately.

[0026] Under a first proposed scheme of the present disclosure, the coding and decoding complexity of the encoder (i.e., the transmitter such as a UE in uplink (UL) transmission scenario or a network node (e.g., a BS or satellite) in downlink (DL) transmission scenario) and the decoder (i.e., the receiver such as a UE in DL transmission scenario or a network node in UL transmission scenario) may be reduced by using the same RV (s) for scheduling retransmission (s) or configuring repetition (s) . In some implementations, the encoder may only use one RV (e.g. RV0) or a restricted set of RVs (i.e., a subset of RV0, RV1, RV2, and RV3) for scheduling retransmission (s) . In some implementations, the encoder may configure the repetitions to use only one RV.

[0027] It is noteworthy that allowing the encoder to configure the RV used for repetitions may avoid the pre-determined sequency of RVs defined in the 3GPP standards for 5G NR. For example, according to 3GPP technical specification (TS) 38.214, for a physical uplink shared channel (PUSCH) transmission of a PUSCH repetition Type A scheduled by random access response (RAR) UL grant, the RV to be applied on the nth transmission occasion of the transport block (TB) , where n = 0, 1, …N·K -1, is determined according to the first row of Table 1 below.

[0028] Table 1

[0029] In some implementations, the RV to be used for retransmission (s)  / repetition (s) may be transmitted by the encoder to the decoder via radio resource control (RRC) signaling, or may be pre-defined in 3GPP standards (e.g., one or more entries for complexity reduction may be added to Table 6.1.2.1-2 in 3GPP TS 38.214) .

[0030] FIG. 3 illustrates an example scenario 300 of the HARQ retransmission design for LDPC code in accordance with an implementation of the present disclosure. It is noteworthy that the present disclosure is motivated by, but not limited to, an LDPC code. That is, the proposed schemes of the present disclosure may also be applied to other FEC codes, such as convolutional  codes, and turbo codes, etc. As shown in FIG. 3, the encoded bit sequence of an LDPC code is generated (e.g., by encoding an information bit sequence) , which includes systematic bits (denoted as S) and parity bits (denoted as P) . Then, the encoded bit sequence is placed into the soft buffer (denoted as a circular buffer) of the corresponding HARQ process to wait for transmission. In the legacy design (denoted as “channel coding without complexity reduction” ) , the bit sequence to be transmitted in each transmission is a sub-sequence of the main bit sequence (i.e., the encoded bit sequence) and it starts from a position corresponding to the respective RV index. Specifically, RV0 corresponds to a starting bit position 0 of the main bit sequence, while the starting bit positions of the other three RVs (RV 1, RV2 and RV 3) are evenly distributed in the main bit sequence. In the novel design of the present disclosure (denoted as “channel coding with complexity reduction” ) , all transmissions (including the first / initial transmission and retransmissions / repetitions of the first / initial transmission) use the same RV (e.g., RV0) .

[0031] Accordingly, by applying the first proposed scheme of the present disclosure, the coding and / or decoding complexity for the encoder and / or the decoder may be reduced. The reduction in complexity will depend on the coding rate. Table 2 below shows that the (de) coding complexity with coding rate=2 / 3 is 45%of the (de) coding complexity with coding rate=1 / 3. That is, by using the same RV for retransmission (s)  / repetition (s) and using chase combining may significantly reduce the (de) coding complexity by approximately 55%.

[0032] Table 2

[0033] Under a second proposed scheme of the present disclosure, the coding and decoding complexity of the encoder and the decoder may be reduced by limiting the number of coded bits. That is, the maximum number of coded bits used for channel coding with complexity reduction is smaller or less than the maximum number of coded bits used for channel coding without complexity reduction. The number of coded bits may be configured either for DL and / or UL with the same or different configurations, by configuring the number of coded bits (or soft buffer) per code-block either explicitly (e.g., by configuring the maximum number of coded bits per code-block (i.e., Nref) ) or implicitly (e.g., based on a calculation of multiplying the maximum number  of code blocks by a predetermined coding rate) , or by configuring the total number of coded bits per soft-buffer either explicitly (e.g., by (RRC) signalling the maximum number of coded bits or the maximum TB size) or implicitly.

[0034] Illustrative Implementations

[0035] FIG. 4 illustrates an example communication system 400 having an example transmitter apparatus 410 and an example receiver apparatus 420 in accordance with an implementation of the present disclosure. Each of transmitter apparatus 410 and receiver apparatus 420 may perform various functions to implement schemes, techniques, processes and methods described herein pertaining to complexity reduction in channel coding for wireless communications, including scenarios / schemes described above as well as processes 500 and 600 described below.

[0036] Each of transmitter apparatus 410 and receiver apparatus 420 may be a part of an electronic apparatus, which may be a UE (e.g., a portable or mobile apparatus, a wearable apparatus, a wireless communication apparatus or a computing apparatus) or a network node such as a satellite, a BS, a small cell, a router or a gateway of a wireless network. In some implementations, transmitter apparatus 410 may be one of a UE and a BS / satellite, while receiver apparatus 420 may be the other of the UE and the BS / satellite. In some implementations, each of transmitter apparatus 410 and receiver apparatus 420 may be a respective UE for sidelink communications. For instance, each of transmitter apparatus 410 and receiver apparatus 420 may be implemented in a smartphone, a smartwatch, a personal digital assistant, an electronic control unit (ECU) in a vehicle, a digital camera, or a computing equipment such as a tablet computer, a laptop computer or a notebook computer. Each of transmitter apparatus 410 and receiver apparatus 420 may also be a part of a machine type apparatus, which may be an IoT, NB-IoT, enhanced machine-type communication (eMTC) , IIoT UE such as an immobile or a stationary apparatus, a home apparatus, a roadside unit (RSU) , a wire communication apparatus or a computing apparatus. For instance, each of transmitter apparatus 410 and receiver apparatus 420 may be implemented in a smart thermostat, a smart fridge, a smart door lock, a wireless speaker or a home control center. Moreover, each of transmitter apparatus 410 and receiver apparatus 420 may be a part of an electronic apparatus, which may be a network node such as a satellite, a BS, a small cell, a router or a gateway of a wireless network. For instance, each of transmitter apparatus 410 and receiver apparatus 420 may be implemented in a satellite or an eNB / gNB / TRP in a 4G / 5G, NR, IoT, NB-IoT or IIoT network. Alternatively, each of transmitter apparatus 410 and receiver apparatus 420 may be implemented in the form of one or more integrated-circuit (IC) chips such as, for example and without limitation, one or more single-core processors, one or more multi-core processors, one  or more reduced-instruction set computing (RISC) processors, or one or more complex-instruction-set-computing (CISC) processors. Each of transmitter apparatus 410 and receiver apparatus 420 may include at least some of those components shown in FIG. 4 such as a processor 412 / 422, for example. Each of transmitter apparatus 410 and receiver apparatus 420 may further include one or more other components not pertinent to the proposed schemes of the present disclosure (e.g., internal power supply, display device and / or user interface device) , and, thus, such component (s) are neither shown in FIG. 4 nor described below in the interest of simplicity and brevity.

[0037] In one aspect, each of processor 412 and processor 422 may be implemented in the form of one or more single-core processors, one or more multi-core processors, or one or more CISC processors. That is, even though a singular term “aprocessor” is used herein to refer to processor 412 and processor 422, each of processor 412 and processor 422 may include multiple processors in some implementations and a single processor in other implementations in accordance with the present disclosure. In another aspect, each of processor 412 and processor 422 may be implemented in the form of hardware (and, optionally, firmware) with electronic components including, for example and without limitation, one or more transistors, one or more diodes, one or more capacitors, one or more resistors, one or more inductors, one or more memristors and / or one or more varactors that are configured and arranged to achieve specific purposes in accordance with the present disclosure. In other words, in at least some implementations, each of processor 412 and processor 422 is a special-purpose machine specifically designed, arranged and configured to perform specific tasks, including complexity reduction in channel coding for wireless communications, in a transmitter / encoder (e.g., as represented by transmitter apparatus 410) and a receiver / decoder (e.g., as represented by receiver apparatus 420) in accordance with various implementations of the present disclosure.

[0038] In some implementations, transmitter apparatus 410 may also include a transceiver 416 coupled to processor 412 and capable of wirelessly transmitting and receiving data. In some implementations, transceiver 416 may be capable of wirelessly communicating with different types of UEs and / or wireless networks of different radio access technologies (RATs) . In some implementations, transceiver 416 may be equipped with a plurality of antenna ports (not shown) such as, for example, four antenna ports. That is, transceiver 416 may be equipped with multiple transmit antennas and multiple receive antennas for multiple-input multiple-output (MIMO) wireless communications. In some implementations, receiver apparatus 420 may also include a transceiver 426 coupled to processor 422. Transceiver 426 may include a transceiver capable of wirelessly transmitting and receiving data. In some implementations, transceiver 426 may be  capable of wirelessly communicating with different types of UEs and / or wireless networks of different RATs. In some implementations, transceiver 426 may be equipped with a plurality of antenna ports (not shown) such as, for example, four antenna ports. That is, transceiver 426 may be equipped with multiple transmit antennas and multiple receive antennas for MIMO wireless communications.

[0039] In some implementations, transmitter apparatus 410 may further include a memory 414 coupled to processor 412 and capable of being accessed by processor 412 and storing data therein. In some implementations, receiver apparatus 420 may further include a memory 424 coupled to processor 422 and capable of being accessed by processor 422 and storing data therein. Each of memory 414 and memory 424 may include a type of random-access memory (RAM) such as dynamic RAM (DRAM) , static RAM (SRAM) , thyristor RAM (T-RAM) and / or zero-capacitor RAM (Z-RAM) . Alternatively, or additionally, each of memory 414 and memory 424 may include a type of read-only memory (ROM) such as mask ROM, programmable ROM (PROM) , erasable programmable ROM (EPROM) and / or electrically erasable programmable ROM (EEPROM) . Alternatively, or additionally, each of memory 414 and memory 424 may include a type of non-volatile random-access memory (NVRAM) such as flash memory, solid-state memory, ferroelectric RAM (FeRAM) , magnetoresistive RAM (MRAM) and / or phase-change memory.

[0040] Each of transmitter apparatus 410 and receiver apparatus 420 may be a communication entity capable of communicating with each other using various proposed schemes in accordance with the present disclosure. For illustrative purposes and without limitation, a description of capabilities of transmitter apparatus 410 and receiver apparatus 420 is provided below with processes 500 and 600.

[0041] Illustrative Processes

[0042] FIG. 5 illustrates an example process 500 in accordance with an implementation of the present disclosure. Process 500 may be an example implementation of above scenarios / schemes, whether partially or completely, with respect to complexity reduction in channel coding for wireless communications. Process 500 may represent an aspect of implementation of features of transmitter apparatus 410 under the first proposed scheme of the present disclosure. Process 500 may include one or more operations, actions, or functions as illustrated by one or more of blocks 510 to 530. Although illustrated as discrete blocks, various blocks of process 500 may be divided into additional blocks, combined into fewer blocks, or eliminated, depending on the desired implementation. Moreover, the blocks of process 500 may be executed in the order shown in FIG. 5 or, alternatively, in a different order. Process 500 may be implemented by transmitter apparatus 410 or any suitable UE or network node. Solely for  illustrative purposes and without limitation, process 500 is described below in the context of transmitter apparatus 410 and receiver apparatus 420. Process 500 may begin at block 510.

[0043] At 510, process 500 may involve processor 412 of transmitter apparatus 410 encoding an information bit sequence to obtain an encoded bit sequence of an FEC code. Process 500 may proceed from 510 to 520.

[0044] At 520, process 500 may involve processor 412 transmitting, via transceiver 416, a subset of the encoded bit sequence to receiver apparatus 420 based on a first RV. Process 500 may proceed from 520 to 530.

[0045] At 530, process 500 may involve processor 412 using the first RV to schedule one or more retransmissions of the subset of the encoded bit sequence or to configure one or more repetitions of the transmission of the subset of the encoded bit sequence.

[0046] In some implementations, process 500 may further involve processor 412 performing, via transceiver 416, the one or more retransmissions of the subset of the encoded bit sequence based on the first RV.

[0047] In some implementations, process 500 may further involve processor 412 transmitting, via transceiver 416, the one or more repetitions of transmission of the subset of the encoded bit sequence based on the first RV.

[0048] In some implementations, process 500 may further involve processor 412 using a subset of a plurality of RVs to schedule the one or more retransmissions of the subset of the encoded bit sequence or to configure the one or more repetitions of the transmission of the subset of the encoded bit sequence, wherein the subset of the plurality of RVs comprises the first RV.

[0049] In some implementations, the FEC code may include an LDPC code.

[0050] In some implementations, the first RV is RV0.

[0051] In some implementations, each of transmitter apparatus 410 and receiver apparatus 420 may include one of a UE and a network node (e.g., a BS or a satellite) .

[0052] FIG. 6 illustrates an example process 600 in accordance with an implementation of the present disclosure. Process 600 may be an example implementation of above scenarios / schemes, whether partially or completely, with respect to complexity reduction in channel coding for wireless communications. Process 600 may represent an aspect of implementation of features of transmitter apparatus 410 under the second proposed scheme of the present disclosure. Process 600 may include one or more operations, actions, or functions as illustrated by one or more of blocks 610 to 630. Although illustrated as discrete blocks, various blocks of process 600 may be divided into additional blocks, combined into fewer blocks, or eliminated, depending on the desired implementation. Moreover, the blocks of process 600 may  be executed in the order shown in FIG. 6 or, alternatively, in a different order. Process 600 may be implemented by transmitter apparatus 410 or any suitable UE or network node. Solely for illustrative purposes and without limitation, process 600 is described below in the context of transmitter apparatus 410 and receiver apparatus 420. Process 600 may begin at block 610.

[0053] At 610, process 600 may involve processor 412 of transmitter apparatus 410 encoding an information bit sequence to obtain an encoded bit sequence of an FEC code. Process 600 may proceed from 610 to 620.

[0054] At 620, process 600 may involve processor 412 determining a first maximum number of coded bits to reduce channel coding complexity. Process 600 may proceed from 620 to 630.

[0055] At 630, process 600 may involve processor 412 transmitting, via transceiver 416, the encoded bit sequence to receiver apparatus 420 based on the first maximum number of coded bits.

[0056] In some implementations, the first maximum number of coded bits may be less than a second maximum number of coded bits for channel coding without complexity reduction.

[0057] In some implementations, the first maximum number of coded bits may be per code-block or per soft-buffer.

[0058] In some implementations, process 600 may further involve processor 412 transmitting, via transceiver 416, a configuration of the first maximum number of coded bits to receiver apparatus 420.

[0059] In some implementations, the determining of the first maximum number of coded bits is performed based on a calculation using at least one of the following: (i) a maximum number of code blocks; and (ii) a predetermined coding rate.

[0060] In some implementations, the FEC code may include an LDPC code, and each of transmitter apparatus 410 and receiver apparatus 420 may include one of a UE and a network node (e.g., a BS or a satellite) .

[0061] Additional Notes

[0062] The herein-described subject matter sometimes illustrates different components contained within, or connected with, different other components. It is to be understood that such depicted architectures are merely examples, and that in fact many other architectures can be implemented which achieve the same functionality. In a conceptual sense, any arrangement of components to achieve the same functionality is effectively "associated" such that the desired functionality is achieved. Hence, any two components herein combined to achieve a particular functionality can be seen as "associated with" each other such that the desired functionality is  achieved, irrespective of architectures or intermedial components. Likewise, any two components so associated can also be viewed as being "operably connected" , or "operably coupled" , to each other to achieve the desired functionality, and any two components capable of being so associated can also be viewed as being "operably couplable" , to each other to achieve the desired functionality. Specific examples of operably couplable include but are not limited to physically mateable and / or physically interacting components and / or wirelessly interactable and / or wirelessly interacting components and / or logically interacting and / or logically interactable components.

[0063] Further, with respect to the use of substantially any plural and / or singular terms herein, those having skill in the art can translate from the plural to the singular and / or from the singular to the plural as is appropriate to the context and / or application. The various singular / plural permutations may be expressly set forth herein for sake of clarity.

[0064] Moreover, it will be understood by those skilled in the art that, in general, terms used herein, and especially in the appended claims, e.g., bodies of the appended claims, are generally intended as “open” terms, e.g., the term “including” should be interpreted as “including but not limited to, ” the term “having” should be interpreted as “having at least, ” the term “includes” should be interpreted as “includes but is not limited to, ” etc. It will be further understood by those within the art that if a specific number of an introduced claim recitation is intended, such an intent will be explicitly recited in the claim, and in the absence of such recitation no such intent is present. For example, as an aid to understanding, the following appended claims may contain usage of the introductory phrases "at least one" and "one or more" to introduce claim recitations. However, the use of such phrases should not be construed to imply that the introduction of a claim recitation by the indefinite articles "a" or "an" limits any particular claim containing such introduced claim recitation to implementations containing only one such recitation, even when the same claim includes the introductory phrases "one or more" or "at least one" and indefinite articles such as "a" or "an, " e.g., “a” and / or “an” should be interpreted to mean “at least one” or “one or more; ” the same holds true for the use of definite articles used to introduce claim recitations. In addition, even if a specific number of an introduced claim recitation is explicitly recited, those skilled in the art will recognize that such recitation should be interpreted to mean at least the recited number, e.g., the bare recitation of "two recitations, " without other modifiers, means at least two recitations, or two or more recitations. Furthermore, in those instances where a convention analogous to “at least one of A, B, and C, etc. ” is used, in general such a construction is intended in the sense one having skill in the art would understand the convention, e.g., “a system having at least one of A, B, and C” would include but not be limited to systems that have A alone, B alone, C alone, A and B together, A and C together, B and C together, and / or A, B, and C together, etc. In those instances  where a convention analogous to “at least one of A, B, or C, etc. ” is used, in general such a construction is intended in the sense one having skill in the art would understand the convention, e.g., “a system having at least one of A, B, or C” would include but not be limited to systems that have A alone, B alone, C alone, A and B together, A and C together, B and C together, and / or A, B, and C together, etc. It will be further understood by those within the art that virtually any disjunctive word and / or phrase presenting two or more alternative terms, whether in the description, claims, or drawings, should be understood to contemplate the possibilities of including one of the terms, either of the terms, or both terms. For example, the phrase “A or B” will be understood to include the possibilities of “A” or “B” or “A and B. ”

[0065] From the foregoing, it will be appreciated that various implementations of the present disclosure have been described herein for purposes of illustration, and that various modifications may be made without departing from the scope and spirit of the present disclosure. Accordingly, the various implementations disclosed herein are not intended to be limiting, with the true scope and spirit being indicated by the following claims.

Claims

1.A method, comprising:encoding, by a processor of an apparatus, an information bit sequence to obtain an encoded bit sequence of a forward error correction (FEC) code;transmitting, by the processor, a subset of the encoded bit sequence to a receiver based on a first redundancy version (RV) ; andusing, by the processor, the first RV to schedule one or more retransmissions of the subset of the encoded bit sequence or to configure one or more repetitions of the transmission of the subset of the encoded bit sequence.2.The method of Claim 1, further comprising:performing, by the processor, the one or more retransmissions of the subset of the encoded bit sequence based on the first RV.3.The method of Claim 1, further comprising:transmitting, by the processor, the one or more repetitions of transmission of the subset of the encoded bit sequence based on the first RV.4.The method of Claim 1, further comprising:using, by the processor, a subset of a plurality of RVs to schedule the one or more retransmissions of the subset of the encoded bit sequence or to configure the one or more repetitions of the transmission of the subset of the encoded bit sequence, wherein the subset of the plurality of RVs comprises the first RV.5.The method of Claim 1, wherein the FEC code comprises a low-density parity-check (LDPC) code.6.The method of Claim 1, wherein the first RV is RV0.7.The method of Claim 1, wherein each of the apparatus and the receiver comprises one of a user equipment (UE) and a network node.8.An apparatus, comprising:a transceiver which, during operation, wirelessly communicates with a receiver; anda processor communicatively coupled to the transceiver such that, during operation, the processor performs operations comprising:encoding an information bit sequence to obtain an encoded bit sequence of a forward error correction (FEC) code;transmitting, via the transceiver, a subset of the encoded bit sequence to the receiver based on a first redundancy version (RV) ; andusing the first RV to schedule one or more retransmissions of the subset of the encoded bit sequence or to configure one or more repetitions of the transmission of the subset of the encoded bit sequence.9.The apparatus of Claim 8, wherein, during operation, the processor further performs operations comprising:performing, via the transceiver, the one or more retransmissions of the subset of the encoded bit sequence based on the first RV.10.The apparatus of Claim 8, wherein, during operation, the processor further performs operations comprising:transmitting, via the transceiver, the one or more repetitions of transmission of the subset of the encoded bit sequence based on the first RV.11.The apparatus of Claim 8, wherein, during operation, the processor further performs operations comprising:using a subset of a plurality of RVs to schedule the one or more retransmissions of the subset of the encoded bit sequence or to configure the one or more repetitions of the transmission of the subset of the encoded bit sequence, wherein the subset of the plurality of RVs comprises the first RV.12.The apparatus of Claim 8, wherein the FEC code comprises a low-density parity-check (LDPC) code.13.The apparatus of Claim 8, wherein the first RV is RV0.14.The apparatus of Claim 8, wherein each of the apparatus and the receiver comprises one of a user equipment (UE) and a network node.15.A method, comprising:encoding, by a processor of an apparatus, an information bit sequence to obtain an encoded bit sequence of a forward error correction (FEC) code;determining, by the processor, a first maximum number of coded bits to reduce channel coding complexity; andtransmitting, by the processor, the encoded bit sequence to a receiver based on the first maximum number of coded bits.16.The method of Claim 15, wherein the first maximum number of coded bits is less than a second maximum number of coded bits for channel coding without complexity reduction.17.The method of Claim 15, wherein the first maximum number of coded bits is per code-block or per soft-buffer.18.The method of Claim 15, further comprising:transmitting, by the processor, a configuration of the first maximum number of coded bits to the receiver.19.The method of Claim 15, wherein the determining of the first maximum number of coded bits is performed based on a calculation using at least one of the following:a maximum number of code blocks; anda predetermined coding rate.20.The method of Claim 15, wherein the FEC code comprises a low-density parity-check (LDPC) code, and each of the apparatus and the receiver comprises one of a user equipment (UE) and a network node.

Images