Data burst prediction

Abstract

Various aspects of the present disclosure relate to data burst prediction and / or buffer size prediction. In one aspect, a UE receives, from a base station, a first configuration for data burst prediction for a quality of service (QoS) flow, data radio bearer (DRB) or service type. In turn, the UE performs the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration. Then, the UE transmits the predicted data burst information to the base station.

Description

DATA BURST PREDICTIONTECHNICAL FIELD

[0001] The present disclosure relates to wireless communications, and more specifically to user equipment (UEs) , base stations and methods supporting data burst prediction and / or buffer size prediction.BACKGROUND

[0002] A wireless communications system may include one or multiple network communication devices, such as base stations, which may be otherwise known as an eNodeB (eNB) , a next-generation NodeB (gNB) , or other suitable terminology. Each network communication devices, such as a base station may support wireless communications for one or multiple user communication devices, which may be otherwise known as user equipment (UE) , or other suitable terminology. The wireless communications system may support wireless communications with one or multiple user communication devices by utilizing resources of the wireless communication system (e.g., time resources (e.g., symbols, slots, subframes, frames, or the like) or frequency resources (e.g., subcarriers, carriers) . Additionally, the wireless communications system may support wireless communications across various radio access technologies including third generation (3G) radio access technology, fourth generation (4G) radio access technology, fifth generation (5G) radio access technology, among other suitable radio access technologies beyond 5G (e.g., sixth generation (6G) ) .

[0003] Using artificial intelligence (AI) or machine learning (ML) to predict traffic status in short time is becoming much possible recently. The commonly used traffic prediction models may include an Autoregressive Integrated Moving Average (ARIMA) model, which can achieve prediction accuracy of 80 percent with the maximum prediction error of 0.3 Erlang; Support Vector Regression (SVR) whose maximum error of all prediction nis 0.45 Erlang, and 90 percent of prediction results are within the error range of 0.15 Erlang; Neural Networks and Markov prediction model,  Bayes classifier and logical regression. The Long Short-Term Memory (LSTM) model is also used to predict the traffic of the network time slot, which can achieve a prediction error range within 0.1 MB / s.

[0004] For uplink data transmission, if a UE can report a predicted data burst  information that will arrive at an access stratum (AS) layer of the UE in short time to a base station, it is beneficial for radio resource efficiency since the base station can take the predicted data burst information into account for scheduling. Thus, there is a need to study how to report the predicted data burst information.SUMMARY

[0005] The present disclosure relates to UEs, base stations and methods supporting data burst prediction and / or buffer size prediction. With the UEs, base stations and methods supporting data burst prediction and / or buffer size prediction, radio resource efficiency may be improved.

[0006] Some implementations of a UE described herein may include a processor and a transceiver coupled to the processor, wherein the processor is configured to: receive, via the transceiver from a base station, a first configuration for data burst prediction for a quality of service (QoS) flow, data radio bearer (DRB) or service type; perform the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration; and transmit the predicted data burst information via the transceiver to the base station.

[0007] In some implementations, the predicted data burst information comprises information about at least one predicted data burst.

[0008] In some implementations, the information about at least one predicted data burst comprises first information about a predicted data burst, and the first information about the first predicted data burst comprises at least one of the following: accuracy of the data burst prediction, a size of the first predicted data burst, a predicted time duration of the first predicted data burst which indicates an expected time duration from a start packet of the first predicted data burst to an end packet of the first predicted data burst, predicted arrival time of the first predicted data burst which indicates expected arrival time of the start packet of the first predicted data burst, or a first indication indicating whether the first predicted data burst comprises high importance data.

[0009] In some implementations, the processor is further configured to trigger, based on determining at least one of the following, a predicted data burst reporting procedure to transmit the predicted data burst information: the predicted data burst information belongs to a first logical channel with a first priority higher than a second priority of any logical  channel having further predicted data burst information, a size of a predicted data burst is above or equal to a first threshold, the predicted data burst arrives at an access stratum (AS) layer of the UE, change of arrival time of the predicted data burst exceeds a second threshold when compared to expected periodical arrival time, or the predicted data burst comprises high importance data.

[0010] In some implementations, the processor is configured to transmit the predicted data burst information by transmitting, via the transceiver to the base station, a medium access control control element (MAC CE) comprising the predicted data burst information.

[0011] In some implementations, the processor is further configured to instruct a multiplexing and assembly procedure to generate the MAC CE based on determining the following: at least one predicted data burst reporting procedure has been triggered and not cancelled, and uplink shared channel (UL-SCH) resources are available for a new transmission and the UL-SCH resources can accommodate the MAC CE plus its subheader as a result of logical channel prioritization.

[0012] In some implementations, the processor is further configured to transmit capability information via the transceiver to the base station, wherein the capability information indicates that the UE supports artificial intelligence (AI) or machine learning (ML) functionality of the data burst prediction or indicates that the UE supports AI / ML enabled data burst prediction.

[0013] In some implementations, the processor is further configured to: receive a second configuration for applicability determination via the transceiver from the base station; and determine whether the data burst prediction is applicable based on the second configuration.

[0014] In some implementations, the second configuration for applicability determination comprises at least one of the following: at least one service type for which the buffer size prediction is, at least one QoS flow for which the buffer size prediction is, or at least one DRB for which the buffer size prediction is.

[0015] Some implementations of a UE described herein may include a processor and a transceiver coupled to the processor, wherein the processor is configured to: receive, via the transceiver from a base station, a third configuration for buffer size prediction for  a QoS flow, DRB or service type; perform the buffer size prediction to generate a predicted buffer size based on the third configuration; and transmit, via the transceiver to the base station, the predicted buffer size and an available buffer size.

[0016] In some implementations, the third configuration for buffer size prediction comprises at least one of the following: accuracy of the buffer size prediction, a first time duration of the buffer size prediction which indicates the UE to predict a buffer size in the first time duration, an identity of the QoS flow for which the buffer size prediction is, an identity of the DRB for which the buffer size prediction, or the service type for which the buffer size prediction is.

[0017] In some implementations, the processor is further configured to: based on determining that the buffer size prediction is applicable, transmit a second indication via the transceiver to the base station, wherein the second indication indicates the buffer size prediction is applicable in the UE.

[0018] In some implementations, the predicted buffer size indicates a predicted data volume; and the predicted data volume is indicated by an upper layer of the UE; or the predicted data volume is expected to arrive at an AS layer of the UE or to be transmitted by the UE in a second time duration.

[0019] In some implementations, the available buffer size indicates an available data volume; and the available data volume comprises a first data volume of a first set of packets buffered in a packet data convergence protocol (PDCP) entity of the UE and a second data volume of a second set of packets buffered in a radio link control (RLC) entity of the UE.

[0020] In some implementations, the first set of packets comprises at least one of the following: PDCP service data units (SDUs) for which no PDCP data protocol data units (PDUs) have been constructed, PDCP Data PDUs that have not been submitted to lower layers of the UE, PDCP Control PDUs, PDCP SDUs to be retransmitted for acknowledged mode (AM) DRBs, or PDCP Data PDUs to be retransmitted for the AM DRBs.

[0021] In some implementations, the second set of packets comprises at least one of the following: RLC SDUs and RLC SDU segments that have not yet been included in an RLC data PDU, RLC data PDUs that are pending for initial transmission, or RLC data  PDUs that are pending for retransmission for RLC AM.

[0022] In some implementations, the processor is further configured to: trigger a buffer status reporting (BSR) procedure to transmit the predicted buffer size and the available buffer size.

[0023] In some implementations, the processor is configured to trigger the BSR procedure based on determining the following: uplink data, for a first logical channel which belongs to a logical channel group (LCG) , becomes available to a medium access control (MAC) entity of the UE or the predicted data volume is received by the MAC entity for the first logical channel which belongs to the LCG; and either the UL data or the predicted data volume belongs to the first logical channel with a first priority higher than a second priority of any logical channel containing available uplink data which belong to any LCG; or none of logical channels which belong to the LCG contains any available uplink data or has received a further predicted data volume.

[0024] In some implementations, the processor is further configured to: after the BSR procedure is triggered and before the predicted buffer size and the available buffer size are transmitted, receive an additional predicted data volume at an AS layer of the UE from an upper layer of the UE; and based on determining that the additional predicted data volume is for the same LCG, logical channel or DRB as a previous predicted data volume, update the predicted buffer size to indicate a sum of the previous predicted data volume and the additional predicted data volume.

[0025] In some implementations, the processor is further configured to: based on determining that the additional predicted data volume is for the same LCG, logical channel or DRB as the previous predicted data volume, cancel the triggered BSR procedure; and trigger a further BSR procedure to transmit the predicted buffer size and the available buffer size.

[0026] In some implementations, the processor is further configured to: based on determining that the additional predicted data volume is for the same LCG, logical channel or DRB as the previous predicted data volume, avoid cancelling the triggered BSR procedure.

[0027] In some implementations, first data that was accounted as a part of a predicted data volume arrives at an AS layer of the UE after the BSR procedure is triggered and  before the predicted buffer size and the available buffer size are transmitted. In such implementations, the processor is further configured to: update the predicted buffer size to indicate a difference between the predicted data volume and a data volume of the first data.

[0028] In some implementations, the processor is configured to transmit the predicted buffer size and the available buffer size by transmitting, via the transceiver to the base station, a MAC CE comprising the predicted buffer size and the available buffer size.

[0029] In some implementations, the MAC CE comprises a buffer size field comprising a sum of the predicted buffer size and the available buffer size.

[0030] In some implementations, the MAC CE comprises a first buffer size field comprising the predicted buffer size and a second buffer size field comprising the available buffer size.

[0031] In some implementations, the MAC CE further comprises a third field indicating whether both the predicted buffer size and the available buffer size are included in the MAC CE or only the available buffer size is included in the MAC CE.

[0032] Some implementations of a base station described herein may include a processor and a transceiver coupled to the processor, wherein the processor is configured to: transmit, via the transceiver to a UE, a first configuration for data burst prediction for a QoS flow, DRB or service type; and receive predicted data burst information via the transceiver from the UE.

[0033] In some implementations, the predicted data burst information comprises information about at least one predicted data burst.

[0034] In some implementations, the information about at least one predicted data burst comprises first information about a predicted data burst, and the first information about the first predicted data burst comprises at least one of the following: accuracy of the data burst prediction, a size of the first predicted data burst, a predicted time duration of the first predicted data burst which indicates an expected time duration from a start packet of the first predicted data burst to an end packet of the first predicted data burst, predicted arrival time of the first predicted data burst which indicates expected arrival time of the start packet of the first predicted data burst, or a first indication indicating whether the first predicted data burst comprises high importance data.

[0035] In some implementations, the processor is configured to receive the predicted data burst information by receiving, via the transceiver from the UE, a MAC CE comprising the predicted data burst information.

[0036] In some implementations, the processor is further configured to: receive capability information via the transceiver from the UE, wherein the capability information indicates that the UE supports artificial intelligence (AI) or machine learning (ML) functionality of the data burst prediction or indicates that the UE supports AI / ML enabled data burst prediction.

[0037] In some implementations, the processor is further configured to: transmit a second configuration for applicability determination via the transceiver to the UE, wherein the second configuration is used for determining whether the data burst prediction is applicable.

[0038] In some implementations, the second configuration for applicability determination comprises at least one of the following: at least one service type for which the buffer size prediction is, at least one QoS flow for which the buffer size prediction is, or at least one DRB for which the buffer size prediction is.

[0039] Some implementations of a base station described herein may include a processor and a transceiver coupled to the processor, wherein the processor is configured to: transmit, via the transceiver to a UE, a third configuration for buffer size prediction for a QoS flow, DRB or service type; and receive, via the transceiver from the UE, a predicted buffer size and an available buffer size.

[0040] In some implementations, the third configuration for buffer size prediction comprises at least one of the following: accuracy of the buffer size prediction, a first time duration of the buffer size prediction which indicates the UE to predict a buffer size in the first time duration, an identity of the QoS flow for which the buffer size prediction is, an identity of the DRB for which the buffer size prediction, or the service type for which the buffer size prediction is.

[0041] In some implementations, the processor is further configured to: receive a second indication via the transceiver from the UE, wherein the second indication indicates the buffer size prediction is applicable in the UE.

[0042] In some implementations, the predicted buffer size indicates a predicted data  volume; and the predicted data volume is indicated by an upper layer of the UE; or the predicted data volume is expected to arrive at an AS layer of the UE or to be transmitted by the UE in a second time duration.

[0043] In some implementations, the available buffer size indicates an available data volume; and the available data volume comprises a first data volume of a first set of packets buffered in a packet data convergence protocol (PDCP) entity of the UE and a second data volume of a second set of packets buffered in a radio link control (RLC) entity of the UE.

[0044] In some implementations, the first set of packets comprises at least one of the following: PDCP SDUs for which no PDCP data PDUs have been constructed, PDCP Data PDUs that have not been submitted to lower layers of the UE, PDCP Control PDUs, PDCP SDUs to be retransmitted for AM DRBs, or PDCP Data PDUs to be retransmitted for the AM DRBs.

[0045] In some implementations, the second set of packets comprises at least one of the following: RLC SDUs and RLC SDU segments that have not yet been included in an RLC data PDU, RLC data PDUs that are pending for initial transmission, or RLC data PDUs that are pending for retransmission for RLC AM.

[0046] In some implementations, the processor is configured to receive the predicted buffer size and the available buffer size by: receiving, via the transceiver from the UE, a MAC CE comprising the predicted buffer size and the available buffer size.

[0047] In some implementations, the MAC CE comprises a buffer size field comprising a sum of the predicted buffer size and the available buffer size.

[0048] In some implementations, the MAC CE comprises a first buffer size field comprising the predicted buffer size and a second buffer size field comprising the available buffer size.

[0049] In some implementations, the MAC CE further comprises a third field indicating whether both the predicted buffer size and the available buffer size are included in the MAC CE or only the available buffer size is included in the MAC CE.

[0050] Some implementations of a method described herein may include: receiving, from a base station, a first configuration for data burst prediction for a QoS flow, DRB or  service type; performing the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration; and transmitting the predicted data burst information to the base station.

[0051] Some implementations of a method described herein may include: receiving, from a base station, a third configuration for buffer size prediction for a QoS flow, DRB or service type; performing the buffer size prediction to generate a predicted buffer size based on the third configuration; and transmitting, to the base station, the predicted buffer size and an available buffer size.

[0052] Some implementations of a method described herein may include: transmitting, to a UE, a first configuration for data burst prediction for a QoS flow, DRB or service type; and receiving predicted data burst information from the UE.

[0053] Some implementations of a method described herein may include: transmitting, to a UE, a third configuration for buffer size prediction for a QoS flow, DRB or service type; and receiving, from the UE, a predicted buffer size and an available buffer size.

[0054] Some implementations of a processor described herein may include at least one memory and a controller coupled with the at least one memory and configured to cause the controller to: receive, via a transceiver from a base station, a first configuration for data burst prediction for a QoS flow, DRB or service type; perform the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration; and transmit the predicted data burst information via the transceiver to the base station.

[0055] Some implementations of a processor described herein may include at least one memory and a controller coupled with the at least one memory and configured to cause the controller to: receive, via a transceiver from a base station, a third configuration for buffer size prediction for a QoS flow, DRB or service type; perform the buffer size prediction to generate a predicted buffer size based on the third configuration; and transmit, via the transceiver to the base station, the predicted buffer size and an available buffer size.

[0056] It is to be understood that the summary section is not intended to identify key or essential features of embodiments of the present disclosure, nor is it intended to be  used to limit the scope of the present disclosure. Other features of the present disclosure will become easily comprehensible through the following description.BRIEF DESCRIPTION OF THE DRAWINGS

[0057] Fig. 1 illustrates an example of a wireless communications system that supports data burst prediction and / or buffer size prediction in accordance with aspects of the present disclosure;

[0058] Fig. 2 illustrates a signaling diagram illustrating an example process that supports data burst prediction in accordance with aspects of the present disclosure;

[0059] Fig. 3 illustrates a signaling diagram illustrating an example process that supports data burst prediction in accordance with aspects of the present disclosure;

[0060] Fig. 4 illustrates a signaling diagram illustrating an example process that supports buffer size prediction in accordance with aspects of the present disclosure;

[0061] Figs. 5 and 6 illustrate an example of a BSR MAC CE in accordance with aspects of the present disclosure, respectively;

[0062] Fig. 7 illustrates a signaling diagram illustrating an example process that supports buffer size prediction in accordance with aspects of the present disclosure;

[0063] Fig. 8 illustrates a signaling diagram illustrating an example process that supports buffer size prediction in accordance with aspects of the present disclosure;

[0064] Fig. 9 illustrates an example of a predicted BSR MAC CE in accordance with aspects of the present disclosure;

[0065] Fig. 10 illustrates an example of a device that supports data burst prediction and / or buffer size prediction in accordance with aspects of the present disclosure;

[0066] Fig. 11 illustrates an example of a processor that supports data burst prediction and / or buffer size prediction in accordance with aspects of the present disclosure;

[0067] Figs. 12 and 13 illustrate a flowchart of a method that supports data burst prediction in accordance with aspects of the present disclosure, respectively; and

[0068] Figs. 14 and 15 illustrate a flowchart of a method that supports buffer size prediction in accordance with aspects of the present disclosure, respectively.DETAILED DESCRIPTION

[0069] Principles of the present disclosure will now be described with reference to some embodiments. It is to be understood that these embodiments are described only for the purpose of illustration and help those skilled in the art to understand and implement the present disclosure, without suggesting any limitation as to the scope of the disclosure. The disclosure described herein may be implemented in various manners other than the ones described below.

[0070] In the following description and claims, unless defined otherwise, all technical and scientific terms used herein have the same meaning as commonly understood by one of ordinary skills in the art to which this disclosure belongs.

[0071] References in the present disclosure to “one embodiment, ” “an example embodiment, ” “an embodiment, ” “some embodiments, ” and the like indicate that the embodiment (s) described may include a particular feature, structure, or characteristic, but it is not necessary that every embodiment includes the particular feature, structure, or characteristic. Moreover, such phrases do not necessarily refer to the same embodiment (s) . Further, when a particular feature, structure, or characteristic is described in connection with an embodiment, it is submitted that it is within the knowledge of one skilled in the art to affect such feature, structure, or characteristic in connection with other embodiments whether or not explicitly described.

[0072] It shall be understood that although the terms “first” and “second” or the like may be used herein to describe various elements, these elements should not be limited by these terms. These terms are only used to distinguish one element from another element. For example, a first element could also be termed as a second element, and similarly, a second element could also be termed as a first element, without departing from the scope of embodiments. As used herein, the term “and / or” includes any and all combinations of one or more of the listed terms.

[0073] The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of example embodiments. As used herein, the singular forms “a” , “an” and “the” are intended to include the plural forms as well, unless the context clearly indicates otherwise. It will be further understood that the terms “comprises” , “comprising” , “has” , “having” , “includes” and / or “including” , when  used herein, specify the presence of stated features, elements, and / or components etc., but do not preclude the presence or addition of one or more other features, elements, components and / or combinations thereof.

[0074] As described above, for uplink data transmission, if a UE can report a predicted data burst information that will arrive at an AS layer of the UE in short time to a base station, it is beneficial for radio resource efficiency since the base station can take the predicted data burst information into account for scheduling. Thus, there is a need to study how to report the predicted data burst information.

[0075] In view of the above, the present disclosure provides a solution that supports data burst prediction and / or buffer size prediction. In this solution, a UE receives, from a base station, a first configuration for data burst prediction for a QoS flow, DRB or service type. In turn, the UE performs the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration. Then, the UE transmits the predicted data burst information to the base station. With this solution, the base station can take the predicted data burst information into account for scheduling. Thus, radio resource efficiency may be improved.

[0076] Aspects of the present disclosure are described in the context of a wireless communications system.

[0077] Fig. 1 illustrates an example of a wireless communications system 100 that supports data burst prediction and / or buffer size prediction in accordance with aspects of the present disclosure. The wireless communications system 100 may include one at least one of network entities 102 (also referred to as network equipment (NE) ) , one or more terminal devices or UEs 104, a core network 106, and a packet data network 108. The wireless communications system 100 may support various radio access technologies. In some implementations, the wires communications system 100 may be a 6G network. In some implementations, the wireless communications system 100 may be a 4G network, such as an LTE network or an LTE-advanced (LTE-A) network. In some other implementations, the wireless communications system 100 may be a 5G network, such as an NR network. In other implementations, the wireless communications system 100 may be a combination of a 4G network and a 5G network, or other suitable radio access technology including institute of electrical and electronics engineers (IEEE) 802.11 (Wi-Fi) , IEEE 802.16 (WiMAX) , IEEE 802.20. The wireless communications system 100  may support radio access technologies beyond 5G. Additionally, the wireless communications system 100 may support technologies, such as time division multiple access (TDMA) , frequency division multiple access (FDMA) , or code division multiple access (CDMA) , etc.

[0078] The network entities 102 may be collectively referred to as network entities 102 or individually referred to as a network entity 102. Hereinafter, some implementations of the present disclosure will be described by taking a base station as an example of the network entity 102. Thus, the network entity 102 may be used interchangeably with the base station 102.

[0079] The network entities 102 may be dispersed throughout a geographic region to form the wireless communications system 100. One or more of the network entities 102 described herein may be or include or may be referred to as a network node, a base station (BS) , a network element, a radio access network (RAN) node, a base transceiver station, an access point, a NodeB, an eNodeB (eNB) , a next-generation NodeB (gNB) , a base station that will be used in 6G, or other suitable terminology. A network entity 102 and a UE 104 may communicate via a communication link 110, which may be a wireless or wired connection. For example, a network entity 102 and a UE 104 may perform wireless communication (e.g., receive signaling, transmit signaling) over a Uu interface. The network entities 102 may be collectively referred to as network entities 102 or individually referred to as a network entity 102.

[0080] A network entity 102 may provide a geographic coverage area 112 for which the network entity 102 may support services (e.g., voice, video, packet data, messaging, broadcast, etc. ) for one or more UEs 104 within the geographic coverage area 112. For example, a network entity 102 and a UE 104 may support wireless communication of signals related to services (e.g., voice, video, packet data, messaging, broadcast, etc. ) according to one or multiple radio access technologies. In some implementations, a network entity 102 may be moveable, for example, a satellite associated with a non-terrestrial network. In some implementations, different geographic coverage areas 112 associated with the same or different radio access technologies may overlap, but the different geographic coverage areas 112 may be associated with different network entities 102. Information and signals described herein may be represented using any of a variety of different technologies and techniques. For example, data, instructions, commands,  information, signals, bits, symbols, and chips that may be referenced throughout the description may be represented by voltages, currents, electromagnetic waves, magnetic fields or particles, optical fields or particles, or any combination thereof.

[0081] The one or more UEs 104 may be dispersed throughout a geographic region of the wireless communications system 100. A UE 104 may include or may be referred to as a mobile device, a wireless device, a remote device, a remote unit, a handheld device, or a subscriber device, or some other suitable terminology. In some implementations, the UE 104 may be referred to as a unit, a station, a terminal, or a client, among other examples. Additionally, or alternatively, the UE 104 may be referred to as an internet-of-things (IoT) device, an internet-of-everything (IoE) device, or machine-type communication (MTC) device, among other examples. In some implementations, a UE 104 may be stationary in the wireless communications system 100. In some other implementations, a UE 104 may be mobile in the wireless communications system 100.

[0082] The one or more UEs 104 may be devices in different forms or having different capabilities. Some examples of UEs 104 are illustrated in Fig. 1. A UE 104 may be capable of communicating with various types of devices, such as the network entities 102, other UEs 104, or network equipment (e.g., the core network 106, the packet data network 108, a relay device, an integrated access and backhaul (IAB) node, or another network equipment) , as shown in Fig. 1. Additionally, or alternatively, a UE 104 may support communication with other network entities 102 or UEs 104, which may act as relays in the wireless communications system 100.

[0083] A UE 104 may also be able to support wireless communication directly with other UEs 104 over a communication link 114. For example, a UE 104 may support wireless communication directly with another UE 104 over a device-to-device (D2D) communication link. In some implementations, such as vehicle-to-vehicle (V2V) deployments, vehicle-to-everything (V2X) deployments, or cellular-V2X deployments, the communication link 114 may be referred to as a sidelink. For example, a UE 104 may support wireless communication directly with another UE 104 over a PC5 interface.

[0084] A network entity 102 may support communications with the core network 106, or with another network entity 102, or both. For example, a network entity 102 may interface with the core network 106 through one or more backhaul links 116 (e.g., via an S1, N2, N2, or another network interface) . The network entities 102 may communicate  with each other over the backhaul links 116 (e.g., via an X2, Xn, or another network interface) . In some implementations, the network entities 102 may communicate with each other directly (e.g., between the network entities 102) . In some other implementations, the network entities 102 may communicate with each other or indirectly (e.g., via the core network 106) . In some implementations, one or more network entities 102 may include subcomponents, such as an access network entity, which may be an example of an access node controller (ANC) . An ANC may communicate with the one or more UEs 104 through one or more other access network transmission entities, which may be referred to as a radio heads, smart radio heads, or transmission-reception points (TRPs) .

[0085] In some implementations, a network entity 102 may be configured in a disaggregated architecture, which may be configured to utilize a protocol stack physically or logically distributed among two or more network entities 102, such as an integrated access backhaul (IAB) network, an open radio access network (O-RAN) (e.g., a network configuration sponsored by the O-RAN Alliance) , or a virtualized RAN (vRAN) (e.g., a cloud RAN (C-RAN) ) . For example, a network entity 102 may include one or more of a central unit (CU) , a distributed unit (DU) , a radio unit (RU) , a RAN intelligent controller (RIC) (e.g., a near-real time RIC (Near-RT RIC) , a non-real time RIC (Non-RT RIC) ) , a service management and orchestration (SMO) system, or any combination thereof.

[0086] An RU may also be referred to as a radio head, a smart radio head, a remote radio head (RRH) , a remote radio unit (RRU) , or a transmission reception point (TRP) . One or more components of the network entities 102 in a disaggregated RAN architecture may be co-located, or one or more components of the network entities 102 may be located in distributed locations (e.g., separate physical locations) . In some implementations, one or more network entities 102 of a disaggregated RAN architecture may be implemented as virtual units (e.g., a virtual CU (VCU) , a virtual DU (VDU) , a virtual RU (VRU) ) .

[0087] Split of functionality between a CU, a DU, and an RU may be flexible and may support different functionalities depending upon which functions (e.g., network layer functions, protocol layer functions, baseband functions, radio frequency functions, and any combinations thereof) are performed at a CU, a DU, or an RU. For example, a functional split of a protocol stack may be employed between a CU and a DU such that the CU may support one or more layers of the protocol stack and the DU may support one  or more different layers of the protocol stack. In some implementations, the CU may host upper protocol layer (e.g., a layer 3 (L3) , a layer 2 (L2) ) functionality and signaling (e.g., radio resource control (RRC) , service data adaption protocol (SDAP) , packet data convergence protocol (PDCP) ) . The CU may be connected to one or more DUs or RUs, and the one or more DUs or RUs may host lower protocol layers, such as a layer 1 (L1) (e.g., physical (PHY) layer) or an L2 (e.g., radio link control (RLC) layer, medium access control (MAC) layer) functionality and signaling, and may each be at least partially controlled by the CU.

[0088] Additionally, or alternatively, a functional split of the protocol stack may be employed between a DU and an RU such that the DU may support one or more layers of the protocol stack and the RU may support one or more different layers of the protocol stack. The DU may support one or multiple different cells (e.g., via one or more RUs) . In some implementations, a functional split between a CU and a DU, or between a DU and an RU may be within a protocol layer (e.g., some functions for a protocol layer may be performed by one of a CU, a DU, or an RU, while other functions of the protocol layer are performed by a different one of the CU, the DU, or the RU) .

[0089] A CU may be functionally split further into CU control plane (CU-CP) and CU user plane (CU-UP) functions. A CU may be connected to one or more DUs via a midhaul communication link (e.g., F1, F1-c, F1-u) , and a DU may be connected to one or more RUs via a fronthaul communication link (e.g., open fronthaul (FH) interface) . In some implementations, a midhaul communication link or a fronthaul communication link may be implemented in accordance with an interface (e.g., a channel) between layers of a protocol stack supported by respective network entities 102 that are in communication via such communication links.

[0090] The core network 106 may support user authentication, access authorization, tracking, connectivity, and other access, routing, or mobility functions. The core network 106 may be an evolved packet core (EPC) , or a 5G core (5GC) , which may include a control plane entity that manages access and mobility (e.g., a mobility management entity (MME) , an access and mobility management functions (AMF) ) and a user plane entity that routes packets or interconnects to external networks (e.g., a serving gateway (S-GW) , a packet data network (PDN) gateway (P-GW) , or a user plane function (UPF) ) . In some implementations, the control plane entity may manage non-access stratum (NAS)  functions, such as mobility, authentication, and bearer management (e.g., data bearers, signal bearers, etc. ) for the one or more UEs 104 served by the one or more network entities 102 associated with the core network 106.

[0091] The core network 106 may communicate with the packet data network 108 over one or more backhaul links 116 (e.g., via an S1, N2, N2, or another network interface) . The packet data network 108 may include an application server 118. In some implementations, one or more UEs 104 may communicate with the application server 118. A UE 104 may establish a session (e.g., a protocol data unit (PDU) session, or the like) with the core network 106 via a network entity 102. The core network 106 may route traffic (e.g., control information, data, and the like) between the UE 104 and the application server 118 using the established session (e.g., the established PDU session) . The PDU session may be an example of a logical connection between the UE 104 and the core network 106 (e.g., one or more network functions of the core network 106) .

[0092] In the wireless communications system 100, the network entities 102 and the UEs 104 may use resources of the wireless communications system 100 (e.g., time resources (e.g., symbols, slots, subframes, frames, or the like) or frequency resources (e.g., subcarriers, carriers) ) to perform various operations (e.g., wireless communications) . In some implementations, the network entities 102 and the UEs 104 may support different resource structures. For example, the network entities 102 and the UEs 104 may support different frame structures. In some implementations, such as in 4G, the network entities 102 and the UEs 104 may support a single frame structure. In some other implementations, such as in 5G and among other suitable radio access technologies, the network entities 102 and the UEs 104 may support various frame structures (i.e., multiple frame structures) . The network entities 102 and the UEs 104 may support various frame structures based on one or more numerologies.

[0093] One or more numerologies may be supported in the wireless communications system 100, and a numerology may include a subcarrier spacing and a cyclic prefix. A first numerology (e.g., μ=0) may be associated with a first subcarrier spacing (e.g., 15 kHz) and a normal cyclic prefix. In some implementations, the first numerology (e.g., μ=0) associated with the first subcarrier spacing (e.g., 15 kHz) may utilize one slot per subframe. A second numerology (e.g., μ=1) may be associated with a second subcarrier spacing (e.g., 30 kHz) and a normal cyclic prefix. A third numerology (e.g., μ=2) may be  associated with a third subcarrier spacing (e.g., 60 kHz) and a normal cyclic prefix or an extended cyclic prefix. A fourth numerology (e.g., μ=3) may be associated with a fourth subcarrier spacing (e.g., 120 kHz) and a normal cyclic prefix. A fifth numerology (e.g., μ=4) may be associated with a fifth subcarrier spacing (e.g., 240 kHz) and a normal cyclic prefix.

[0094] A time interval of a resource (e.g., a communication resource) may be organized according to frames (also referred to as radio frames) . Each frame may have a duration, for example, a 10 millisecond (ms) duration. In some implementations, each frame may include multiple subframes. For example, each frame may include 10 subframes, and each subframe may have a duration, for example, a 1 ms duration. In some implementations, each frame may have the same duration. In some implementations, each subframe of a frame may have the same duration.

[0095] Additionally or alternatively, a time interval of a resource (e.g., a communication resource) may be organized according to slots. For example, a subframe may include a number (e.g., quantity) of slots. The number of slots in each subframe may also depend on the one or more numerologies supported in the wireless communications system 100. For instance, the first, second, third, fourth, and fifth numerologies (i.e., μ=0, μ=1, μ=2, μ=3, μ=4) associated with respective subcarrier spacings of 15 kHz, 30 kHz, 60 kHz, 120 kHz, and 240 kHz may utilize a single slot per subframe, two slots per subframe, four slots per subframe, eight slots per subframe, and 16 slots per subframe, respectively. Each slot may include a number (e.g., quantity) of symbols (e.g., OFDM symbols) . In some implementations, the number (e.g., quantity) of slots for a subframe may depend on a numerology. For a normal cyclic prefix, a slot may include 14 symbols. For an extended cyclic prefix (e.g., applicable for 60 kHz subcarrier spacing) , a slot may include 12 symbols. The relationship between the number of symbols per slot, the number of slots per subframe, and the number of slots per frame for a normal cyclic prefix and an extended cyclic prefix may depend on a numerology. It should be understood that reference to a first numerology (e.g., μ=0) associated with a first subcarrier spacing (e.g., 15 kHz) may be used interchangeably between subframes and slots.

[0096] In the wireless communications system 100, an electromagnetic (EM) spectrum may be split, based on frequency or wavelength, into various classes, frequency bands, frequency channels, etc. By way of example, the wireless communications system  100 may support one or multiple operating frequency bands, such as frequency range designations FR1 (410 MHz –7.125 GHz) , FR2 (24.25 GHz –52.6 GHz) , FR3 (7.125 GHz –24.25 GHz) , FR4 (52.6 GHz –114.25 GHz) , FR4a or FR4-1 (52.6 GHz –71 GHz) , and FR5 (114.25 GHz –300 GHz) . In some implementations, the network entities 102 and the UEs 104 may perform wireless communications over one or more of the operating frequency bands. In some implementations, FR1 may be used by the network entities 102 and the UEs 104, among other equipment or devices for cellular communications traffic (e.g., control information, data) . In some implementations, FR2 may be used by the network entities 102 and the UEs 104, among other equipment or devices for short-range, high data rate capabilities.

[0097] FR1 may be associated with one or multiple numerologies (e.g., at least three numerologies) . For example, FR1 may be associated with a first numerology (e.g., μ=0) , which includes 15 kHz subcarrier spacing; a second numerology (e.g., μ=1) , which includes 30 kHz subcarrier spacing; and a third numerology (e.g., μ=2) , which includes 60 kHz subcarrier spacing. FR2 may be associated with one or multiple numerologies (e.g., at least 2 numerologies) . For example, FR2 may be associated with a third numerology (e.g., μ=2) , which includes 60 kHz subcarrier spacing; and a fourth numerology (e.g., μ=3) , which includes 120 kHz subcarrier spacing.

[0098] Fig. 2 illustrates a signaling diagram illustrating an example process 200 that supports data burst prediction in accordance with aspects of the present disclosure. The process 200 may involve the UE 104 and the base station 102 in Fig. 1. For the purpose of discussion, the process 200 will be described with reference to Fig. 1.

[0099] As shown in Fig. 2, the base station 102 transmits 210, to the UE 104, a first configuration for data burst prediction for a QoS flow, DRB or service type.

[0100] In some implementations, a data burst may comprise a set of multiple PDUs generated and sent by the application in a short period of time.

[0101] In some implementations, the first configuration for data burst prediction may comprise accuracy of the data burst prediction, which means the data burst prediction should satisfy the accuracy requirement. For example, the accuracy of the data burst prediction may be 90%.

[0102] Alternatively or additionally, in some implementations, the first configuration  for data burst prediction may comprise the time duration of the data burst prediction. The base station 102 may indicate the time duration of the data burst prediction to indicate the UE 104 to predict the data burst in the time duration. For example, the time duration may be absolute time or may be relative time representing by a System Frame Number (SFN) and slot numbers.

[0103] Alternatively or additionally, in some implementations, the first configuration for data burst prediction may comprise the service type, an identity (ID) of the QoS flow or an ID of the DRB for which the data burst prediction is.

[0104] In some implementations, the service type may comprise at least one of the following: Dynamic Adaptive Streaming over HTTP (DASH) streaming service, Multimedia Telephony Service for IMS (MTSI) service, AR service or VR service.

[0105] Upon receiving the first configuration for data burst prediction, the UE 104 performs 220 the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration.

[0106] In some implementations, the UE 104 may perform AL / ML inference for data burst prediction, which will result in the predicted data burst information.

[0107] In some implementations, the buffer size prediction may be performed in an application layer or AI / ML dedicated layer of the UE 104.

[0108] Then, the UE 104 transmits 230 the predicted data burst information to the base station 102.

[0109] With the process 200, the base station 102 can take the predicted data burst information into account for scheduling. Thus, radio resource efficiency may be improved.

[0110] In some implementations, the predicted data burst information may comprise information about at least one predicted data burst.

[0111] In some implementations, the information about at least one predicted data burst may comprise first information about a predicted data burst.

[0112] In some implementations, the first information about the first predicted data burst may comprise accuracy of the data burst prediction which means the data burst prediction satisfies the accuracy requirement.

[0113] Alternatively or additionally, in some implementations, the first information  about the first predicted data burst may comprise a size of the first predicted data burst. For example, the size of the first predicted data burst may be in bytes.

[0114] Alternatively or additionally, in some implementations, the first information about the first predicted data burst may comprise a predicted time duration of the first predicted data burst which indicates an expected time duration from a start packet of the first predicted data burst to an end packet of the first predicted data burst. For example, the start packet of the first predicted data burst may be generated at time T1 and the end packet of the first predicted data burst may be generated at time T2. The predicted time duration of the first predicted data burst may be from T1 to T2.

[0115] In some implementations, the predicted time duration may be absolute time or may be relative time representing by an SFN and slot numbers.

[0116] Alternatively or additionally, in some implementations, the first information about the first predicted data burst may comprise predicted arrival time of the first predicted data burst which indicates expected arrival time of the start packet of the first predicted data burst. For example, the predicted arrival time of the first predicted data burst may be absolute time or may be relative time representing by an SFN and slot numbers.

[0117] Alternatively or additionally, in some implementations, the first information about the first predicted data burst may comprise a first indication indicating whether the first predicted data burst comprises high importance data. For example, the first indication may indicate whether the first predicted data burst comprises a PDU set with particular protocol data unit set importance (PSI) value. If the first predicted data burst comprises a PDU set with a particular PSI value, the first indication may indicate the PSI value.

[0118] Fig. 3 illustrates a signaling diagram illustrating an example process 300 that supports data burst prediction in accordance with aspects of the present disclosure. The process 300 may be considered as an example implementation of the process 200. The process 300 may involve the UE 104 and the base station 102 in Fig. 1. For the purpose of discussion, the process 300 will be described with reference to Fig. 1.

[0119] As shown in Fig. 3, the UE 104 may transmit 310 capability information to the base station 102. The capability information may indicate that the UE 104 supports AI or ML functionality of the data burst prediction or may indicate that the UE 104  supports AI / ML enabled data burst prediction.

[0120] In some implementations, the capability information may be transmitted as a part of UE AS capability in RRC related message (i.e., UE CapabilityInformation) .

[0121] In some implementations, the UE 104 may further transmit, to the base station 102, information about at least one AI or ML model supported by the UE 104 for the data burst prediction. The information about at least one AI or ML model may comprise an identity of the at least one AI or ML model.

[0122] In some implementations, the AI or ML functionality of the data burst prediction may be per service type, e.g., DASH streaming service, MTSI service, AR service or VR service.

[0123] Optionally, the base station 102 may transmit 320, to the UE 104, a second configuration for applicability determination.

[0124] In some implementations, the second configuration for applicability determination may comprise at least one of the following: at least one service type for which the buffer size prediction is, at least one QoS flow for which the buffer size prediction is, or at least one DRB for which the buffer size prediction is.

[0125] The UE 104 may determine 330 whether the data burst prediction is applicable based on the second configuration.

[0126] For example, based on the second configuration, the UE 104 may determine whether the training model is ready for the data burst prediction for one or more service types, whether the collected data is sufficient for the data burst prediction, and / or whether the UE 104 has sufficient computing resource for data burst prediction.

[0127] In some implementations, if the UE 104 determines the data burst prediction is applicable, the UE 104 may transmit 340 an indication to the base station 102. The indication may indicate the data burst prediction is applicable or available in the UE 104. Hereinafter, the indication is also referred to as a data burst prediction applicable indication.

[0128] For example, if the training model is ready for data burst prediction, the collected data is sufficient for data burst prediction, and the UE 104 has sufficient computing resource for data burst prediction, the UE 104 may determine the data burst  prediction is applicable.

[0129] In some implementations, the data burst prediction applicable indication may be transmitted by UE Assistance Information message to the base station 102.

[0130] In some implementations, the data burst prediction applicable indication may be per QoS flow, per service type, or per DRB. In such implementations, the data burst prediction applicable indication may indicate the data burst prediction for a QoS flow, service type, or DRB is applicable or available in the UE 104.

[0131] The base station 102 transmits 350 the first configuration for data burst prediction to the UE 104. The action 350 is the similar to the action 210 in Fig. 2. Details of this action is omitted for brevity.

[0132] In some implementations, the base station 102 may transmit the first configuration for data burst prediction together with the second configuration for applicability determination.

[0133] It shall be noted that although the action 350 is shown after the action 340, the action 350 may be performed in parallel to or prior to the action 340. The scope of the present disclosure is not limited in this regard.

[0134] The UE 104 performs 360 the data burst prediction to generate the predicted data burst information based at least on the third configuration. The action 360 is the similar to the action 220 in Fig. 2. Details of this action is omitted for brevity.

[0135] The UE 104 triggers 370 a predicted data burst reporting procedure to transmit the predicted data burst information.

[0136] In some implementations, the UE 104 may trigger the predicted data burst reporting procedure if at least one of the following events occurs:

[0137] ‐the predicted data burst information belongs to a first logical channel with a first priority higher than a second priority of any logical channel having further predicted data burst information;

[0138] ‐none of the logical channels which belong to an logical channel group (LCG) has predicted data burst information;

[0139] ‐a size of a predicted data burst is above or equal to a first threshold;

[0140] ‐the predicted data burst arrives at an access stratum (AS) layer of the UE  104;

[0141] ‐change of arrival time of the predicted data burst exceeds a second threshold when compared to expected periodical arrival time, for example, the arrival time of the predicted data burst may be ahead or after the expected periodical arrival time; or

[0142] ‐the predicted data burst comprises high importance data, e.g., a PDU set with particular PSI values.

[0143] The UE 104 may transmit 380 the predicted data burst information to the base station 102.

[0144] In some implementations, the UE 104 may transmit, to the base station 102, a medium access control control element (MAC CE) comprising the predicted data burst information. Hereinafter, the MAC CE comprising the predicted data burst information is also referred to as a Predicted Data Burst Report MAC CE.

[0145] In some implementations, the UE 104 (e.g., the MAC entity of the UE 104) may instruct a multiplexing and assembly procedure to generate the Predicted Data Burst Report MAC CE if at least one predicted data burst reporting procedure has been triggered and not cancelled, and if uplink shared channel (UL-SCH) resources are available for a new transmission and the UL-SCH resources can accommodate the Predicted Data Burst Report MAC CE plus its subheader as a result of logical channel prioritization.

[0146] In some implementations, all triggered Predicted Data Burst Report MAC CE shall be cancelled when a MAC PDU is transmitted and this PDU includes the corresponding Predicted Buffer Status Report MAC CE.

[0147] In some implementations, the Predicted Data Burst Report MAC CE may comprise an LCGi field and at least one predicted data burst information field. The LCGi field may indicate the presence of a predicted data burst information field for a logical channel group i. The LCGi field may be associated with an LCG ID. The LCG ID identifies the group of logical channel (s) whose predicted data burst information is being reported.

[0148] Alternatively, in some implementations, if the predicted data burst information is for a QoS flow, the Predicted Data Burst Report MAC CE may comprise a QoSi field and at least one predicted data burst information field. The QoSi field may  indicate the presence of a predicted data burst information field for a QoS flow i. The QoSi field may be associated with a QoS flow ID. The QoS flow ID identifies a QoS flow whose predicted data burst information is being reported.

[0149] Alternatively, in some implementations, if the predicted data burst information is for a DRB, the Predicted Data Burst Report MAC CE may comprise a DRBi field and at least one predicted data burst information field. The DRBi field may indicate the presence of a predicted data burst information field for the DRB i. The DRBi field may be associated with a DRB ID. The DRB ID identifies a DRB whose predicted data burst information is being reported.

[0150] Fig. 4 illustrates a signaling diagram illustrating an example process 400 that supports buffer size prediction in accordance with aspects of the present disclosure. The process 400 may involve the UE 104 and the base station 102 in Fig. 1. For the purpose of discussion, the process 400 will be described with reference to Fig. 1.

[0151] As shown in Fig. 4, the base station 102 transmits 410, to the UE 104, a third configuration for buffer size prediction for a QoS flow, DRB or service type.

[0152] In some implementations, the third configuration for buffer size prediction may comprise accuracy of the buffer size prediction, which means the buffer size prediction should satisfy the accuracy requirement.

[0153] Alternatively or additionally, in some implementations, the third configuration for buffer size prediction may comprise a first time duration of the buffer size prediction. The first time duration may indicate the UE 104 to predict a buffer size in the first time duration. For example, the first time duration may be absolute time or may be relative time representing by an SFN and slot numbers.

[0154] Alternatively or additionally, in some implementations, the third configuration for buffer size prediction may comprise the service type, an ID of the QoS flow or an ID of the DRB for which the buffer size prediction is.

[0155] In some implementations, the service type may comprise at least one of the following: DASH streaming service, MTSI service, AR service or VR service.

[0156] Upon receiving the third configuration for buffer size prediction, the UE 104 performs 420 the buffer size prediction to generate a predicted buffer size for the QoS  flow, DRB or service type based on the third configuration.

[0157] In some implementations, the UE 104 may perform AL / ML inference for buffer size prediction, which will result in the predicted buffer size.

[0158] In some implementations, the buffer size prediction may be performed in an application layer or AI / ML dedicated layer of the UE 104.

[0159] Then, the UE 104 transmits 430 the predicted buffer size and an available buffer size to the base station 102.

[0160] With the process 400, the base station 102 can take the predicted buffer size into account for scheduling. Thus, radio resource efficiency may be improved.

[0161] In some implementations, the predicted buffer size indicates a predicted data volume.

[0162] In some implementations, the predicted data volume is indicated by an upper layer of the UE 104. For example, the upper layer of the UE 104 may comprise one of the following: non-access stratum (NAS) layer, AI / ML layer or application layer of the UE 104.

[0163] Alternatively, in some implementations, the predicted data volume is expected to arrive at an AS layer of the UE 104 or to be transmitted by the UE 104 in a second time duration. The second time duration may be configured by the base station 102. For example, the predicted data volume is expected to arrive at an AS layer of the UE 104 or to be transmitted by the UE 104 in X millisecond (ms) . A value of X may be configured by the base station 102.

[0164] In some implementations, the available buffer size indicates an available data volume.

[0165] In some implementations, the available data volume may comprise a first data volume of a first set of packets buffered in a PDCP entity of the UE 104 and a second data volume of a second set of packets buffered in an RLC entity of the UE 104.

[0166] In some implementations, the first set of packets may comprise at least one of the following:

[0167] ‐PDCP service data units (SDUs) for which no PDCP data protocol data units (PDUs) have been constructed,

[0168] ‐PDCP Data PDUs that have not been submitted to lower layers of the UE 104,

[0169] ‐PDCP Control PDUs,

[0170] ‐PDCP SDUs to be retransmitted for acknowledged mode (AM) DRBs, or

[0171] ‐PDCP Data PDUs to be retransmitted for the AM DRBs.

[0172] In some implementations, the second set of packets may comprise at least one of the following:

[0173] ‐RLC SDUs and RLC SDU segments that have not yet been included in an RLC data PDU,

[0174] ‐RLC data PDUs that are pending for initial transmission, or

[0175] ‐RLC data PDUs that are pending for retransmission for RLC AM.

[0176] In some implementations, the UE 104 may transmit, to the base station 102, a MAC CE comprising the predicted buffer size and the available buffer size. Hereinafter, the MAC CE comprising the predicted buffer size and the available buffer size is also referred to as a buffer status reporting (BSR) MAC CE.

[0177] In some implementations, the BSR MAC CE may comprise a buffer size field. The buffer size field comprises a sum of the predicted buffer size and the available buffer size. This will be described with reference to Fig. 5.

[0178] Fig. 5 illustrates an example of a BSR MAC CE in accordance with aspects of the present disclosure. The BSR MAC CE comprises an LCGi field and at least one buffer size field.

[0179] The LCGi field may indicate the presence of a buffer size field for a logical channel group i. The LCGi field may be associated with an LCG ID. The LCG ID identifies the group of logical channel (s) whose buffer size is being reported.

[0180] The at least one buffer size field comprises a buffer size 1 field for a logical channel group 1, a buffer size 2 field for a logical channel group 2, …, and a buffer size m field for a logical channel group m. A buffer size i field for a logical channel group i identifies the total amount of data available according to the data volume calculation procedure in PDCP and RLC entities, and the predicted data volume across all logical channels of a logical channel group i after the MAC PDU has been built (i.e. after the  logical channel prioritization procedure, which may result the value of the buffer size field to zero) .

[0181] Alternatively, in some implementations, the BSR MAC CE may comprise a first buffer size field comprising the predicted buffer size and a second buffer size field comprising the available buffer size. Hereinafter, the first buffer size field is also referred to as a predicted buffer size field, the second buffer size field is also referred to as an available buffer size field.

[0182] In some implementations, the BSR MAC CE further may comprise a third field indicating whether both the predicted buffer size and the available buffer size are included in the MAC CE or only the available buffer size is included in the MAC CE. Hereinafter, the first buffer size field is also referred to as a buffer size type field.

[0183] In some implementations, if the predicted buffer size is per QoS flow or DRB, the LCG ID may be replaced by QoS flow ID, DRB ID or LCID respectively.

[0184] Fig. 6 illustrates another example of a BSR MAC CE in accordance with aspects of the present disclosure. The BSR MAC CE comprises an LCGi field, at least one available buffer size field, at least one predicted buffer size field, and a buffer size type (BTi) field.

[0185] The LCGi field may indicate the presence of an available buffer size field and a predicted buffer size field for a logical channel group i. The LCGi field may be associated with an LCG ID. The LCG ID identifies the group of logical channel (s) whose buffer size is being reported.

[0186] The at least one available buffer size field comprises an available buffer size 1 field for a logical channel group 1, an available buffer size 2 field for a logical channel group 2, …, and an available buffer size m field for a logical channel group m. An available buffer size i field for a logical channel group i identifies a data volume buffered in the PDCP entity and the RLC entity of the UE 104 for the logical channel group i.

[0187] The at least one predicted buffer size field comprises a predicted buffer size 1 field for a logical channel group 1, a predicted buffer size 2 field for a logical channel group 2, …, and a predicted buffer size m field for a logical channel group m. A predicted buffer size i field for a logical channel group i identifies the predicted data volume across all logical channels of the logical channel group i.

[0188] The BTi field indicates the buffer size type to be reported for the logical channel group i. For example, the BTi field indicates whether available buffer size and / or predicted buffer size is included in the BSR MAC CE for the logical channel group i. If the value of the BTi field is set to ‘1’ , it indicates both available buffer size and predicted buffer size are included in the BSR MAC CE for LCG i. If the value of the BTi field is set to ‘0’ , it indicates only the available buffer size is included in the BSR MAC CE for LCG i.

[0189] In some implementations, if the predicted buffer size is per QoS flow or DRB, the LCG ID may be replaced by QoS flow ID, DRB ID or LCID respectively.

[0190] In some implementations, the predicted buffer size may comprise multiple predicted buffer sizes for different time durations. In such implementations, in the BSR MAC CE, a first bit may be used to indicate whether subsequent predicted buffer size is provided for the same LCG. In addition, at least one second bit may be used to indicate how many predicted buffer sizes are provided for the LCG ID.

[0191] In some implementations, after the BSR procedure is triggered and before the predicted buffer size and the available buffer size are transmitted, an AS layer of the UE 104 may receive an additional predicted data volume from an upper layer of the UE 104. In such implementations, if the additional predicted data volume is for the same LCG, logical channel or DRB as a previous predicted data volume, the UE 104 may update the predicted buffer size to indicate a sum of the previous predicted data volume and the additional predicted data volume. In such implementations, the UE 104 may cancel the triggered BSR procedure and trigger a further BSR procedure to transmit the updated predicted buffer size and the available buffer size. Alternatively, the UE 104 may not cancel the triggered BSR procedure.

[0192] Alternatively, in some implementations, after the BSR procedure is triggered and before the predicted buffer size and the available buffer size are transmitted, first data that was accounted as a part of a predicted data volume may arrive at an AS layer of the UE 104. In such implementations, the upper layer of the UE 104 may indicate the first data arriving at the AS layer is a part of the predicted data volume that is provided to the AS layer before. Alternatively, the AS layer may derive the first data arriving at the AS layer is a part of the predicted data volume that is provided to the AS layer before according to predicted time duration information. In turn, the UE 104 may update the  predicted buffer size to indicate a difference between the predicted data volume and a data volume of the first data.

[0193] Fig. 7 illustrates a signaling diagram illustrating an example process 700 that supports buffer size prediction in accordance with aspects of the present disclosure. The process 700 may be considered as an example implementation of the process 400. The process 700 may involve the UE 104 and the base station 102 in Fig. 1. For the purpose of discussion, the process 700 will be described with reference to Fig. 1.

[0194] As shown in Fig. 7, the UE 104 may transmit 710 capability information to the base station 102. The capability information may indicate that the UE 104 supports AI or ML functionality of the buffer size prediction or may indicate that the UE 104 supports AI / ML enabled buffer size prediction.

[0195] In some implementations, the capability information may be transmitted as a part of UE AS capability in RRC related message (i.e., UE CapabilityInformation) .

[0196] In some implementations, the UE 104 may further transmit, to the base station 102, information about at least one AI or ML model supported by the UE 104 for the buffer size prediction. The information about at least one AI or ML model may comprise an identity of the at least one AI or ML model.

[0197] In some implementations, the AI or ML functionality of the buffer size prediction may be per service type, e.g., DASH streaming service, MTSI service, AR service or VR service.

[0198] Optionally, the base station 102 may transmit 720, to the UE 104, a fourth configuration for applicability determination.

[0199] In some implementations, the fourth configuration for applicability determination may comprise at least one of the following: at least one service type for which the buffer size prediction is, at least one QoS flow for which the buffer size prediction is, or at least one DRB for which the buffer size prediction is.

[0200] The UE 104 may determine 730 whether the buffer size prediction is applicable based on the fourth configuration.

[0201] For example, based on the fourth configuration, the UE 104 may determine whether the training model is ready for the buffer size prediction for one or more service  types, whether the collected data is sufficient for the buffer size prediction, and / or whether the UE 104 has sufficient computing resource for buffer size prediction.

[0202] In some implementations, if the UE 104 determines the buffer size prediction is applicable, the UE 104 may transmit 740 an indication to the base station 102. The indication may indicate the buffer size prediction is applicable or available in the UE 104. Hereinafter, the indication is also referred to as a buffer size prediction applicable indication.

[0203] For example, if the training model is ready for buffer size prediction, the collected data is sufficient for buffer size prediction, and the UE 104 has sufficient computing resource for buffer size prediction, the UE 104 may determine the buffer size prediction is applicable.

[0204] In some implementations, the buffer size prediction applicable indication may be transmitted by UE Assistance Information message to the base station 102.

[0205] In some implementations, the buffer size prediction applicable indication may be per QoS flow, per service type, or per DRB. In such implementations, the buffer size prediction applicable indication may indicate the buffer size prediction for a QoS flow, service type, or DRB is applicable or available in the UE 104.

[0206] The base station 102 transmits 750 the third configuration for buffer size prediction to the UE 104. The action 750 is the similar to the action 410 in Fig. 4. Details of this action is omitted for brevity.

[0207] In some implementations, the base station 102 may transmit the third configuration for buffer size prediction together with the fourth configuration for applicability determination.

[0208] It shall be noted that although the action 750 is shown after the action 740, the action 750 may be performed in parallel to or prior to the action 740. The scope of the present disclosure is not limited in this regard.

[0209] The UE 104 performs 760 the buffer size prediction to generate the predicted buffer size based on the third configuration. The action 760 is the similar to the action 420 in Fig. 4. Details of this action is omitted for brevity.

[0210] The UE 104 triggers 770 a BSR procedure to transmit the predicted buffer size  and the available buffer size.

[0211] In some implementations, the UE 104 may trigger the BSR procedure if any of the following events occurs:

[0212] ‐uplink data, for a first logical channel which belongs to an LCG, becomes available to a MAC entity of the UE 104 or the predicted data volume is received by the MAC entity for the first logical channel which belongs to the LCG; and either

[0213] ‐the UL data or the predicted data volume belongs to the first logical channel with a first priority higher than a second priority of any logical channel containing available uplink data which belong to any LCG; or

[0214] ‐none of logical channels which belong to the LCG contains any available uplink data or has received a further predicted data volume.

[0215] The UE 104 may transmit 780 the predicted buffer size and the available buffer size to the base station 102. The action 780 is the similar to the action 430 in Fig. 4. Details of this action is omitted for brevity.

[0216] In some implementations, the UE 104 may transmit the predicted buffer size without the available buffer size to the base station 102. This will be described with reference to Fig. 8.

[0217] Fig. 8 illustrates a signaling diagram illustrating an example process 800 that supports buffer size prediction in accordance with aspects of the present disclosure. The process 800 may involve the UE 104 and the base station 102 in Fig. 1. For the purpose of discussion, the process 800 will be described with reference to Fig. 1.

[0218] As shown in Fig. 8, the base station 102 transmits 410, to the UE 104, the third configuration for buffer size prediction for a QoS flow, DRB or service type. The action 810 is the similar to the action 410 in Fig. 4. Details of this action is omitted for brevity.

[0219] Upon receiving the third configuration for buffer size prediction, the UE 104 performs 820 the buffer size prediction to generate predicted buffer size information for the QoS flow, DRB or service type based on the third configuration.

[0220] In some implementations, the UE 104 may perform AL / ML inference for  buffer size prediction, which will result in the predicted buffer size information.

[0221] In some implementations, the buffer size prediction may be performed in an application layer or AI / ML dedicated layer of the UE 104.

[0222] Then, the UE 104 transmits 830 the predicted buffer size information to the base station 102.

[0223] In some implementations, the predicted buffer size information may comprise a predicted data volume for a service type, QoS flow or DRB. The predicted data volume may be in bytes.

[0224] Alternatively or additionally, in some implementations, the predicted buffer size information may comprise a predicted time duration of the predicted data volume.

[0225] In some implementations, the predicted time duration may be absolute time or may be relative time representing by an SFN and slot numbers. For example, the predicted time duration may indicate the predicted data volume will arrive at the AS layer of the UE 104 from 2s to 3s afterwards. For another example, the predicted time duration may indicate the predicted data volume will be generated by an application layer of the UE 104 from 100ms to 200ms afterwards.

[0226] In some implementations, the predicted buffer size information may comprise accuracy of the buffer size prediction which means the buffer size prediction satisfies the accuracy requirement. For example, the accuracy of the buffer size prediction may be 90%.

[0227] In some implementations, the UE 104 may transmit, to the base station 102, a predicted BSR MAC CE comprising the predicted buffer size information.

[0228] In some implementations, a predicted buffer status reporting procedure shall be triggered if any of the following events occur:

[0229] ‐The AS layer of the UE 104 receives predicted buffer size information from the upper layer (e.g., NAS layer, AI / ML layer or application layer) , and either

[0230] -the predicted buffer size information belongs to a logical channel with higher priority than the priority of any logical channel having predicted data volume; or

[0231] -none of the logical channels which belong to an LCG has predicted  buffer size information.

[0232] In some implementations, the MAC entity of the UE 104 shall instruct the Multiplexing and Assembly procedure to generate the predicted BSR MAC CE if at least one of the following occurs:

[0233] ‐if the predicted buffer status reporting procedure determines that at least one predicted BSR has been triggered and not cancelled, and

[0234] ‐if UL-SCH resources are available for a new transmission and the UL-SCH resources can accommodate the predicted BSR MAC CE plus its subheader as a result of logical channel prioritization.

[0235] In some implementations, all triggered predicted BSR MAC CE shall be cancelled when a MAC PDU is transmitted and this PDU includes the corresponding predicted BSR MAC CE.

[0236] Fig. 9 illustrates an example of a predicted BSR MAC CE in accordance with aspects of the present disclosure. The predicted BSR MAC CE comprises an LCGi field, at least one time duration field, at least one predicted buffer size field and at least one reserved (R) field.

[0237] The LCGi field may indicate the presence of a predicted buffer size field for a logical channel group i. The LCGi field may be associated with an LCG ID. The LCG ID identifies the group of logical channel (s) whose predicted buffer size is being reported.

[0238] The at least one predicted buffer size field comprises a predicted buffer size 1 field for a logical channel group 1, a predicted buffer size 2 field for a logical channel group 2, …, and a predicted buffer size m field for a logical channel group m. A predicted buffer size i field for a logical channel group i identifies the predicted data volume across all logical channels of a logical channel group i after the MAC PDU has been built (i.e. after the logical channel prioritization procedure, which may result the value of the predicted buffer size field to zero) .

[0239] The at least one time duration field comprises a time duration field associated with the predicted buffer size 1 field, a time duration field associated with the predicted buffer size 2 field, …, and a time duration field associated with the predicted buffer size m field. The time duration field associated with the predicted buffer size i field may indicate the excepted time duration for predicted data which arrives at the AS layer or to  be transmitted (relative to the time of the first symbol of the first PUSCH transmission that includes the predicted BSR MAC CE) . For example, the predicted data volume will arrive at the AS layer of the UE 104 from 2s to 3s afterwards. For another example, the predicted data volume will be generated by the application layer of the UE 104 from 100ms to 200ms afterwards.

[0240] In some implementations, the predicted BSR MAC CE is identified by a specified LCID or extended LCID (eLCID) .

[0241] In some implementations, the predicted buffer size information can include multiple predicted buffer sizes for different time durations. In the predicted BSR MAC CE, an additional bit is used to indicate whether subsequent predicted buffer size information is provided for the same LCG. Additional bits are used to indicate how many buffer size information are provided for the LCG ID.

[0242] Fig. 10 illustrates an example of a device 1000 that supports data burst prediction and / or buffer size prediction in accordance with some aspects of the present disclosure. The device 1000 may be an example of a first apparatus, a second apparatus or the UE 104 as described herein. The device 1000 may support wireless communication with one or more network entities 102, UEs 104, or any combination thereof. The device 1000 may include components for bi-directional communications including components for transmitting and receiving communications, such as a processor 1002, a memory 1004, a transceiver 1006, and, optionally, an I / O controller 1008. These components may be in electronic communication or otherwise coupled (e.g., operatively, communicatively, functionally, electronically, electrically) via one or more interfaces (e.g., buses) .

[0243] The processor 1002, the memory 1004, the transceiver 1006, or various combinations thereof or various components thereof may be examples of means for performing various aspects of the present disclosure as described herein. For example, the processor 1002, the memory 1004, the transceiver 1006, or various combinations or components thereof may support a method for performing one or more of the operations described herein.

[0244] In some implementations, the processor 1002, the memory 1004, the transceiver 1006, or various combinations or components thereof may be implemented in hardware (e.g., in communications management circuitry) . The hardware may include a  processor, a digital signal processor (DSP) , an application-specific integrated circuit (ASIC) , a field-programmable gate array (FPGA) or other programmable logic device, a discrete gate or transistor logic, discrete hardware components, or any combination thereof configured as or otherwise supporting a means for performing the functions described in the present disclosure. In some implementations, the processor 1002 and the memory 1004 coupled with the processor 1002 may be configured to perform one or more of the functions described herein (e.g., executing, by the processor 1002, instructions stored in the memory 1004) .

[0245] For example, the processor 1002 may support wireless communication at the device 1000 in accordance with examples as disclosed herein. The processor 1002 may be configured to operable to support a means for performing the following: receiving, from a base station, a first configuration for data burst prediction for a QoS flow, DRB or service type; performing the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration; and transmitting the predicted data burst information to the base station.

[0246] Alternatively, in some implementations, the processor 1002 may be configured to operable to support a means for performing the following: receiving, from a base station, a third configuration for buffer size prediction for a QoS flow, DRB or service type; performing the buffer size prediction to generate a predicted buffer size based on the third configuration; and transmitting, to the base station, the predicted buffer size and an available buffer size.

[0247] Alternatively, in some implementations, the processor 1002 may be configured to operable to support a means for performing the following: transmitting, to a UE, a first configuration for data burst prediction for a QoS flow, DRB or service type; and receiving predicted data burst information from the UE.

[0248] Alternatively, in some implementations, the processor 1002 may be configured to operable to support a means for performing the following: transmitting, to a UE, a third configuration for buffer size prediction for a QoS flow, DRB or service type; and receiving, from the UE, a predicted buffer size and an available buffer size.

[0249] The processor 1002 may include an intelligent hardware device (e.g., a general-purpose processor, a DSP, a CPU, a microcontroller, an ASIC, an FPGA, a  programmable logic device, a discrete gate or transistor logic component, a discrete hardware component, or any combination thereof) . In some implementations, the processor 1002 may be configured to operate a memory array using a memory controller. In some other implementations, a memory controller may be integrated into the processor 1002. The processor 1002 may be configured to execute computer-readable instructions stored in a memory (e.g., the memory 1004) to cause the device 1000 to perform various functions of the present disclosure.

[0250] The memory 1004 may include random access memory (RAM) and read-only memory (ROM) . The memory 1004 may store computer-readable, computer-executable code including instructions that, when executed by the processor 1002 cause the device 1000 to perform various functions described herein. The code may be stored in a non-transitory computer-readable medium such as system memory or another type of memory. In some implementations, the code may not be directly executable by the processor 1002 but may cause a computer (e.g., when compiled and executed) to perform functions described herein. In some implementations, the memory 1004 may include, among other things, a basic I / O system (BIOS) which may control basic hardware or software operation such as the interaction with peripheral components or devices.

[0251] The I / O controller 1008 may manage input and output signals for the device 1000. The I / O controller 1008 may also manage peripherals not integrated into the device M02. In some implementations, the I / O controller 1008 may represent a physical connection or port to an external peripheral. In some implementations, the I / O controller 1008 may utilize an operating system such as or another known operating system. In some implementations, the I / O controller 1008 may be implemented as part of a processor, such as the processor 1006. In some implementations, a user may interact with the device 1000 via the I / O controller 1008 or via hardware components controlled by the I / O controller 1008.

[0252] In some implementations, the device 1000 may include a single antenna 1010. However, in some other implementations, the device 1000 may have more than one antenna 1010 (i.e., multiple antennas) , including multiple antenna panels or antenna arrays, which may be capable of concurrently transmitting or receiving multiple wireless transmissions. The transceiver 1006 may communicate bi-directionally, via the one or  more antennas 1010, wired, or wireless links as described herein. For example, the transceiver 1006 may represent a wireless transceiver and may communicate bi-directionally with another wireless transceiver. The transceiver 1006 may also include a modem to modulate the packets, to provide the modulated packets to one or more antennas 1010 for transmission, and to demodulate packets received from the one or more antennas 1010. The transceiver 1006 may include one or more transmit chains, one or more receive chains, or a combination thereof.

[0253] A transmit chain may be configured to generate and transmit signals (e.g., control information, data, packets) . The transmit chain may include at least one modulator for modulating data onto a carrier signal, preparing the signal for transmission over a wireless medium. The at least one modulator may be configured to support one or more techniques such as amplitude modulation (AM) , frequency modulation (FM) , or digital modulation schemes like phase-shift keying (PSK) or quadrature amplitude modulation (QAM) . The transmit chain may also include at least one power amplifier configured to amplify the modulated signal to an appropriate power level suitable for transmission over the wireless medium. The transmit chain may also include one or more antennas 1010 for transmitting the amplified signal into the air or wireless medium.

[0254] A receive chain may be configured to receive signals (e.g., control information, data, packets) over a wireless medium. For example, the receive chain may include one or more antennas 1010 for receive the signal over the air or wireless medium. The receive chain may include at least one amplifier (e.g., a low-noise amplifier (LNA) ) configured to amplify the received signal. The receive chain may include at least one demodulator configured to demodulate the receive signal and obtain the transmitted data by reversing the modulation technique applied during transmission of the signal. The receive chain may include at least one decoder for decoding the processing the demodulated signal to receive the transmitted data.

[0255] Fig. 11 illustrates an example of a processer 1100 that supports data burst prediction and / or buffer size prediction in accordance with other aspects of the present disclosure. The processor 1100 may be an example of a processor configured to perform various operations in accordance with examples as described herein. The processor 1100 may include a controller 1102 configured to perform various operations in accordance with examples as described herein. The processor 1100 may optionally include at least  one memory 1104. Additionally, or alternatively, the processor 1100 may optionally include one or more arithmetic-logic units (ALUs) 1106. One or more of these components may be in electronic communication or otherwise coupled (e.g., operatively, communicatively, functionally, electronically, electrically) via one or more interfaces (e.g., buses) .

[0256] The processor 1100 may be a processor chipset and include a protocol stack (e.g., a software stack) executed by the processor chipset to perform various operations (e.g., receiving, obtaining, retrieving, transmitting, outputting, forwarding, storing, determining, identifying, accessing, writing, reading) in accordance with examples as described herein. The processor chipset may include one or more cores, one or more caches (e.g., memory local to or included in the processor chipset (e.g., the processor 1100) or other memory (e.g., random access memory (RAM) , read-only memory (ROM) , dynamic RAM (DRAM) , synchronous dynamic RAM (SDRAM) , static RAM (SRAM) , ferroelectric RAM (FeRAM) , magnetic RAM (MRAM) , resistive RAM (RRAM) , flash memory, phase change memory (PCM) , and others) .

[0257] The controller 1102 may be configured to manage and coordinate various operations (e.g., signaling, receiving, obtaining, retrieving, transmitting, outputting, forwarding, storing, determining, identifying, accessing, writing, reading) of the processor 1100 to cause the processor 1100 to support various operations in accordance with examples as described herein. For example, the controller 1102 may operate as a control unit of the processor 1100, generating control signals that manage the operation of various components of the processor 1100. These control signals include enabling or disabling functional units, selecting data paths, initiating memory access, and coordinating timing of operations.

[0258] The controller 1102 may be configured to fetch (e.g., obtain, retrieve, receive) instructions from the memory 1104 and determine subsequent instruction (s) to be executed to cause the processor 1100 to support various operations in accordance with examples as described herein. The controller 1102 may be configured to track memory address of instructions associated with the memory 1104. The controller 1102 may be configured to decode instructions to determine the operation to be performed and the operands involved. For example, the controller 1102 may be configured to interpret the instruction and determine control signals to be output to other components of the  processor 1100 to cause the processor 1100 to support various operations in accordance with examples as described herein. Additionally, or alternatively, the controller 1102 may be configured to manage flow of data within the processor 1100. The controller 1102 may be configured to control transfer of data between registers, arithmetic logic units (ALUs) , and other functional units of the processor 1100.

[0259] The memory 1104 may include one or more caches (e.g., memory local to or included in the processor 1100 or other memory, such RAM, ROM, DRAM, SDRAM, SRAM, MRAM, flash memory, etc. In some implementation, the memory 1104 may reside within or on a processor chipset (e.g., local to the processor 1100) . In some other implementations, the memory 1104 may reside external to the processor chipset (e.g., remote to the processor 1100) .

[0260] The memory 1104 may store computer-readable, computer-executable code including instructions that, when executed by the processor 1100, cause the processor 1100 to perform various functions described herein. The code may be stored in a non-transitory computer-readable medium such as system memory or another type of memory. The controller 1102 and / or the processor 1100 may be configured to execute computer-readable instructions stored in the memory 1104 to cause the processor 1100 to perform various functions (e.g., functions or tasks supporting transmit power prioritization) . For example, the processor 1100 and / or the controller 1102 may be coupled with or to the memory 1104, the processor 1100, the controller 1102, and the memory 1104 may be configured to perform various functions described herein. In some examples, the processor 1100 may include multiple processors and the memory 1104 may include multiple memories. One or more of the multiple processors may be coupled with one or more of the multiple memories, which may, individually or collectively, be configured to perform various functions herein.

[0261] The one or more ALUs 1106 may be configured to support various operations in accordance with examples as described herein. In some implementation, the one or more ALUs 1106 may reside within or on a processor chipset (e.g., the processor 1100) . In some other implementations, the one or more ALUs 1106 may reside external to the processor chipset (e.g., the processor 1100) . One or more ALUs 1106 may perform one or more computations such as addition, subtraction, multiplication, and division on data. For example, one or more ALUs 1106 may receive input operands and an operation code,  which determines an operation to be executed. One or more ALUs 1106 be configured with a variety of logical and arithmetic circuits, including adders, subtractors, shifters, and logic gates, to process and manipulate the data according to the operation. Additionally, or alternatively, the one or more ALUs 1106 may support logical operations such as AND, OR, exclusive-OR (XOR) , not-OR (NOR) , and not-AND (NAND) , enabling the one or more ALUs 1106 to handle conditional operations, comparisons, and bitwise operations.

[0262] The processor 1100 may support wireless communication in accordance with examples as disclosed herein. The processor 1100 may be configured to operable to support a means for performing the following: receiving, from a base station, a first configuration for data burst prediction for a QoS flow, DRB or service type; performing the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration; and transmitting the predicted data burst information to the base station.

[0263] Alternatively, in some implementations, the processor 1100 may be configured to operable to support a means for performing the following: receiving, from a base station, a third configuration for buffer size prediction for a QoS flow, DRB or service type; performing the buffer size prediction to generate a predicted buffer size based on the third configuration; and transmitting, to the base station, the predicted buffer size and an available buffer size.

[0264] Alternatively, in some implementations, the processor 1100 may be configured to operable to support a means for performing the following: transmitting, to a UE, a first configuration for data burst prediction for a QoS flow, DRB or service type; and receiving predicted data burst information from the UE.

[0265] Alternatively, in some implementations, the processor 1100 may be configured to operable to support a means for performing the following: transmitting, to a UE, a third configuration for buffer size prediction for a QoS flow, DRB or service type; and receiving, from the UE, a predicted buffer size and an available buffer size.

[0266] Fig. 12 illustrates a flowchart of a method 1200 that supports data burst prediction in accordance with aspects of the present disclosure. The operations of the method 1200 may be implemented by a device or its components as described herein. For  example, the operations of the method 1200 may be performed by the UE 104 as described herein. In some implementations, the device may execute a set of instructions to control the function elements of the device to perform the described functions. Additionally, or alternatively, the device may perform aspects of the described functions using special-purpose hardware.

[0267] At 1210, the method may include receiving, from a base station, a first configuration for data burst prediction for a QoS flow, DRB or service type. The operations of 1210 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1210 may be performed by a device as described with reference to Fig. 1.

[0268] At 1220, the method may include performing the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration. The operations of 1220 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1220 may be performed by a device as described with reference to Fig. 1.

[0269] At 1230, the method may include transmitting the predicted data burst information to the base station. The operations of 1230 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1230 may be performed by a device as described with reference to Fig. 1.

[0270] Fig. 13 illustrates a flowchart of a method 1300 that supports data burst prediction in accordance with aspects of the present disclosure. The operations of the method 1300 may be implemented by a device or its components as described herein. For example, the operations of the method 1300 may be performed by the base station 102 as described herein. In some implementations, the device may execute a set of instructions to control the function elements of the device to perform the described functions. Additionally, or alternatively, the device may perform aspects of the described functions using special-purpose hardware.

[0271] At 1310, the method may include transmitting, to a UE, a first configuration for data burst prediction for a QoS flow, DRB or service type. The operations of 1310 may be performed in accordance with examples as described herein. In some  implementations, aspects of the operations of 1310 may be performed by a device as described with reference to Fig. 1.

[0272] At 1320, the method may include receiving predicted data burst information from the UE. The operations of 1320 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1320 may be performed by a device as described with reference to Fig. 1.

[0273] Fig. 14 illustrates a flowchart of a method 1400 that supports buffer size prediction in accordance with aspects of the present disclosure. The operations of the method 1400 may be implemented by a device or its components as described herein. For example, the operations of the method 1400 may be performed by the UE 104 as described herein. In some implementations, the device may execute a set of instructions to control the function elements of the device to perform the described functions. Additionally, or alternatively, the device may perform aspects of the described functions using special-purpose hardware.

[0274] At 1410, the method may include receiving, from a base station, a third configuration for buffer size prediction for a QoS flow, DRB or service type. The operations of 1410 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1410 may be performed by a device as described with reference to Fig. 1.

[0275] At 1420, the method may include performing the buffer size prediction to generate a predicted buffer size based on the third configuration. The operations of 1420 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1420 may be performed by a device as described with reference to Fig. 1.

[0276] At 1430, the method may include transmitting, to the base station, the predicted buffer size and an available buffer size. The operations of 1430 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1430 may be performed by a device as described with reference to Fig. 1.

[0277] Fig. 15 illustrates a flowchart of a method 1500 that supports buffer size prediction in accordance with aspects of the present disclosure. The operations of the  method 1500 may be implemented by a device or its components as described herein. For example, the operations of the method 1500 may be performed by the base station 102 as described herein. In some implementations, the device may execute a set of instructions to control the function elements of the device to perform the described functions. Additionally, or alternatively, the device may perform aspects of the described functions using special-purpose hardware.

[0278] At 1510, the method may include transmitting, to a UE, a third configuration for buffer size prediction for a QoS flow, DRB or service type. The operations of 1510 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1510 may be performed by a device as described with reference to Fig. 1.

[0279] At 1520, the method may include receiving, from the UE, a predicted buffer size and an available buffer size. The operations of 1520 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1520 may be performed by a device as described with reference to Fig. 1.

[0280] It shall be understood that the implementations described with reference to Figs. 1 to 7 are also applicable to the device 1000, the processor 1100 as well as the methods 1200, 1300, 1400 and 1500. Details of these implementations are omitted for brevity.

[0281] It should be noted that the methods described herein describes possible implementations, and that the operations and the steps may be rearranged or otherwise modified and that other implementations are possible. Further, aspects from two or more of the methods may be combined.

[0282] The various illustrative blocks and components described in connection with the disclosure herein may be implemented or performed with a general-purpose processor, a DSP, an ASIC, a CPU, an FPGA or other programmable logic device, discrete gate or transistor logic, discrete hardware components, or any combination thereof designed to perform the functions described herein. A general-purpose processor may be a microprocessor, but in the alternative, the processor may be any processor, controller, microcontroller, or state machine. A processor may also be implemented as a combination of computing devices (e.g., a combination of a DSP and a microprocessor, multiple  microprocessors, one or more microprocessors in conjunction with a DSP core, or any other such configuration.

[0283] The functions described herein may be implemented in hardware, software executed by a processor, firmware, or any combination thereof. If implemented in software executed by a processor, the functions may be stored on or transmitted over as one or more instructions or code on a computer-readable medium. Other examples and implementations are within the scope of the disclosure and appended claims. For example, due to the nature of software, functions described herein may be implemented using software executed by a processor, hardware, firmware, hardwiring, or combinations of any of these. Features implementing functions may also be physically located at various positions, including being distributed such that portions of functions are implemented at different physical locations.

[0284] Computer-readable media includes both non-transitory computer storage media and communication media including any medium that facilitates transfer of a computer program from one place to another. A non-transitory storage medium may be any available medium that may be accessed by a general-purpose or special-purpose computer. By way of example, non-transitory computer-readable media may include RAM, ROM, electrically erasable programmable ROM (EEPROM) , flash memory, compact disk (CD) ROM or other optical disk storage, magnetic disk storage or other magnetic storage devices, or any other non-transitory medium that may be used to carry or store desired program code means in the form of instructions or data structures and that may be accessed by a general-purpose or special-purpose computer, or a general-purpose or special-purpose processor.

[0285] As used herein, including in the claims, an article “a” before an element is unrestricted and understood to refer to “at least one” of those elements or “one or more” of those elements. The terms “a, ” “at least one, ” “one or more, ” and “at least one of one or more” may be interchangeable. As used herein, including in the claims, “or” as used in a list of items (e.g., a list of items prefaced by a phrase such as “at least one of” or “one or more of” or “one or both of” ) indicates an inclusive list such that, for example, a list of at least one of A, B, or C means A or B or C or AB or AC or BC or ABC (i.e., A and B and C) . Also, as used herein, the phrase “based on” shall not be construed as a reference to a closed set of conditions. For example, an example step that is described as “based on  condition A” may be based on both a condition A and a condition B without departing from the scope of the present disclosure. In other words, as used herein, the phrase “based on” shall be construed in the same manner as the phrase “based at least in part on. Further, as used herein, including in the claims, a “set” may include one or more elements.

[0286] The description herein is provided to enable a person having ordinary skill in the art to make or use the disclosure. Various modifications to the disclosure will be apparent to a person having ordinary skill in the art, and the generic principles defined herein may be applied to other variations without departing from the scope of the disclosure. Thus, the disclosure is not limited to the examples and designs described herein but is to be accorded the broadest scope consistent with the principles and novel features disclosed herein.

Claims

1.A user equipment (UE) , comprising:a processor; anda transceiver coupled to the processor,wherein the processor is configured to:receive, via the transceiver from a base station, a first configuration for data burst prediction for a quality of service (QoS) flow, data radio bearer (DRB) or service type;perform the data burst prediction to generate predicted data burst information for the QoS flow, DRB or service type based on the first configuration; andtransmit the predicted data burst information via the transceiver to the base station.2.The UE of claim 1, wherein the predicted data burst information comprises information about at least one predicted data burst.3.The UE of claim 2, wherein the information about at least one predicted data burst comprises first information about a predicted data burst, and the first information about the first predicted data burst comprises at least one of the following:accuracy of the data burst prediction,a size of the first predicted data burst,a predicted time duration of the first predicted data burst which indicates an expected time duration from a start packet of the first predicted data burst to an end packet of the first predicted data burst,predicted arrival time of the first predicted data burst which indicates expected arrival time of the start packet of the first predicted data burst, ora first indication indicating whether the first predicted data burst comprises high importance data.4.The UE of claim 1, wherein the processor is further configured to:trigger, based on determining at least one of the following, a predicted data burst reporting procedure to transmit the predicted data burst information:the predicted data burst information belongs to a first logical channel with a first priority higher than a second priority of any logical channel having further predicted data burst information,a size of a predicted data burst is above or equal to a first threshold,the predicted data burst arrives at an access stratum (AS) layer of the UE,change of arrival time of the predicted data burst exceeds a second threshold when compared to expected periodical arrival time, orthe predicted data burst comprises high importance data.5.The UE of claim 1, wherein the processor is configured to transmit the predicted data burst information by:transmitting, via the transceiver to the base station, a medium access control control element (MAC CE) comprising the predicted data burst information.6.The UE of claim 5, wherein the processor is further configured to:instruct a multiplexing and assembly procedure to generate the MAC CE based on determining the following:at least one predicted data burst reporting procedure has been triggered and not cancelled, anduplink shared channel (UL-SCH) resources are available for a new transmission and the UL-SCH resources can accommodate the MAC CE plus its subheader as a result of logical channel prioritization.7.The UE of claim 1, wherein the processor is further configured to:transmit capability information via the transceiver to the base station, wherein the capability information indicates that the UE supports artificial intelligence (AI) or machine learning (ML) functionality of the data burst prediction or indicates that the UE supports AI / ML enabled data burst prediction.8.The UE of claim 1, wherein the processor is further configured to:receive a second configuration for applicability determination via the transceiver from the base station; anddetermine whether the data burst prediction is applicable based on the second configuration.9.The UE of claim 8, wherein the second configuration for applicability determination comprises at least one of the following:at least one service type for which the buffer size prediction is,at least one QoS flow for which the buffer size prediction is, orat least one DRB for which the buffer size prediction is.10.A user equipment (UE) , comprising:a processor; anda transceiver coupled to the processor,wherein the processor is configured to:receive, via the transceiver from a base station, a third configuration for buffer size prediction for a quality of service (QoS) flow, data radio bearer (DRB) or service type;perform the buffer size prediction to generate a predicted buffer size based on the third configuration; andtransmit, via the transceiver to the base station, the predicted buffer size and an available buffer size.11.The UE of claim 10, wherein the processor is further configured to:trigger a buffer status reporting (BSR) procedure to transmit the predicted buffer size and the available buffer size.12.The UE of claim 11, wherein the processor is configured to trigger the BSR procedure based on determining the following:uplink data, for a first logical channel which belongs to a logical channel group (LCG) , becomes available to a medium access control (MAC) entity of the UE or the predicted data volume is received by the MAC entity for the first logical channel which belongs to the LCG; and eitherthe UL data or the predicted data volume belongs to the first logical channel with a first priority higher than a second priority of any logical channel containing available uplink data which belong to any LCG; ornone of logical channels which belong to the LCG contains any available uplink data or has received a further predicted data volume.13.The UE of claim 11, wherein the processor is further configured to:after the BSR procedure is triggered and before the predicted buffer size and the available buffer size are transmitted, receive an additional predicted data volume at an access stratum (AS) layer of the UE from an upper layer of the UE; andbased on determining that the additional predicted data volume is for the same logical channel group (LCG) , logical channel or DRB as a previous predicted data volume, update the predicted buffer size to indicate a sum of the previous predicted data volume and the additional predicted data volume.14.The UE of claim 13, wherein the processor is further configured to:based on determining that the additional predicted data volume is for the same LCG, logical channel or DRB as the previous predicted data volume,cancel the triggered BSR procedure; andtrigger a further BSR procedure to transmit the predicted buffer size and the available buffer size.15.The UE of claim 13, wherein the processor is further configured to:based on determining that the additional predicted data volume is for the same LCG, logical channel or DRB as the previous predicted data volume, avoid cancelling the triggered BSR procedure.16.The UE of claim 11, wherein first data that was accounted as a part of a predicted data volume arrives at an access stratum (AS) layer of the UE after the BSR procedure is triggered and before the predicted buffer size and the available buffer size are transmitted; andwherein the processor is further configured to:update the predicted buffer size to indicate a difference between the predicted data volume and a data volume of the first data.17.A base station, comprising:a processor; anda transceiver coupled to the processor,wherein the processor is configured to:transmit, via the transceiver to a user equipment (UE) , a first configuration for data burst prediction for a quality of service (QoS) flow, data radio bearer (DRB) or service type; andreceive predicted data burst information via the transceiver from the UE.18.The base station of claim 17, wherein the predicted data burst information comprises information about at least one predicted data burst.19.The base station of claim 18, wherein the information about at least one predicted data burst comprises first information about a predicted data burst, and the first information about the first predicted data burst comprises at least one of the following:accuracy of the data burst prediction,a size of the first predicted data burst,a predicted time duration of the first predicted data burst which indicates an expected time duration from a start packet of the first predicted data burst to an end packet of the first predicted data burst,predicted arrival time of the first predicted data burst which indicates expected arrival time of the start packet of the first predicted data burst, ora first indication indicating whether the first predicted data burst comprises high importance data.20.A base station, comprising:a processor; anda transceiver coupled to the processor,wherein the processor is configured to:transmit, via the transceiver to a user equipment (UE) , a third configuration for buffer size prediction for a quality of service (QoS) flow, data radio bearer (DRB) or service type; andreceive, via the transceiver from the UE, a predicted buffer size and an available buffer size.

Images