Driving system, display apparatus, method of image display, and computer-program product

Abstract

A driving system having one or more first processors and one or more second processors is provided. The one or more first processors are configured to receive an original image, are configured to generate a first image based on the original image. The first image includes an original image portion and a filler image portion. The original image portion includes contents of the original image. The filler image portion includes a background image configured to fill a space in the first image outside the original image portion. The one or more second processors are configured to receive the first image from the one or more first processors; extract the original image portion from the first image; and modify the original image portion to generate a second image. The original image has an original resolution. The first image has a first resolution. The first resolution is different from the original resolution.

Description

DRIVING SYSTEM, DISPLAY APPARATUS, METHOD OF IMAGE DISPLAY, AND COMPUTER-PROGRAM PRODUCTTECHNICAL FIELD

[0001] The present invention relates to display technology, more particularly, to a driving system, a display apparatus, a method of image display, and a computer-program product.BACKGROUND

[0002] The automotive industry is undergoing a rapid transformation with the advent of electric vehicles, autonomous features, and advanced connectivity. A notable trend in this evolution is the widespread integration of high-resolution displays within vehicle interiors, enhancing user experiences and functionality. These displays serve various purposes, including providing critical information to drivers and supporting entertainment and communication systems.SUMMARY

[0003] In one aspect, the present disclosure provides a driving system, comprising one or more first processors and one or more second processors; wherein the one or more first processors are configured to receive an original image, and is configured to generate a first image based on the original image; wherein the first image comprises an original image portion and a filler image portion, wherein the original image portion comprises contents of the original image, and the filler image portion comprises a background image configured to fill a space in the first image outside the original image portion; wherein the one or more second processors are configured to receive the first image from the one or more first processors; extract the original image portion from the first image; modify the original image portion to generate a second image; wherein the original image has an original resolution; the first image has a first resolution; and the first resolution is different from the original resolution.

[0004] Optionally, the one or more second processors comprise an upscaler configured to stretch the original image portion extracted from the first image, thereby performing an upscaling process on the original image portion to generate the second image.

[0005] Optionally, the second image has a second resolution; and the second resolution is different from the original resolution.

[0006] Optionally, the one or more second processors comprise a controller configured to divide the second image into multiple sub-images.

[0007] Optionally, the one or more second processors further comprise a memory; the controller is configured to write the multiple sub-images into the memory, and read the multiple sub-images from the memory, thereby dividing the second image into the multiple sub-images.

[0008] Optionally, the one or more second processors comprise a controller configured to rearrange multiple original sub-images extracted from the first image, thereby generating the second image.

[0009] Optionally, the second image has a second resolution; and the second resolution is the same as the original resolution.

[0010] Optionally, the one or more first processors are configured to divide the original image into the multiple original sub-images.

[0011] Optionally, the controller is configured to rearrange the multiple original sub-images extracted from the first image from a first arrangement to a second arrangement, wherein the first arrangement is different from the second arrangement, thereby generating the second image; and the second image comprises multiple sub-images arranged in the second arrangement.

[0012] Optionally, the multiple original sub-images are sequentially arranged along a first direction in the first arrangement; the multiple sub-images are sequentially arranged along a second direction in the second arrangement; and the first direction is different from the second direction.

[0013] Optionally, the multiple original sub-images comprise a first original sub-image, a second original sub-image, and a third original sub-image; and the multiple sub-images comprise a first sub-image, a second sub-image, and a third sub-image.

[0014] Optionally, the first original sub-image and the third original sub-image are sequentially arranged along a first direction in the first arrangement; the first original sub-image and the second original sub-image are sequentially arranged along a second direction in the first arrangement; the first sub-image, the second sub-image, and the third sub-image are sequentially arranged along the second direction in the second arrangement; and the first direction is different from the second direction.

[0015] Optionally, the first original sub-image, the second original sub-image, and the third original sub-image are sequentially arranged along a first direction in the first arrangement; the first sub-image, the second sub-image, and the third sub-image are sequentially arranged along a second direction in the second arrangement; and the first direction is different from the second direction.

[0016] Optionally, the one or more second processors further comprise a memory; and the controller is configured to write the multiple original sub-images into the memory, and read multiple sub-images from the memory, thereby rearranging the multiple original sub-images in the first image.

[0017] In another aspect, the present disclosure provides a display apparatus, comprising the driving system described herein, and a display panel configured to receive multiple sub-images from the one or more second processors.

[0018] In another aspect, the present disclosure provides a display apparatus, comprising the driving system described herein, and a display panel configured to receive multiple sub-images from the one or more second processors; wherein the display panel is configured to display a third image having a third resolution; and the third resolution is different from the original resolution.

[0019] In another aspect, the present disclosure provides a display apparatus, comprising the driving system described herein, and a display panel configured to receive multiple sub-images from the one or more second processors; wherein the display panel is configured to display a third image having a third resolution; and the third resolution is the same as the original resolution.

[0020] Optionally, a number of the multiple original sub-images is the same as a number of display regions of the display panel.

[0021] In another aspect, the present disclosure provides a method of image display, comprising receiving, by one or more first processors, an original image; and generating, by the one or more first processors, a first image based on the original image; wherein the first image comprises an original image portion and a filler image portion, wherein the original image portion comprises contents of the original image, and the filler image portion comprises a background image configured to fill a space in the first image outside the original image portion; wherein the method further comprises receiving, by one or more second processors, the first image from the one or more first processors; extracting, by the one or more second processors, the original image portion from the first image; and modifying, by the one or more second processors, the original image portion to generate a second image; wherein the original image has an original resolution; the first image has a first resolution; and the first resolution is different from the original resolution.

[0022] In another aspect, the present disclosure provides a computer-program product, comprising a non-transitory tangible computer-readable medium having computer-readable instructions thereon, the computer-readable instructions being executable by a processor to cause the processor to perform receiving, by one or more first processors, an original image; and generating, by the one or more first processors, a first image based on the original image; wherein the first image comprises an original image portion and a filler image portion, wherein the original image portion comprises contents of the original image, and the filler image portion comprises a background image configured to fill a space in the first image outside the original image portion; wherein the computer-readable instructions being further executable by  a processor to cause the processor to perform receiving, by one or more second processors, the first image from the one or more first processors; extracting, by the one or more second processors, the original image portion from the first image; and modifying, by the one or more second processors, the original image portion to generate a second image; wherein the original image has an original resolution; the first image has a first resolution; and the first resolution is different from the original resolution.

[0023] BRIEF DESCRIPTION OF THE FIGURES

[0024] The following drawings are merely examples for illustrative purposes according to various disclosed embodiments and are not intended to limit the scope of the present invention.

[0025] FIG. 1 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure.

[0026] FIG. 2 illustrates data input to a display panel in some embodiments according to the present disclosure.

[0027] FIG. 3 illustrates multiple display regions in a display apparatus in some embodiments according to the present disclosure.

[0028] FIG. 4 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure.

[0029] FIG. 5 illustrates a process of writing a second image into a memory and reading a first sub-image and a second sub-image from the memory in some embodiments according to the present disclosure.

[0030] FIG. 6 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure.

[0031] FIG. 7 illustrates a process of writing a second image into a memory and reading a first sub-image and a second sub-image from the memory in some embodiments according to the present disclosure.

[0032] FIG. 8 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure.

[0033] FIG. 9 illustrates a process of writing a second image into a memory and reading a first sub-image, a second sub-image, and a third sub-image from the memory in some embodiments according to the present disclosure.

[0034] FIG. 10 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure.

[0035] FIG. 11 illustrates a process of writing a second image into a memory and reading a first sub-image, a second sub-image, and a third sub-image from the memory in some embodiments according to the present disclosure.

[0036] FIG. 12 is a flow chart illustrating a method of image display in some embodiments according to the present disclosure.DETAILED DESCRIPTION

[0037] The disclosure will now be described more specifically with reference to the following embodiments. It is to be noted that the following descriptions of some embodiments are presented herein for purpose of illustration and description only. It is not intended to be exhaustive or to be limited to the precise form disclosed.

[0038] The present disclosure provides, inter alia, a driving system, a display apparatus, a method of image display, and a computer-program product that substantially obviate one or more of the problems due to limitations and disadvantages of the related art. In one aspect, the present disclosure provides a driving system. In some embodiments, the driving system includes one or more first processors and one or more second processors. In some embodiments, the one or more first processors are configured to receive an original image, and are configured to generate a first image based on the original image. In some embodiments, the first image comprises an original image portion and a filler image portion, wherein the original image portion comprises contents of the original image, and the filler image portion comprises a background image configured to fill a space in the first image outside the original image portion. In some embodiments, the one or more second processors are configured to receive the first image from the one or more first processors; extract the original image portion from the first image; and modify the original image portion to generate a second image. In some embodiments, the original image has an original resolution; the first image has a first resolution; and the first resolution is different from the original resolution.

[0039] FIG. 1 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure. Referring to FIG. 1, the display apparatus in some embodiments includes one or more first processors P1, one or more second processors P2, and a display panel DP. In some embodiments, the one or more first processors P1 include a solution-on-chip, and the one or more second processors P2 include a field-programmable gate array. A solution-on-chip is an integration of a system solution or multiple functionalities onto a single microchip. The solution-on-chip (SOC) delivers a comprehensive solution that addresses a specific application or set of requirements, rather than just integrating basic system components like processors, memory, and input / output controls. This could involve embedding specialized components or capabilities such as sensors, data processing algorithms, power management systems, and wireless communication modules all on a single chip. The  field-programmable gate array (FGPA) is an integrated circuit designed to be configured by a customer or a designer after manufacturing –hence "field-programmable" . FPGAs are very versatile and widely used in various technology sectors because they can be programmed to perform a wide array of digital functions. Unlike traditional chips, which have fixed functionalities once manufactured, FPGAs can be reprogrammed to suit different needs and applications. This is achieved through a specialized hardware description language (HDL) , such as VHDL or Verilog.

[0040] In some embodiments, the display panel DP includes multiple timing controllers. In some embodiments, a respective timing controller of the multiple timing controllers includes an input interface configured to receive an input from the one or more second processors P2. In some embodiments, multiple input from multiple input interfaces are combined to generate an image for display.

[0041] FIG. 2 illustrates data input to a display panel in some embodiments according to the present disclosure. Referring to FIG. 2, in some embodiments, the display panel DP includes two timing controllers TCON. Each of the two timing controllers TCON includes an eDP1.4 input interface ( “#1 eDP1.4” and “#1 eDP1.4” ) . In one particular example, each input interface is configured to receive a sub-image of 5248*1040 pixels at a frame rate of 60 Hz, and two input from two input interfaces are combined to generate an image of 10496*1040 pixels at a frame rate of 60 Hz.

[0042] FIG. 3 illustrates multiple display regions in a display apparatus in some embodiments according to the present disclosure. Referring to FIG. 3, the display panel in some embodiments includes multiple display regions. In one particular example, the display panel includes a region A, a region B, and a region C. In another example, the region A is an instrument console display region, the region B is a center console display region, and the region C is an entertainment console display region.

[0043] In some embodiments, referring to FIG. 1 to FIG. 3, the one or more first processors P1 are configured to generate an original image. A main processor of the one or more first processors P1 is configured to support 8K output and decoding capabilities, with a typical choice being RK3588. In one example, the one or more first processors P1 is loaded with an operating system such as an Android operating system. In another example, upper-level APP applications of the one or more first processors P1 are configured to generate images and videos to be displayed on the screen. The generated original images and videos are then transmitted to the one or more second processors P2 via an HDMI 2.1 interface.

[0044] In some embodiments, the one or more second processors P2 are configured to receive the original images and videos generated by the one or more first processors P1, e.g., through an HDMI 2.1 interface. In some embodiments, a main processor of the or more  second processors P2 is configured to processes the images, including segmentation, stitching, and synchronization. In one particular example, the main processor is a Xilinx KU series FPGA chip. In some embodiments, the main processor of the or more second processors P2 is configured to transmit the processed images to the display panel DP, e.g., through two eDP1.4 interfaces.

[0045] FIG. 4 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure. Referring to FIG. 4, the one or more first processors P1 in some embodiments are configured to receive an original image OI, and are configured to generate a first image IM1 based on the original image OI. In some embodiments, the first image IM1 includes an original image portion OIP and a filler image portion FIP, wherein the original image portion OIP includes contents of the original image OI, and the filler image portion FIP includes a background image configured to fill a space in the first image IM1 outside the original image portion OIP. In one particular example, the filler image portion FIP includes a monochrome image portion, e.g., a white image portion.

[0046] In some embodiments, the original image OI has an original resolution, and the first image IM1 has a first resolution, wherein the first resolution is different from (e.g., greater than) the original resolution. In one particular example, the original resolution is 5248*520 pixels, and the first resolution is 7680*4320 pixels.

[0047] In some embodiments, the one or more first processors P1 are configured to transmit the first image IM1 to the one or more second processors P2. In some embodiments, the one or more first processors P1 are configured to transmit the first image IM1 to the one or more second processors P2 through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0048] The original image portion OIP and the filler image portion FIP may be positioned in the first image IM1 in any appropriate relative position with respect to each other. In one particular example, the original image portion OIP is positioned in the top-left corner of the first image IM1.

[0049] In some embodiments, the one or more second processors P2 are configured to receive the first image IM1. In some embodiments, the one or more second processors P2 are configured to receive the first image IM1 through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one  particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0050] In some embodiments, the one or more second processors P2 are configured to extract the original image portion OIP from the first image IM1. In some embodiments, the one or more second processors P2 are configured to store position information of the original image portion OIP in the first image IM1. In some embodiments, the one or more second processors P2 are further configured to remove the filler image portion FIP from the first image IM1.

[0051] In some embodiments, the one or more second processors P2 include an upscaler. In some embodiments, the upscaler is configured to stretch the original image portion OIP extracted from the first image IM1, thereby performing an upscaling process on the original image portion OIP to generate a second image IM2. Various appropriate stretching algorithms may be used to stretch the original image portion OIP extracted from the first image IM1. Examples of stretching algorithms include a linear stretching algorithm and a bilinear stretching algorithm.

[0052] An upscaler is a device or software component configured to increase the resolution of an image or video. The upscaler takes a lower-resolution input (such as standard definition or HD) and scales it up to a higher resolution (such as 4K or 8K) . This process involves interpolating new pixels to fill in the gaps between existing pixels, making the image or video appear sharper and more detailed.

[0053] In some embodiments, the second image IM2 has a second resolution, and the original image portion OIP has an original resolution, wherein the second resolution is different from (e.g., greater than) the original resolution. In one particular example, the original resolution is 5248*520 pixels, and the second resolution is 10496*1040 pixels.

[0054] In some embodiments, the one or more second processors P2 include a controller. In some embodiments, the controller is configured to divide the second image IM2 into multiple sub-images. Optionally, the multiple sub-images have a same size. In one particular example, the second image IM2 has a second resolution of 10496*1040 pixels, the controller is configured to divide the second image IM2 into two sub-images including a first sub-image IM2-1 and a second sub-image IM2-2. In another example, the first sub-image IM2-1 has a resolution of 5248*520 pixels, and the second sub-image IM2-2 has a resolution of 5248*520 pixels.

[0055] In some embodiments, the controller is a DDR controller. A DDR (Double Data Rate) controller is a hardware component commonly used in digital systems, especially in microcontrollers, microprocessors, and FPGAs (Field-Programmable Gate Arrays) . The DDR controller serves as an interface between a CPU or processor and the DDR memory. It manages the read and write operations, ensuring that data is transferred correctly and efficiently.

[0056] In some embodiments, the one or more second processors P2 further include a memory. In some embodiments, the controller is configured to write the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) into the memory.

[0057] In some embodiments, the memory is a DDR DPRAM ( “Double Data Rate Dual-Port RAM” ) memory. DDR DPRAM is a type of memory component used in digital systems, particularly in FPGAs (Field-Programmable Gate Arrays) and other integrated circuits. DDR DPRAM is a specialized form of Dual-Port RAM (Random-Access Memory) that operates with double data rate (DDR) interfaces, meaning it can read and write data on both the rising and falling edges of the clock signal.

[0058] In some embodiments, the controller is configured to read the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) from the memory, and transmit the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) to the display panel DP.

[0059] FIG. 5 illustrates a process of writing a second image into a memory and reading a first sub-image and a second sub-image from the memory in some embodiments according to the present disclosure. In one particular example, the second image IM2 is stored in the memory in a left-to-right, top-to-bottom scanning manner. In another example, the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) are simultaneously read out from the memory in the same left-to-right, top-to-bottom scanning manner, as shown in FIG. 5.

[0060] In some embodiments, referring to FIG. 4, the one or more second processors P2 are configured to transmit the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) to the display panel DP. In some embodiments, the one or more second processors P2 are configured to transmit the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) to the display panel DP through two interfaces, e.g., two eDP1.4 interfaces. In some embodiments, the display panel DP includes multiple timing controllers TCON (e.g., two timing controllers) configured to receive the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) .

[0061] In some embodiments, the display panel DP includes a display module DM configured to display a third image IM3 comprising the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) . In some embodiments, the third image IM3 has a third resolution, and the original image portion OIP has an original resolution, wherein the third resolution is different from (e.g., greater than) the original resolution. In one particular example, the original resolution is 5248*520 pixels, and the third resolution is 10496*1040 pixels.

[0062] Referring to FIG. 4, the one or more first processors P1 in some embodiments further includes a decoder, e.g., a H 264 / 265 decoder. H 264 / 265 decoders are hardware or software components used to decode video streams compressed using the H. 264 or H. 265 video compression standards. These decoders are essential for playback and viewing of video content that has been encoded with these compression formats.

[0063] In some embodiments, the one or more first processors P1 further includes one or more central processing unit cores such as ARM cores. ARM cores are central processing unit cores designed by ARM Holdings.

[0064] In some embodiments, the one or more first processors P1 further includes a Universal Serial Bus interface USB.

[0065] In some embodiments, the one or more first processors P1 further includes an inter-integrated circuit I2C. The inter-integrated circuit I2C is a widely used serial communication protocol that enables data exchange between microcontrollers, sensors, memory devices, and various other integrated circuits within electronic systems.

[0066] In some embodiments, the one or more second processors P2 further includes a Low-Voltage Differential Signaling interface LVDS. The Low-Voltage Differential Signaling interface LVDS is a high-speed, low-power, and low-voltage digital interface technology used for transmitting data between electronic devices. LVDS is known for its ability to transmit data at high speeds while consuming minimal power, making it particularly suitable for various applications, including displays, communication links, and high-speed data transfers.

[0067] FIG. 6 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure. Referring to FIG. 6, the one or more first processors P1 in some embodiments are configured to receive an original image OI, and are configured to generate a first image IM1 based on the original image OI. In some embodiments, the first image IM1 includes an original image portion OIP and a filler image portion FIP, wherein the original image portion OIP includes contents of the original image OI, and the filler image portion FIP includes a background image configured to fill a space in the first image IM1 outside the original image portion OIP. In one particular example, the filler image portion FIP includes a monochrome image portion, e.g., a white image portion.

[0068] In some embodiments, the one or more first processors P1 are configured to divide the original image OI into multiple original sub-images. Optionally, the multiple original sub-images have a same size. In one particular example, the original image OI has an original resolution of 10496*1040 pixels, the one or more first processors P1 are configured to divide the original image OI into two original sub-images including a first original sub-image OI-1 and a second original sub-image OI-2. In another example, the first original sub-image OI-1  has a resolution of 5248*1040 pixels, and the second original sub-image OI-2 has a resolution of 5248*1040 pixels.

[0069] In some embodiments, the original image OI has an original resolution, and the first image IM1 has a first resolution, wherein the first resolution is different from the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the first resolution is 7680*4320 pixels.

[0070] In some embodiments, the one or more first processors P1 are configured to transmit the first image IM1 to the one or more second processors P2. In some embodiments, the one or more first processors P1 are configured to transmit the first image IM1 to the one or more second processors P2 through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0071] The multiple original sub-images (e.g., the first original sub-image OI-1 and the second original sub-image OI-2) and the filler image portion FIP may be positioned in the first image IM1 in any appropriate relative position with respect to each other. In one particular example, the original image portion OIP is positioned in the top-left corner of the first image IM1. In another example, the multiple original sub-images (e.g., the first original sub-image OI-1 and the second original sub-image OI-2) are sequentially arranged along a top to bottom direction.

[0072] In some embodiments, the one or more second processors P2 are configured to receive the first image IM1. In some embodiments, the one or more second processors P2 are configured to receive the first image IM1 through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0073] In some embodiments, the one or more second processors P2 are configured to extract the original image portion OIP (including the multiple original sub-images such as the first original sub-image OI-1 and the second original sub-image OI-2) from the first image IM1. In some embodiments, the one or more second processors P2 are configured to store position information of the original image portion OIP (including position information of the multiple original sub-images such as the first original sub-image OI-1 and the second original sub-image OI-2, respectively) in the first image IM1. In some embodiments, the one or more  second processors P2 are further configured to remove the filler image portion FIP from the first image IM1.

[0074] In some embodiments, the one or more second processors P2 include a controller. In some embodiments, the controller is configured to rearrange the multiple original sub-images (e.g., the first original sub-image OI-1 and the second original sub-image OI-2) extracted from the first image IM1, thereby generating a second image IM2. In some embodiments, the controller is configured to rearrange the multiple original sub-images (e.g., the first original sub-image OI-1 and the second original sub-image OI-2) extracted from the first image IM1 from a first arrangement to a second arrangement, wherein the first arrangement is different from the second arrangement, thereby generating the second image IM2. The second image IM2 includes multiple sub-images such as a first sub-image IM2-1 and a second sub-image IM2-2 arranged in the second arrangement. In one particular example, the multiple original sub-images (e.g., the first original sub-image OI-1 and the second original sub-image OI-2) are sequentially arranged along a first direction in the first arrangement, and the multiple sub-images (including the first sub-image IM2-1 and the second sub-image IM2-2) are sequentially arranged along a second direction in the second arrangement, wherein the first direction is different from the second direction. In one particular example, the first direction is perpendicular to the second direction.

[0075] In some embodiments, the second image IM2 has a second resolution, and the original image OI has an original resolution, wherein the second resolution is the same as the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the second resolution is 10496*1040 pixels.

[0076] In some embodiments, the controller is a DDR controller. A DDR (Double Data Rate) controller is a hardware component commonly used in digital systems, especially in microcontrollers, microprocessors, and FPGAs (Field-Programmable Gate Arrays) . The DDR controller serves as an interface between a CPU or processor and the DDR memory. It manages the read and write operations, ensuring that data is transferred correctly and efficiently.

[0077] In some embodiments, the one or more second processors P2 further include a memory. In some embodiments, the controller is configured to write the multiple original sub-images (e.g., the first original sub-image OI-1 and the second original sub-image OI-2) into the memory.

[0078] In some embodiments, the memory is a DDR DPRAM ( “Double Data Rate Dual-Port RAM” ) memory. DDR DPRAM is a type of memory component used in digital systems, particularly in FPGAs (Field-Programmable Gate Arrays) and other integrated circuits. DDR DPRAM is a specialized form of Dual-Port RAM (Random-Access Memory) that operates  with double data rate (DDR) interfaces, meaning it can read and write data on both the rising and falling edges of the clock signal.

[0079] In some embodiments, the controller is configured to read multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) from the memory, and transmit the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) to the display panel DP.

[0080] FIG. 7 illustrates a process of writing a second image into a memory and reading a first sub-image and a second sub-image from the memory in some embodiments according to the present disclosure. In one particular example, the original image portion OIP (e.g., the first original sub-image OI-1 and the second original sub-image OI-2) are stored in the memory in a left-to-right, top-to-bottom scanning manner. In another example, the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) are simultaneously read out from the memory in the same left-to-right, top-to-bottom scanning manner, as shown in FIG. 7.

[0081] In some embodiments, referring to FIG. 6, the one or more second processors P2 are configured to transmit the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) to the display panel DP. In some embodiments, the one or more second processors P2 are configured to transmit the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) to the display panel DP through two interfaces, e.g., two eDP1.4 interfaces. In some embodiments, the display panel DP includes multiple timing controllers TCON (e.g., two timing controllers) configured to receive the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) .

[0082] In some embodiments, the display panel DP includes a display module DM configured to display a third image IM3 comprising the multiple sub-images (e.g., the first sub-image IM2-1 and the second sub-image IM2-2) .

[0083] In some embodiments, the third image IM3 has a third resolution, and the original image OI has an original resolution, wherein the third resolution is the same as the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the third resolution is 10496*1040 pixels.

[0084] In some embodiments, the original image may be divided into multiple original sub-images. Optionally, the number of the multiple original sub-images is the same as the number of the multiple display regions of the display panel.

[0085] FIG. 8 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure. Referring to FIG. 8, the one or more first processors P1 in some embodiments are configured to receive an original image OI, and are configured to generate a first image IM1 based on the original image OI. In some embodiments, the first image IM1 includes an original image portion OIP and a filler image  portion FIP, wherein the original image portion OIP includes contents of the original image OI, and the filler image portion FIP includes a background image configured to fill a space in the first image IM1 outside the original image portion OIP. In one particular example, the filler image portion FIP includes a monochrome image portion, e.g., a white image portion.

[0086] In some embodiments, the one or more first processors P1 are configured to divide the original image OI into multiple original sub-images. Optionally, the multiple original sub-images have a same size. In one particular example, the original image OI has an original resolution of 10496*1040 pixels, the one or more first processors P1 are configured to divide the original image OI into three original sub-images including a first original sub-image OI-1, a second original sub-image OI-2, and a third original sub-image OI-3. In another example, the first original sub-image OI-1 has a resolution of 3499*1040 pixels, the second original sub-image OI-2 has a resolution of 3499*1040 pixels, and the third original sub-image OI-3 has a resolution of 3499*1040 pixels.

[0087] In some embodiments, the original image OI has an original resolution, and the first image IM1 has a first resolution, wherein the first resolution is different from the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the first resolution is 7680*4320 pixels.

[0088] In some embodiments, the one or more first processors P1 are configured to transmit the first image IM1 to the one or more second processors P2. In some embodiments, the one or more first processors P1 are configured to transmit the first image IM1 to the one or more second processors P2 through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0089] The multiple original sub-images (e.g., the first original sub-image OI-1, the second original sub-image OI-2, and the third original sub-image OI-3) and the filler image portion FIP may be positioned in the first image IM1 in any appropriate relative position with respect to each other. In one particular example, the original image portion OIP is positioned in the top-left corner of the first image IM1. In another example, the first original sub-image OI-1 and the third original sub-image OI-3 are sequentially arranged along a top to bottom direction, and the first original sub-image OI-1 and the second original sub-image OI-2 are sequentially arranged along a left to right direction.

[0090] In some embodiments, the one or more second processors P2 are configured to receive the first image IM1. In some embodiments, the one or more second processors P2 are configured to receive the first image IM1 through a data interface. Optionally, the data  interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0091] In some embodiments, the one or more second processors P2 are configured to extract the original image portion OIP (including the multiple original sub-images such as the first original sub-image OI-1, the second original sub-image OI-2, and the third original sub-image OI-3) from the first image IM1. In some embodiments, the one or more second processors P2 are configured to store position information of the original image portion OIP (including position information of the multiple original sub-images such as including the multiple original sub-images such as the first original sub-image OI-1, the second original sub-image OI-2, and the third original sub-image OI-3, respectively) in the first image IM1. In some embodiments, the one or more second processors P2 are further configured to remove the filler image portion FIP from the first image IM1.

[0092] In some embodiments, the one or more second processors P2 include a controller. In some embodiments, the controller is configured to rearrange the multiple original sub-images (e.g., the first original sub-image OI-1, the second original sub-image OI-2, and the third original sub-image OI-3) extracted from the first image IM1, thereby generating a second image IM2. In some embodiments, the controller is configured to rearrange the multiple original sub-images (e.g., the first original sub-image OI-1, the second original sub-image OI-2, and the third original sub-image OI-3) extracted from the first image IM1 from a first arrangement to a second arrangement, wherein the first arrangement is different from the second arrangement, thereby generating the second image IM2. The second image IM2 includes multiple sub-images such as a first sub-image IM2-1, a second sub-image IM2-2, and a third sub-image IM2-3 arranged in the second arrangement. In one particular example, the first original sub-image OI-1 and the third original sub-image OI-3 are sequentially arranged along a first direction in the first arrangement; the first original sub-image OI-1 and the second original sub-image OI-2) are sequentially arranged along a second direction in the first arrangement; and the multiple sub-images (including the first sub-image IM2-1, the second sub-image IM2-2, and the third sub-image IM2-3) are sequentially arranged along the second direction in the second arrangement, wherein the first direction is different from the second direction. In one particular example, the first direction is perpendicular to the second direction.

[0093] In some embodiments, the second image IM2 has a second resolution, and the original image OI has an original resolution, wherein the second resolution is the same as the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the second resolution is 10496*1040 pixels.

[0094] In some embodiments, the controller is a DDR controller. A DDR (Double Data Rate) controller is a hardware component commonly used in digital systems, especially in microcontrollers, microprocessors, and FPGAs (Field-Programmable Gate Arrays) . The DDR controller serves as an interface between a CPU or processor and the DDR memory. It manages the read and write operations, ensuring that data is transferred correctly and efficiently.

[0095] In some embodiments, the one or more second processors P2 further include a memory. In some embodiments, the controller is configured to write the multiple original sub-images (e.g., the first original sub-image OI-1 and the second original sub-image OI-2) into the memory.

[0096] In some embodiments, the memory is a DDR DPRAM ( “Double Data Rate Dual-Port RAM” ) memory. DDR DPRAM is a type of memory component used in digital systems, particularly in FPGAs (Field-Programmable Gate Arrays) and other integrated circuits. DDR DPRAM is a specialized form of Dual-Port RAM (Random-Access Memory) that operates with double data rate (DDR) interfaces, meaning it can read and write data on both the rising and falling edges of the clock signal.

[0097] In some embodiments, the controller is configured to read multiple sub-images (e.g., the first sub-image IM2-1, the second sub-image IM2-2, and the third sub-image IM2-3) from the memory, and transmit the multiple sub-images (e.g., the first sub-image IM2-1, the second sub-image IM2-2, and the third sub-image IM2-3) to the display panel DP.

[0098] FIG. 9 illustrates a process of writing a second image into a memory and reading a first sub-image, a second sub-image, and a third sub-image from the memory in some embodiments according to the present disclosure. In one particular example, each of the multiple original sub-images (e.g., the first original sub-image OI-1, the second original sub-image OI-2, and the third original sub-image OI-3) is stored in the memory in a left-to-right, top-to-bottom scanning manner. In another example, the multiple sub-images (e.g., the first sub-image IM2-1, the second sub-image IM2-2, and the third sub-image IM2-3) are simultaneously read out from the memory in the same left-to-right, top-to-bottom scanning manner, as shown in FIG. 9.

[0099] In some embodiments, referring to FIG. 8, the one or more second processors P2 are configured to transmit the multiple sub-images (e.g., the first sub-image IM2-1, the second sub-image IM2-2, and the third sub-image IM2-3) to the display panel DP. In some embodiments, the one or more second processors P2 are configured to transmit the multiple sub-images (e.g., the first sub-image IM2-1, the second sub-image IM2-2, and the third sub-image IM2-3) to the display panel DP through two interfaces, e.g., three eDP1.4 interfaces. In some embodiments, the display panel DP includes multiple timing controllers TCON (e.g.,  three timing controllers) configured to receive the multiple sub-images (e.g., the first sub-image IM2-1, the second sub-image IM2-2, and the third sub-image IM2-3) .

[0100] In some embodiments, the display panel DP includes a display module DM configured to display a third image IM3 comprising the multiple sub-images (e.g., the first sub-image IM2-1, the second sub-image IM2-2, and the third sub-image IM2-3) .

[0101] In some embodiments, the third image IM3 has a third resolution, and the original image OI has an original resolution, wherein the third resolution is the same as the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the third resolution is 10496*1040 pixels.

[0102] FIG. 10 is a schematic diagram illustrating the structure of a display apparatus in some embodiments according to the present disclosure. FIG. 11 illustrates a process of writing a second image into a memory and reading a first sub-image, a second sub-image, and a third sub-image from the memory in some embodiments according to the present disclosure. The display apparatus depicted in FIG. 10 and FIG. 11 differs from the display apparatus depicted in FIG. 8 and FIG. 9 in that the first original sub-image OI-1, the second original sub-image OI-2, and the third original sub-image OI-3 in the first image IM1 are arranged in different manners.

[0103] In the display apparatus depicted in FIG. 10 and FIG. 11, the original image portion OIP is positioned in the top-left corner of the first image IM1; the first original sub-image OI-1, the second original sub-image OI-2, and the third original sub-image OI-3 are sequentially arranged along a top to bottom direction. In the display apparatus depicted in FIG. 8 and FIG. 9, the original image portion OIP is positioned in the top-left corner of the first image IM1; the first original sub-image OI-1 and the third original sub-image OI-3 are sequentially arranged along a top to bottom direction; and the first original sub-image OI-1 and the second original sub-image OI-2 are sequentially arranged along a left to right direction.

[0104] In another aspect, the present disclosure provides a display apparatus, comprising the driving system described herein, and a display panel configured to receive multiple sub-images from the one or more second processors. In some embodiments, the display panel is configured to display a third image. Examples of appropriate display apparatuses include, but are not limited to, an electronic paper, a mobile phone, a tablet computer, a television, a monitor, a notebook computer, a digital album, a GPS, etc. Optionally, the display apparatus is a liquid crystal display apparatus. Optionally, the display apparatus is an organic light emitting diode display apparatus. Optionally, the display apparatus is a micro light emitting diode display apparatus. Optionally, the display apparatus is a mini light emitting diode display apparatus.

[0105] In some embodiments, the one or more second processors comprise an upscaler configured to stretch the original image portion extracted from the first image, thereby performing an upscaling process on the original image portion to generate the second image. In some embodiments, the display panel is configured to display a third image having a third resolution. Optionally, the third resolution is different from the original resolution.

[0106] In some embodiments, the one or more second processors comprise a controller configured to rearrange multiple original sub-images extracted from the first image, thereby generating the second image. In some embodiments, the display panel is configured to display a third image having a third resolution. Optionally, the third resolution is the same as the original resolution. Optionally, a number of the multiple original sub-images is the same as a number of display regions of the display panel.

[0107] In another aspect, the present disclosure provides a method of image display. FIG. 12 is a flow chart illustrating a method of image display in some embodiments according to the present disclosure. Referring to FIG. 12, the method in some embodiments includes receiving, by one or more first processors, an original image; and generating, by the one or more first processors, a first image based on the original image. Optionally, the first image comprises an original image portion and a filler image portion, wherein the original image portion comprises contents of the original image, and the filler image portion comprises a background image configured to fill a space in the first image outside the original image portion. In one particular example, the filler image portion includes a monochrome image portion, e.g., a white image portion. In some embodiments, the method further includes receiving, by one or more second processors, the first image from the one or more first processors; extracting, by the one or more second processors, the original image portion from the first image; and modifying, by the one or more second processors, the original image portion to generate a second image. As used herein, the term “modifying” refers to any modification such as image stretching, sub-image rearrangement, image filtering, and / or image enhancement, or the like.

[0108] In some embodiments, the original image has an original resolution; the first image has a first resolution; and the first resolution is different from (e.g., greater than) the original resolution. In one particular example, the original resolution is 5248*520 pixels, and the first resolution is 7680*4320 pixels.

[0109] In some embodiments, the method further includes transmitting, by the one or more first processors, the first image to the one or more second processors. In some embodiments, the method further includes transmitting, by the one or more first processors, the first image to the one or more second processors through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular  example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0110] The original image portion and the filler image portion may be positioned in the first image in any appropriate relative position with respect to each other. In one particular example, the original image portion is positioned in the top-left corner of the first image.

[0111] In some embodiments, the method further includes receiving, by the one or more second processors, the first image. In some embodiments, the method further includes receiving, by the one or more second processors, the first image through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0112] In some embodiments, the one or more second processors include an upscaler. In some embodiments, the method further includes stretching, by the upscaler, the original image portion extracted from the first image, thereby performing an upscaling process on the original image portion to generate a second image. Various appropriate stretching algorithms may be used to stretch the original image portion extracted from the first image. Examples of stretching algorithms include a linear stretching algorithm and a bilinear stretching algorithm.

[0113] In some embodiments, the second image has a second resolution, and the original image portion has an original resolution, wherein the second resolution is different from (e.g., greater than) the original resolution. In one particular example, the original resolution is 5248*520 pixels, and the second resolution is 10496*1040 pixels.

[0114] In some embodiments, the one or more second processors P2 include a controller. In some embodiments, the method further includes dividing, by the controller, the second image into multiple sub-images. Optionally, the multiple sub-images have a same size. In one particular example, the second image has a second resolution of 10496*1040 pixels, the method includes dividing, by the controller, the second image into two sub-images including a first sub-image and a second sub-image. In another example, the first sub-image has a resolution of 5248*520 pixels, and the second sub-image has a resolution of 5248*520 pixels.

[0115] In some embodiments, the one or more second processors P2 further include a memory. In some embodiments, the method further includes writing, by the controller, the multiple sub-images (e.g., the first sub-image and the second sub-image) into the memory.

[0116] In some embodiments, the method further includes reading, by the controller, the multiple sub-images (e.g., the first sub-image and the second sub-image) from the memory, and transmitting, by the controller, the multiple sub-images (e.g., the first sub-image and the second sub-image) to the display panel.

[0117] In one particular example, the second image is stored in the memory in a left-to-right, top-to-bottom scanning manner. In another example, the multiple sub-images (e.g., the first sub-image and the second sub-image) are simultaneously read out from the memory in the same left-to-right, top-to-bottom scanning manner.

[0118] In some embodiments, the method further includes transmitting, by the one or more second processors, the multiple sub-images (e.g., the first sub-image and the second sub-image) to the display panel. In some embodiments, the method further includes transmitting, by the one or more second processors, the multiple sub-images (e.g., the first sub-image and the second sub-image) to the display panel through two interfaces, e.g., two eDP1.4 interfaces. In some embodiments, the display panel includes multiple timing controllers (e.g., two timing controllers) configured to receive the multiple sub-images (e.g., the first sub-image and the second sub-image) .

[0119] In some embodiments, the display panel includes a display module, and the method further includes displaying, by the display module, a third image comprising the multiple sub-images (e.g., the first sub-image and the second sub-image) . In some embodiments, the third image has a third resolution, and the original image portion has an original resolution, wherein the third resolution is different from (e.g., greater than) the original resolution. In one particular example, the original resolution is 5248*520 pixels, and the third resolution is 10496*1040 pixels.

[0120] In some embodiments, the method includes receiving, by the one or more first processors, an original image, and generating, by the one or more first processors, a first image based on the original image. In some embodiments, the first image includes an original image portion and a filler image portion, wherein the original image portion includes contents of the original image, and the filler image portion includes a background image configured to fill a space in the first image outside the original image portion. In one particular example, the filler image portion includes a monochrome image portion, e.g., a white image portion.

[0121] In some embodiments, the method further includes dividing, by the one or more first processors, the original image into multiple original sub-images. Optionally, the multiple original sub-images have a same size. In one particular example, the original image has an original resolution of 10496*1040 pixels, the method further includes dividing, by the one or more first processors, the original image into two original sub-images including a first original sub-image and a second original sub-image. In another example, the first original sub-image has a resolution of 5248*1040 pixels, and the second original sub-image has a resolution of 5248*1040 pixels.

[0122] In some embodiments, the original image has an original resolution, and the first image has a first resolution, wherein the first resolution is different from the original resolution.  In one particular example, the original resolution is 10496*1040 pixels, and the first resolution is 7680*4320 pixels.

[0123] In some embodiments, the method further includes transmitting, by the one or more first processors, the first image to the one or more second processors. In some embodiments, the method further includes transmitting, by the one or more first processors, the first image to the one or more second processors through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0124] The multiple original sub-images (e.g., the first original sub-image and the second original sub-image) and the filler image portion may be positioned in the first image in any appropriate relative position with respect to each other. In one particular example, the original image portion is positioned in the top-left corner of the first image. In another example, the multiple original sub-images (e.g., the first original sub-image and the second original sub-image) are sequentially arranged along a top to bottom direction.

[0125] In some embodiments, the method further includes receiving, by the one or more second processors, the first image. In some embodiments, the method further includes receiving, by the one or more second processors, the first image through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0126] In some embodiments, the method further includes extracting, by the one or more second processors, the original image portion (including the multiple original sub-images such as the first original sub-image and the second original sub-image) from the first image. In some embodiments, the method further includes storing, by the one or more second processors, position information of the original image portion (including position information of the multiple original sub-images such as the first original sub-image and the second original sub-image, respectively) in the first image. In some embodiments, the method further includes removing, by the one or more second processors, the filler image portion from the first image.

[0127] In some embodiments, the one or more second processors P2 include a controller. In some embodiments, the method further includes rearranging, by the controller, the multiple original sub-images (e.g., the first original sub-image and the second original sub-image) extracted from the first image, thereby generating a second image. In some embodiments, the method further includes rearranging, by the controller, the multiple original sub-images (e.g.,  the first original sub-image and the second original sub-image) extracted from the first image from a first arrangement to a second arrangement, wherein the first arrangement is different from the second arrangement, thereby generating the second image. The second image includes multiple sub-images such as a first sub-image and a second sub-image arranged in the second arrangement. In one particular example, the multiple original sub-images (e.g., the first original sub-image and the second original sub-image) are sequentially arranged along a first direction in the first arrangement, and the multiple sub-images (including the first sub-image and the second sub-image) are sequentially arranged along a second direction in the second arrangement, wherein the first direction is different from the second direction. In one particular example, the first direction is perpendicular to the second direction.

[0128] In some embodiments, the second image has a second resolution, and the original image has an original resolution, wherein the second resolution is the same as the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the second resolution is 10496*1040 pixels.

[0129] In some embodiments, the one or more second processors further include a memory. In some embodiments, the method further includes writing, by the controller, the multiple original sub-images (e.g., the first original sub-image and the second original sub-image) into the memory.

[0130] In some embodiments, the method further includes reading, by the controller, multiple sub-images (e.g., the first sub-image and the second sub-image) from the memory, and transmitting, by the controller, the multiple sub-images (e.g., the first sub-image and the second sub-image) to the display panel.

[0131] In one particular example, the original image portion (e.g., the first original sub-image and the second original sub-image) are stored in the memory in a left-to-right, top-to-bottom scanning manner. In another example, the multiple sub-images (e.g., the first sub-image and the second sub-image) are simultaneously read out from the memory in the same left-to-right, top-to-bottom scanning manner.

[0132] In some embodiments, the method further includes transmitting, by the one or more second processors, the multiple sub-images (e.g., the first sub-image and the second sub-image) to the display panel. In some embodiments, the method further includes transmitting, by the one or more second processors, the multiple sub-images (e.g., the first sub-image and the second sub-image) to the display panel through two interfaces, e.g., two eDP1.4 interfaces. In some embodiments, the display panel includes multiple timing controllers (e.g., two timing controllers) configured to receive the multiple sub-images (e.g., the first sub-image and the second sub-image) .

[0133] In some embodiments, the display panel includes a display module, and the method further includes displaying, by the display module, a third image comprising the multiple sub-images (e.g., the first sub-image and the second sub-image) .

[0134] In some embodiments, the third image has a third resolution, and the original image has an original resolution, wherein the third resolution is the same as the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the third resolution is 10496*1040 pixels.

[0135] In some embodiments, the method includes dividing the original image into multiple original sub-images. Optionally, the number of the multiple original sub-images is the same as the number of the multiple display regions of the display panel.

[0136] In some embodiments, the method includes receiving, by the one or more first processors, an original image, generating, by the one or more first processors, a first image based on the original image. In some embodiments, the first image includes an original image portion and a filler image portion, wherein the original image portion includes contents of the original image, and the filler image portion includes a background image configured to fill a space in the first image outside the original image portion. In one particular example, the filler image portion includes a monochrome image portion, e.g., a white image portion.

[0137] In some embodiments, the method further includes dividing, by the one or more first processors, the original image into multiple original sub-images. Optionally, the multiple original sub-images have a same size. In one particular example, the original image has an original resolution of 10496*1040 pixels, the method further includes dividing, by the one or more first processors, the original image into three original sub-images including a first original sub-image, a second original sub-image, and a third original sub-image. In another example, the first original sub-image has a resolution of 3499*1040 pixels, the second original sub-image has a resolution of 3499*1040 pixels, and the third original sub-image has a resolution of 3499*1040 pixels.

[0138] In some embodiments, the original image has an original resolution, and the first image has a first resolution, wherein the first resolution is different from the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the first resolution is 7680*4320 pixels.

[0139] In some embodiments, the method further includes transmitting, by the one or more first processors, the first image to the one or more second processors. In some embodiments, the method further includes transmitting, by the one or more first processors, the first image to the one or more second processors through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular  example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0140] The multiple original sub-images (e.g., the first original sub-image, the second original sub-image, and the third original sub-image) and the filler image portion may be positioned in the first image in any appropriate relative position with respect to each other. In one particular example, the original image portion is positioned in the top-left corner of the first image. In another example, the first original sub-image and the third original sub-image are sequentially arranged along a top to bottom direction, and the first original sub-image and the second original sub-image are sequentially arranged along a left to right direction.

[0141] In some embodiments, the method further includes receiving, by the one or more second processors, the first image. In some embodiments, the method further includes receiving, by the one or more second processors, the first image through a data interface. Optionally, the data interface is a high-definition multimedia interface. In some embodiments, the first resolution is a standard resolution compatible with data transmission using the data interface. In one particular example, the data interface is a high-definition multimedia interface HDMI2.1, and the first resolution is 7680*4320 pixels.

[0142] In some embodiments, the method further includes extracting, by the one or more second processors, the original image portion (including the multiple original sub-images such as the first original sub-image, the second original sub-image, and the third original sub-image) from the first image. In some embodiments, the method further includes storing, by the one or more second processors, position information of the original image portion (including position information of the multiple original sub-images such as including the multiple original sub-images such as the first original sub-image, the second original sub-image, and the third original sub-image, respectively) in the first image. In some embodiments, the method further includes removing, by the one or more second processors, the filler image portion from the first image.

[0143] In some embodiments, the one or more second processors P2 include a controller. In some embodiments, the method further includes rearranging, by the controller, the multiple original sub-images (e.g., the first original sub-image, the second original sub-image, and the third original sub-image) extracted from the first image, thereby generating a second image. In some embodiments, the method further includes rearranging, by the controller, the multiple original sub-images (e.g., the first original sub-image, the second original sub-image, and the third original sub-image) extracted from the first image from a first arrangement to a second arrangement, wherein the first arrangement is different from the second arrangement, thereby generating the second image. The second image includes multiple sub-images such as a first sub-image, a second sub-image, and a third sub-image arranged in the second arrangement. In one particular example, the first original sub-image and the third original sub-image are  sequentially arranged along a first direction in the first arrangement; the first original sub-image and the second original sub-image) are sequentially arranged along a second direction in the first arrangement; and the multiple sub-images (including the first sub-image, the second sub-image, and the third sub-image) are sequentially arranged along the second direction in the second arrangement, wherein the first direction is different from the second direction. In one particular example, the first direction is perpendicular to the second direction.

[0144] In some embodiments, the second image has a second resolution, and the original image has an original resolution, wherein the second resolution is the same as the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the second resolution is 10496*1040 pixels.

[0145] In some embodiments, the one or more second processors further include a memory. In some embodiments, the method further includes writing, by the controller, the multiple original sub-images (e.g., the first original sub-image and the second original sub-image) into the memory.

[0146] In some embodiments, the method further includes reading, by the controller, multiple sub-images (e.g., the first sub-image, the second sub-image, and the third sub-image) from the memory, and transmitting, by the controller, the multiple sub-images (e.g., the first sub-image, the second sub-image, and the third sub-image) to the display panel.

[0147] In one particular example, each of the multiple original sub-images (e.g., the first original sub-image, the second original sub-image, and the third original sub-image) is stored in the memory in a left-to-right, top-to-bottom scanning manner. In another example, the multiple sub-images (e.g., the first sub-image, the second sub-image, and the third sub-image) are simultaneously read out from the memory in the same left-to-right, top-to-bottom scanning manner.

[0148] In some embodiments, the method further includes transmitting, by the one or more second processors, the multiple sub-images (e.g., the first sub-image, the second sub-image, and the third sub-image) to the display panel. In some embodiments, the method further includes transmitting, by the one or more second processors, the multiple sub-images (e.g., the first sub-image, the second sub-image, and the third sub-image) to the display panel through two interfaces, e.g., three eDP1.4 interfaces. In some embodiments, the display panel DP includes multiple timing controllers (e.g., three timing controllers) configured to receive the multiple sub-images (e.g., the first sub-image, the second sub-image, and the third sub-image) .

[0149] In some embodiments, the display panel includes a display module, and the method further includes displaying, by the display module, a third image comprising the multiple sub-images (e.g., the first sub-image and the second sub-image) .

[0150] In some embodiments, the third image has a third resolution, and the original image has an original resolution, wherein the third resolution is the same as the original resolution. In one particular example, the original resolution is 10496*1040 pixels, and the third resolution is 10496*1040 pixels.

[0151] In some embodiments, the original image portion is positioned in the top-left corner of the first image; the first original sub-image, the second original sub-image, and the third original sub-image are sequentially arranged along a top to bottom direction. In alternative embodiments, the original image portion is positioned in the top-left corner of the first image; the first original sub-image and the third original sub-image are sequentially arranged along a top to bottom direction; and the first original sub-image and the second original sub-image are sequentially arranged along a left to right direction.

[0152] In another aspect, the present disclosure further provides a computer-program product. In some embodiments, the computer-program product includes a non-transitory tangible computer-readable medium having computer-readable instructions thereon. In some embodiments, the computer-readable instructions is executable by a processor to cause the processor to perform receiving, by one or more first processors, an original image; and generating, by the one or more first processors, a first image based on the original image. In some embodiments, the first image comprises an original image portion and a filler image portion, wherein the original image portion comprises contents of the original image, and the filler image portion comprises a background image configured to fill a space in the first image outside the original image portion. In some embodiments, the computer-readable instructions is further executable by a processor to cause the processor to perform receiving, by one or more second processors, the first image from the one or more first processors; extracting, by the one or more second processors, the original image portion from the first image; and modifying, by the one or more second processors, the original image portion to generate a second image. In some embodiments, the original image has an original resolution; the first image has a first resolution; and the first resolution is different from the original resolution.

[0153] In some embodiments, the one or more second processors comprise an upscaler. In some embodiments, the computer-readable instructions is further executable by a processor to cause the processor to perform stretching, by the upscaler, the original image portion extracted from the first image, thereby performing an upscaling process on the original image portion to generate the second image. In some embodiments, the second image has a second resolution; and the second resolution is different from the original resolution.

[0154] In some embodiments, the one or more second processors further comprise a controller. In some embodiments, the computer-readable instructions is further executable by a processor to cause the processor to perform dividing, by the controller, the second image into multiple sub-images.

[0155] In some embodiments, the one or more second processors further comprise a memory. In some embodiments, the computer-readable instructions is further executable by a processor to cause the processor to perform writing, by the controller, the multiple sub-images into the memory; and reading, by the controller, the multiple sub-images from the memory, thereby dividing the second image into the multiple sub-images.

[0156] In some embodiments, the one or more second processors further comprise a memory. In some embodiments, the computer-readable instructions is further executable by a processor to cause the processor to perform rearranging, by the controller, multiple original sub-images extracted from the first image, thereby generating the second image. In some embodiments, the second image has a second resolution; and the second resolution is the same as the original resolution.

[0157] In some embodiments, the computer-readable instructions is further executable by a processor to cause the processor to perform dividing, by the one or more first processors, the original image into the multiple original sub-images.

[0158] In some embodiments, the computer-readable instructions is further executable by a processor to cause the processor to perform rearranging, by the controller, the multiple original sub-images extracted from the first image from a first arrangement to a second arrangement, wherein the first arrangement is different from the second arrangement, thereby generating the second image. The second image comprises multiple sub-images arranged in the second arrangement.

[0159] In some embodiments, the multiple original sub-images are sequentially arranged along a first direction in the first arrangement; the multiple sub-images are sequentially arranged along a second direction in the second arrangement; and the first direction is different from the second direction.

[0160] In some embodiments, the multiple original sub-images comprise a first original sub-image, a second original sub-image, and a third original sub-image; and the multiple sub-images comprise a first sub-image, a second sub-image, and a third sub-image.

[0161] In some embodiments, the first original sub-image and the third original sub-image are sequentially arranged along a first direction in the first arrangement; the first original sub-image and the second original sub-image are sequentially arranged along a second direction in the first arrangement; the first sub-image, the second sub-image, and the third sub-image are sequentially arranged along the second direction in the second arrangement; and the first direction is different from the second direction.

[0162] In some embodiments, the first original sub-image, the second original sub-image, and the third original sub-image are sequentially arranged along a first direction in the first arrangement; the first sub-image, the second sub-image, and the third sub-image are  sequentially arranged along the second direction in the second arrangement; and the first direction is different from the second direction.

[0163] In some embodiments, the one or more second processors further comprise a memory. In some embodiments, the computer-readable instructions is further executable by a processor to cause the processor to perform writing, by the controller, the multiple original sub-images into the memory; and reading, by the controller, the multiple sub-images from the memory, thereby rearranging the multiple original sub-images in the first image.

[0164] All or some of steps of the method, functional modules / units in the system and the device disclosed above may be implemented as software, firmware, hardware, or suitable combinations thereof. In a hardware implementation, a division among functional modules / units mentioned in the above description does not necessarily correspond to the division among physical components. For example, one physical component may have a plurality of functions, or one function or step may be performed by several physical components in cooperation. Some or all of the physical components may be implemented as software executed by a processor, such as a central processing unit, a digital signal processor, or a microprocessor, or as hardware, or as an integrated circuit, such as an application specific integrated circuit. Such software may be distributed on a computer-readable storage medium, which may include a computer storage medium (or a non-transitory medium) and a communication medium (or a transitory medium) . The term computer storage medium includes volatile and nonvolatile, removable and non-removable media implemented in any method or technology for storage of information, such as computer readable instructions, data structures, program modules or other data, as is well known to one of ordinary skill in the art. A computer storage medium includes, but is not limited to, RAM, ROM, EEPROM, flash memory or other memory technology, CD-ROM, Digital Versatile Disk (DVD) or other optical disk storage, magnetic cassette, magnetic tape, magnetic disk storage or other magnetic storage device, or any other medium which may be used to store desired information, and which may be accessed by a computer. In addition, a communication medium typically embodies computer readable instructions, data structures, program modules or other data in a modulated data signal such as a carrier wave or other transport mechanism, and includes any information delivery medium, as is well known to one of ordinary skill in the art.

[0165] The foregoing description of the embodiments of the invention has been presented for purposes of illustration and description. It is not intended to be exhaustive or to limit the invention to the precise form or to exemplary embodiments disclosed. Accordingly, the foregoing description should be regarded as illustrative rather than restrictive. Obviously, many modifications and variations will be apparent to practitioners skilled in this art. The embodiments are chosen and described in order to explain the principles of the invention and its best mode practical application, thereby to enable persons skilled in the art to understand the  invention for various embodiments and with various modifications as are suited to the particular use or implementation contemplated. It is intended that the scope of the invention be defined by the claims appended hereto and their equivalents in which all terms are meant in their broadest reasonable sense unless otherwise indicated. Therefore, the term “the invention” , “the present invention” or the like does not necessarily limit the claim scope to a specific embodiment, and the reference to exemplary embodiments of the invention does not imply a limitation on the invention, and no such limitation is to be inferred. The invention is limited only by the spirit and scope of the appended claims. Moreover, these claims may refer to use “first” , “second” , etc. following with noun or element. Such terms should be understood as a nomenclature and should not be construed as giving the limitation on the number of the elements modified by such nomenclature unless specific number has been given. Any advantages and benefits described may not apply to all embodiments of the invention. It should be appreciated that variations may be made in the embodiments described by persons skilled in the art without departing from the scope of the present invention as defined by the following claims. Moreover, no element and component in the present disclosure is intended to be dedicated to the public regardless of whether the element or component is explicitly recited in the following claims.

Claims

1.A driving system, comprising one or more first processors and one or more second processors;wherein the one or more first processors are configured to receive an original image, and are configured to generate a first image based on the original image;wherein the first image comprises an original image portion and a filler image portion, wherein the original image portion comprises contents of the original image, and the filler image portion comprises a background image configured to fill a space in the first image outside the original image portion;wherein the one or more second processors are configured to:receive the first image from the one or more first processors;extract the original image portion from the first image; andmodify the original image portion to generate a second image;wherein the original image has an original resolution;the first image has a first resolution; andthe first resolution is different from the original resolution.2.The driving system of claim 1, wherein the one or more second processors comprise an upscaler configured to stretch the original image portion extracted from the first image, thereby performing an upscaling process on the original image portion to generate the second image.3.The driving system of claim 2, wherein the second image has a second resolution; andthe second resolution is different from the original resolution.4.The driving system of claim 2, wherein the one or more second processors comprise a controller configured to divide the second image into multiple sub-images.5.The driving system of claim 4, wherein the one or more second processors further comprise a memory;the controller is configured to write the multiple sub-images into the memory, and read the multiple sub-images from the memory, thereby dividing the second image into the multiple sub-images.6.The driving system of claim 1, wherein the one or more second processors comprise a controller configured to rearrange multiple original sub-images extracted from the first image, thereby generating the second image.7.The driving system of claim 6, wherein the second image has a second resolution; andthe second resolution is the same as the original resolution.8.The driving system of claim 6, wherein the one or more first processors are configured to divide the original image into the multiple original sub-images.9.The driving system of claim 6, wherein the controller is configured to rearrange the multiple original sub-images extracted from the first image from a first arrangement to a second arrangement, wherein the first arrangement is different from the second arrangement, thereby generating the second image; andthe second image comprises multiple sub-images arranged in the second arrangement.10.The driving system of claim 9, wherein the multiple original sub-images are sequentially arranged along a first direction in the first arrangement;the multiple sub-images are sequentially arranged along a second direction in the second arrangement; andthe first direction is different from the second direction.11.The driving system of claim 9, wherein the multiple original sub-images comprise a first original sub-image, a second original sub-image, and a third original sub-image; andthe multiple sub-images comprise a first sub-image, a second sub-image, and a third sub-image.12.The driving system of claim 11, wherein the first original sub-image and the third original sub-image are sequentially arranged along a first direction in the first arrangement;the first original sub-image and the second original sub-image are sequentially arranged along a second direction in the first arrangement;the first sub-image, the second sub-image, and the third sub-image are sequentially arranged along the second direction in the second arrangement; andthe first direction is different from the second direction.13.The driving system of claim 11, wherein the first original sub-image, the second original sub-image, and the third original sub-image are sequentially arranged along a first direction in the first arrangement;the first sub-image, the second sub-image, and the third sub-image are sequentially arranged along a second direction in the second arrangement; andthe first direction is different from the second direction.14.The driving system of claim 6, wherein the one or more second processors further comprise a memory; andthe controller is configured to write the multiple original sub-images into the memory, and read multiple sub-images from the memory, thereby rearranging the multiple original sub-images in the first image.15.A display apparatus, comprising the driving system of any one of claims 1 to 14, and a display panel configured to receive multiple sub-images from the one or more second processors.16.A display apparatus, comprising the driving system of any one of claims 2 to 5, and a display panel configured to receive multiple sub-images from the one or more second processors;wherein the display panel is configured to display a third image having a third resolution; andthe third resolution is different from the original resolution.17.A display apparatus, comprising the driving system of any one of claims 6 to 14, and a display panel configured to receive multiple sub-images from the one or more second processors;wherein the display panel is configured to display a third image having a third resolution; andthe third resolution is the same as the original resolution.18.The display apparatus of claim 17, wherein a number of the multiple original sub-images is the same as a number of display regions of the display panel.19.A method of image display, comprising:receiving, by one or more first processors, an original image; andgenerating, by the one or more first processors, a first image based on the original image;wherein the first image comprises an original image portion and a filler image portion, wherein the original image portion comprises contents of the original image, and the filler image portion comprises a background image configured to fill a space in the first image outside the original image portion;wherein the method further comprises:receiving, by one or more second processors, the first image from the one or more first processors;extracting, by the one or more second processors, the original image portion from the first image; andmodifying, by the one or more second processors, the original image portion to generate a second image;wherein the original image has an original resolution;the first image has a first resolution; andthe first resolution is different from the original resolution.20.A computer-program product, comprising a non-transitory tangible computer-readable medium having computer-readable instructions thereon, the computer-readable instructions being executable by a processor to cause the processor to perform:receiving, by one or more first processors, an original image; andgenerating, by the one or more first processors, a first image based on the original image;wherein the first image comprises an original image portion and a filler image portion, wherein the original image portion comprises contents of the original image, and the filler image portion comprises a background image configured to fill a space in the first image outside the original image portion;wherein the computer-readable instructions being further executable by a processor to cause the processor to perform:receiving, by one or more second processors, the first image from the one or more first processors;extracting, by the one or more second processors, the original image portion from the first image; andmodifying, by the one or more second processors, the original image portion to generate a second image;wherein the original image has an original resolution;the first image has a first resolution; andthe first resolution is different from the original resolution.

Images