Delay status reporting

Abstract

Various aspects of the present disclosure relate to delay status reporting. In one aspect, a UE triggers delay status reporting for a logical channel in a first LCG configured with report thresholds for reporting one or multiple delay statuses for the first LCG. Then, the UE transmits a DSR in a first DSR format to a base station. The first DSR format indicates the one or multiple delay statuses for the first LCG. With this solution, the UE may report to the base station one or more delay statuses for an LCG in a first DSR format. Thus, the base station may obtain a detailed report with more complete picture of delay critical data in a UE buffer.

Description

DELAY STATUS REPORTINGTECHNICAL FIELD

[0001] The present disclosure relates to wireless communications, and more specifically to user equipment (UEs) , base station and methods supporting delay status reporting.BACKGROUND

[0002] A wireless communications system may include one or multiple network communication devices, such as base stations, which may be otherwise known as an eNodeB (eNB) , a next-generation NodeB (gNB) , or other suitable terminology. Each network communication devices, such as a base station may support wireless communications for one or multiple user communication devices, which may be otherwise known as user equipment (UE) , or other suitable terminology. The wireless communications system may support wireless communications with one or multiple user communication devices by utilizing resources of the wireless communication system (e.g., time resources (e.g., symbols, slots, subframes, frames, or the like) or frequency resources (e.g., subcarriers, carriers) . Additionally, the wireless communications system may support wireless communications across various radio access technologies including third generation (3G) radio access technology, fourth generation (4G) radio access technology, fifth generation (5G) radio access technology, among other suitable radio access technologies beyond 5G (e.g., sixth generation (6G) ) .

[0003] To solve the issues of Release 18 delay status report (DSR) solution having low granularity of reporting, the DSR is enhanced to report multiple pairs of remaining time and buffer size for a logical channel group (LCG) . This will give a detailed report with more complete picture of delay critical data in a UE buffer to a base station when there is delay critical data that has arrived at different time instances.

[0004] The base station should be able to configure multiple report thresholds for each LCG to report multiple pairs of remaining time and buffer sizes per LCG. There will be a single triggering threshold as in Release 18.

[0005] In order to report multiple pairs of remaining time and buffer sizes per LCG, there is a need to design a new DSR format.SUMMARY

[0006] The present disclosure relates to UEs, base station and methods supporting delay status reporting. With the present disclosure, the UE may report to the base station one or more delay statuses for an LCG in a first DSR format. Thus, the base station may obtain a detailed report with more complete picture of delay critical data in a UE buffer.

[0007] Some implementations of a UE described herein may include a processor and a transceiver coupled to the processor, wherein the processor is configured to: trigger delay status reporting for a logical channel in a first LCG configured with report thresholds for reporting one or multiple delay statuses for the first LCG; and transmit a DSR in a first DSR format via the processor to a base station, wherein the first DSR format indicates the one or multiple delay statuses for the first LCG.

[0008] In some implementations, at least one of the multiple delay statuses comprises a buffer size for the first LCG, wherein the buffer size is a data volume of data that is buffered for the first LCG, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0009] In some implementations, at least one of the multiple delay statuses comprises remaining time for the first LCG, wherein the remaining time is the smallest remaining time of data that is buffered for the first LCG, and the remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0010] In some implementations, the data is not associated with a further delay status report which has been transmitted to the base station, and / or the data has not been transmitted to the base station.

[0011] In some implementations, the one or multiple delay statuses for the first LCG comprises a first delay status for the first LCG. In such implementations, the first DSR format comprises a first remaining time field and a first buffer size field associated with the first delay status, and a first indication field for the first LCG, wherein the first indication field indicates whether a second delay status for the first LCG follows the first delay status in the DSR.

[0012] In some implementations, the first remaining time field for the first LCG follows the first indication field for the first LCG.

[0013] In some implementations, the first DSR format comprises a first remaining time field and a first buffer size field associated with the first delay status for the first LCG, as well as a first indication field for the first LCG in two consecutive octets.

[0014] In some implementations, if the first indication field indicates that the second delay status for the first LCG follows the first delay status in the DSR, the first DSR format further comprises at least one of the following: a second remaining time field, a second buffer size field, a second buffer size table field or a second indication field associated with the second delay status for the first LCG.

[0015] In some implementations, the processor is further configured to: cancel the DSR based on at least one of the following: a trigger threshold for triggering the delay status reporting for the first LCG, or the report thresholds for reporting the one or more multiple delay statuses for the first LCG.

[0016] In some implementations, the processor is configured to cancel the DSR based on the trigger threshold by: cancelling the DSR based on determining one of the following: all packet data convergence protocol (PDCP) service data unit (SDUs) associated with the DSR and with remaining time below the trigger threshold have been discarded; a first medium access control (MAC) protocol data unit (PDU) is transmitted and the first MAC PDU comprises a DSR MAC control element that contains delay statuses of all the PDCP SDUs associated with the DSR and with the remaining time below the trigger threshold, or a second MAC PDU is transmitted and the second MAC PDU comprises all the PDCP SDUs associated with the DSR and with the remaining time below the trigger threshold.

[0017] In some implementations, the processor is configured to cancel the DSR based on one of the report thresholds by: cancelling the DSR based on determining one of the following: all packet data convergence protocol (PDCP) service data unit (SDUs) associated with the DSR and with remaining time below the one of the report thresholds have been discarded; a first medium access control (MAC) protocol data unit (PDU) is transmitted and the first MAC PDU comprises a DSR MAC control element that contains delay statuses of all the PDCP SDUs associated with the DSR and with the remaining time below the one of the report thresholds; or a second MAC PDU is transmitted and the second MAC PDU comprises all the PDCP SDUs associated with the DSR and with the remaining time below the one of the report thresholds.

[0018] In some implementations, the processor is configured to cancel the DSR based on the trigger threshold and the report thresholds by: cancelling the DSR based on determining one of the following: all packet data convergence protocol (PDCP) service data unit (SDUs) associated with the DSR and with remaining time below a maximum one of the trigger threshold and the report thresholds have been discarded; a first medium access control (MAC) protocol data unit (PDU) is transmitted and the first MAC PDU comprises a DSR MAC control element that contains delay statuses of all the PDCP SDUs associated with the DSR and with the remaining time below the maximum one of the trigger threshold and the report thresholds; or a second MAC PDU is transmitted and the second MAC PDU comprises all the PDCP SDUs associated with the DSR and with the remaining time below the maximum one of the trigger threshold and the report thresholds.

[0019] In some implementations, the processor is further configured to: trigger a scheduling request (SR) for the triggered delay status reporting associated with data with remaining time below a trigger threshold for triggering the delay status reporting for the first LCG or one of report thresholds for reporting the one or multiple delay statuses for the first LCG.

[0020] In some implementations, the processor is further configured to: cancel the triggered SR for the triggered delay status reporting associated with only data with remaining time not below the trigger threshold.

[0021] In some implementations, the first DSR format comprises a first bitmap field and a second bitmap field following the first bitmap field. In such implementations, each of bits in the first bitmap field is associated with one of LCGs of the UE and indicates whether at least one delay status for a respective one of the LCGs is present in the DSR, wherein the LCGs comprises the first LCG. In such implementations, a first plurality of bits in the second bitmap field are associated with the first LCG, and each of the first plurality of bits indicates whether a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the first LCG is present in the DSR.

[0022] In some implementations, a second plurality of bits in the second bitmap field is associated with a second LCG among the LCGs, each of the second plurality of bits indicates whether a delay status corresponding to one or two of report thresholds for reporting one or moredelay statuses for the second LCG is present in the DSR. In such  implementations, the first plurality of bits and the second plurality of bits are included in the second bitmap in an order of indexes of the first LCG and the second LCG.

[0023] In some implementations, a third bit in the second bitmap field is associated with a third LCG among the LCGs, and the third bit indicates whether a delay status for the third LCG is present in the DSR. In such implementations, the first plurality of bits and the third bit are included in the second bitmap in an order of indexes of the first LCG and the third LCG.

[0024] In some implementations, the multiple delay statuses for the first LCG comprise only the smallest remaining time of data that is buffered for the first LCG and multiple buffer sizes for the first LCG. In such implementations, the multiple buffer sizes are data volumes of data that is buffered for the first LCG, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0025] Some implementations of a UE described herein may include a processor and a transceiver coupled to the processor, wherein the processor is configured to: select a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs; and transmit a DSR in the first DSR format or the second DSR format via the processor to a base station.

[0026] In some implementations, the processor is configured to select the first DSR format based on determining one of the following: the LCG is configured with report thresholds for reporting the one or multiple delay statuses and the LCG has the one or multiple delay statuses to report; or the LCG is configured with the report thresholds for reporting the one or multiple delay status and the LCG has the multiple delay statuses to report.

[0027] In some implementations, the processor is configured to select the second DSR format based on determining one of the following: none of all LCGs having delay status to report is configured with report thresholds for reporting delay statuses; or each of all LCGs configured with delay status reporting has at most one delay status to report.

[0028] In some implementations, a logical channel priority of the second DSR format is the same as a logical channel priority of the first DSR format.

[0029] Some implementations of a base station described herein may include a  processor and a transceiver coupled to the processor, wherein the processor is configured to:transmit, via the transceiver to a UE, a configuration for delay status reporting; and receive, via the transceiver from the UE, a DSR in a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs.

[0030] In some implementations, at least one of the multiple delay statuses comprises a buffer size for the first LCG, wherein the buffer size is a data volume of data that is buffered for the first LCG, and remaining time of the data is below one of the report thresholds for the first LCG or between two of the report thresholds for the first LCG.

[0031] In some implementations, at least one of the multiple delay statuses comprises remaining time for the first LCG, wherein the remaining time is the smallest remaining time of data that is buffered for the first LCG, and the remaining time of the data is below one of the report thresholds for the first LCG or between two of the report thresholds for the first LCG.

[0032] In some implementations, the data is not associated with a further delay status report which has been transmitted to the base station, and / or the data has not been transmitted to the base station.

[0033] In some implementations, the one or multiple delay statuses for the first LCG comprises a first delay status for the first LCG. In such implementations, the first DSR format comprises a first remaining time field, a first buffer size field, a first buffer size table field and a first indication field associated with the first delay status for the first LCG in two consecutive octets, wherein the first indication field indicates whether a second delay status for the first LCG follows the first delay status in the DSR.

[0034] In some implementations, if the first indication field indicates that the second delay status for the first LCG follows the first delay status in the DSR, the first DSR format further comprises at least one of the following: a second remaining time field, a second buffer size field, a second buffer size table field or a second indication field associated with the second delay status for the first LCG.

[0035] In some implementations, the data is not associated with a further delay status report which has been transmitted to the base station, and when the further DSR was  transmitted the remaining time of the data is below a trigger threshold.

[0036] In some implementations, the first DSR format comprises a first bitmap field and a second bitmap field following the first bitmap field. In such implementations, each of bits in the first bitmap field is associated with one of LCGs of the UE and indicates whether at least one delay status for a respective one of the LCGs is present in the DSR, wherein the LCGs comprises the first LCG. In such implementations, a first plurality of bits in the second bitmap field are associated with the first LCG, and each of the first plurality of bits indicates whether a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the first LCG is present in the DSR.

[0037] In some implementations, a second plurality of bits in the second bitmap field is associated with a second LCG among the LCGs, each of the second plurality of bits indicates whether a delay status corresponding to one or two of report thresholds for reporting one or moredelay statuses for the second LCG is present in the DSR. In such implementations, the first plurality of bits and the second plurality of bits are included in the second bitmap in an order of indexes of the first LCG and the second LCG.

[0038] In some implementations, a third bit in the second bitmap field is associated with a third LCG among the LCGs, and the third bit indicates whether a delay status for the third LCG is present in the DSR. In such implementations, the first plurality of bits and the third bit are included in the second bitmap in an order of indexes of the first LCG and the third LCG.

[0039] In some implementations, the multiple delay statuses for the first LCG comprise only the smallest remaining time of data that is buffered for the first LCG and multiple buffer sizes for the first LCG. In such implementations, the multiple buffer sizes are data volumes of data that is buffered for the first LCG, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0040] In some implementations, only one of the multiple delay statuses for the first LCG comprises remaining time for the first LCG, wherein the remaining time is the smallest remaining time of data that is buffered for the first LCG, and the remaining time of the data is below one of the report thresholds for the first LCG or the trigger threshold for the first LCG.

[0041] In some implementations, at most one buffer size table field is associated with multiple buffer size fields associated an LCG.

[0042] In some implementations, at most one remaining time field is associated with an LCG.

[0043] Some implementations of a method described herein may include: triggering delay status reporting for a logical channel in a first LCG configured with report thresholds for reporting one or multiple delay statuses for the first LCG; and transmitting a DSR in a first DSR format to a base station, wherein the first DSR format indicates the one or multiple delay statuses for the first LCG.

[0044] Some implementations of a method described herein may include: selecting a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs; and transmitting a DSR in the first DSR format or the second DSR format to a base station.

[0045] Some implementations of a method described herein may include: transmitting, to a UE, a configuration for delay status reporting; and receiving, from the UE, a DSR in a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs.

[0046] Some implementations of a processor described herein may include at least one memory and a controller coupled with the at least one memory and configured to cause the controller to: trigger delay status reporting for a logical channel in a first LCG configured with report thresholds for reporting one or multiple delay statuses for the first LCG; and transmit a DSR in a first DSR format via the processor to a base station, wherein the first DSR format indicates the one or multiple delay statuses for the first LCG.

[0047] Some implementations of a processor described herein may include at least one memory and a controller coupled with the at least one memory and configured to cause the controller to: select a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs; and transmit a DSR in the first DSR format or the second DSR format  via the processor to a base station.

[0048] It is to be understood that the summary section is not intended to identify key or essential features of embodiments of the present disclosure, nor is it intended to be used to limit the scope of the present disclosure. Other features of the present disclosure will become easily comprehensible through the following description.BRIEF DESCRIPTION OF THE DRAWINGS

[0049] Fig. 1 illustrates an example of a wireless communications system that supports delay status reporting in accordance with aspects of the present disclosure;

[0050] Fig. 2 illustrates a signaling diagram illustrating an example process that supports delay status reporting in accordance with aspects of the present disclosure;

[0051] Fig. 3 illustrates an example of a DSR MAC CE in accordance with aspects of the present disclosure;

[0052] Fig. 4 illustrates an example of a DSR MAC CE in accordance with aspects of the present disclosure;

[0053] Fig. 5 illustrates a signaling diagram illustrating an example process that supports delay status reporting in accordance with aspects of the present disclosure;

[0054] Fig. 6 illustrates an example of a device that supports delay status reporting in accordance with aspects of the present disclosure;

[0055] Fig. 7 illustrates an example of a processor that supports delay status reporting in accordance with aspects of the present disclosure; and

[0056] Figs. 8, 9 and 10 illustrate a flowchart of a method that supports delay status reporting in accordance with aspects of the present disclosure, respectively.DETAILED DESCRIPTION

[0057] Principles of the present disclosure will now be described with reference to some embodiments. It is to be understood that these embodiments are described only for the purpose of illustration and help those skilled in the art to understand and implement the present disclosure, without suggesting any limitation as to the scope of the disclosure. The disclosure described herein may be implemented in various manners other than the ones described below.

[0058] In the following description and claims, unless defined otherwise, all technical and scientific terms used herein have the same meaning as commonly understood by one of ordinary skills in the art to which this disclosure belongs.

[0059] References in the present disclosure to “one embodiment, ” “an example embodiment, ” “an embodiment, ” “some embodiments, ” and the like indicate that the embodiment (s) described may include a particular feature, structure, or characteristic, but it is not necessary that every embodiment includes the particular feature, structure, or characteristic. Moreover, such phrases do not necessarily refer to the same embodiment (s) . Further, when a particular feature, structure, or characteristic is described in connection with an embodiment, it is submitted that it is within the knowledge of one skilled in the art to affect such feature, structure, or characteristic in connection with other embodiments whether or not explicitly described.

[0060] It shall be understood that although the terms “first” and “second” or the like may be used herein to describe various elements, these elements should not be limited by these terms. These terms are only used to distinguish one element from another element. For example, a first element could also be termed as a second element, and similarly, a second element could also be termed as a first element, without departing from the scope of embodiments. As used herein, the term “and / or” includes any and all combinations of one or more of the listed terms.

[0061] The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of example embodiments. As used herein, the singular forms “a” , “an” and “the” are intended to include the plural forms as well, unless the context clearly indicates otherwise. It will be further understood that the terms “comprises” , “comprising” , “has” , “having” , “includes” and / or “including” , when used herein, specify the presence of stated features, elements, and / or components etc., but do not preclude the presence or addition of one or more other features, elements, components and / or combinations thereof.

[0062] As described above, in order to report multiple pairs of remaining time and buffer sizes per LCG, there is a need to design a new DSR format.

[0063] In view of the above, the present disclosure provides a solution that supports delay status reporting. In this solution, a UE triggers delay status reporting for a logical  channel in a first LCG configured with report thresholds for reporting one or multiple delay statuses for the first LCG. Then, the UE transmits a DSR in a first DSR format to a base station. The first DSR format indicates the one or multiple delay statuses for the first LCG. With this solution, the UE may report to the base station one or more delay statuses for an LCG in a first DSR format. Thus, the base station may obtain a detailed report with more complete picture of delay critical data in a UE buffer.

[0064] Aspects of the present disclosure are described in the context of a wireless communications system.

[0065] Fig. 1 illustrates an example of a wireless communications system 100 that supports delay status reporting in accordance with aspects of the present disclosure. The wireless communications system 100 may include one at least one of network entities 102 (also referred to as network equipment (NE) ) , one or more terminal devices or UEs 104, a core network 106, and a packet data network 108. The wireless communications system 100 may support various radio access technologies. In some implementations, the wires communications system 100 may be a 6G network. In some implementations, the wireless communications system 100 may be a 4G network, such as an LTE network or an LTE-advanced (LTE-A) network. In some other implementations, the wireless communications system 100 may be a 5G network, such as an NR network. In other implementations, the wireless communications system 100 may be a combination of a 4G network and a 5G network, or other suitable radio access technology including institute of electrical and electronics engineers (IEEE) 802.11 (Wi-Fi) , IEEE 802.16 (WiMAX) , IEEE 802.20. The wireless communications system 100 may support radio access technologies beyond 5G. Additionally, the wireless communications system 100 may support technologies, such as time division multiple access (TDMA) , frequency division multiple access (FDMA) , or code division multiple access (CDMA) , etc.

[0066] The network entities 102 may be collectively referred to as network entities 102 or individually referred to as a network entity 102. Hereinafter, some implementations of the present disclosure will be described by taking a base station as an example of the network entity 102. Thus, the network entity 102 may be used interchangeably with the base station 102.

[0067] The network entities 102 may be dispersed throughout a geographic region to form the wireless communications system 100. One or more of the network entities 102  described herein may be or include or may be referred to as a network node, a base station (BS) , a network element, a radio access network (RAN) node, a base transceiver station, an access point, a NodeB, an eNodeB (eNB) , a next-generation NodeB (gNB) , a base station that will be used in 6G, or other suitable terminology. A network entity 102 and a UE 104 may communicate via a communication link 110, which may be a wireless or wired connection. For example, a network entity 102 and a UE 104 may perform wireless communication (e.g., receive signaling, transmit signaling) over a Uu interface. The network entities 102 may be collectively referred to as network entities 102 or individually referred to as a network entity 102.

[0068] A network entity 102 may provide a geographic coverage area 112 for which the network entity 102 may support services (e.g., voice, video, packet data, messaging, broadcast, etc. ) for one or more UEs 104 within the geographic coverage area 112. For example, a network entity 102 and a UE 104 may support wireless communication of signals related to services (e.g., voice, video, packet data, messaging, broadcast, etc. ) according to one or multiple radio access technologies. In some implementations, a network entity 102 may be moveable, for example, a satellite associated with a non-terrestrial network. In some implementations, different geographic coverage areas 112 associated with the same or different radio access technologies may overlap, but the different geographic coverage areas 112 may be associated with different network entities 102. Information and signals described herein may be represented using any of a variety of different technologies and techniques. For example, data, instructions, commands, information, signals, bits, symbols, and chips that may be referenced throughout the description may be represented by voltages, currents, electromagnetic waves, magnetic fields or particles, optical fields or particles, or any combination thereof.

[0069] The one or more UEs 104 may be dispersed throughout a geographic region of the wireless communications system 100. A UE 104 may include or may be referred to as a mobile device, a wireless device, a remote device, a remote unit, a handheld device, or a subscriber device, or some other suitable terminology. In some implementations, the UE 104 may be referred to as a unit, a station, a terminal, or a client, among other examples. Additionally, or alternatively, the UE 104 may be referred to as an internet-of-things (IoT) device, an internet-of-everything (IoE) device, or machine-type communication (MTC) device, among other examples. In some implementations, a UE 104 may be stationary in the wireless communications system 100. In some other  implementations, a UE 104 may be mobile in the wireless communications system 100.

[0070] The one or more UEs 104 may be devices in different forms or having different capabilities. Some examples of UEs 104 are illustrated in Fig. 1. A UE 104 may be capable of communicating with various types of devices, such as the network entities 102, other UEs 104, or network equipment (e.g., the core network 106, the packet data network 108, a relay device, an integrated access and backhaul (IAB) node, or another network equipment) , as shown in Fig. 1. Additionally, or alternatively, a UE 104 may support communication with other network entities 102 or UEs 104, which may act as relays in the wireless communications system 100.

[0071] A UE 104 may also be able to support wireless communication directly with other UEs 104 over a communication link 114. For example, a UE 104 may support wireless communication directly with another UE 104 over a device-to-device (D2D) communication link. In some implementations, such as vehicle-to-vehicle (V2V) deployments, vehicle-to-everything (V2X) deployments, or cellular-V2X deployments, the communication link 114 may be referred to as a sidelink. For example, a UE 104 may support wireless communication directly with another UE 104 over a PC5 interface.

[0072] A network entity 102 may support communications with the core network 106, or with another network entity 102, or both. For example, a network entity 102 may interface with the core network 106 through one or more backhaul links 116 (e.g., via an S1, N2, N2, or another network interface) . The network entities 102 may communicate with each other over the backhaul links 116 (e.g., via an X2, Xn, or another network interface) . In some implementations, the network entities 102 may communicate with each other directly (e.g., between the network entities 102) . In some other implementations, the network entities 102 may communicate with each other or indirectly (e.g., via the core network 106) . In some implementations, one or more network entities 102 may include subcomponents, such as an access network entity, which may be an example of an access node controller (ANC) . An ANC may communicate with the one or more UEs 104 through one or more other access network transmission entities, which may be referred to as a radio heads, smart radio heads, or transmission-reception points (TRPs) .

[0073] In some implementations, a network entity 102 may be configured in a disaggregated architecture, which may be configured to utilize a protocol stack physically  or logically distributed among two or more network entities 102, such as an integrated access backhaul (IAB) network, an open radio access network (O-RAN) (e.g., a network configuration sponsored by the O-RAN Alliance) , or a virtualized RAN (vRAN) (e.g., a cloud RAN (C-RAN) ) . For example, a network entity 102 may include one or more of a central unit (CU) , a distributed unit (DU) , a radio unit (RU) , a RAN intelligent controller (RIC) (e.g., a near-real time RIC (Near-RT RIC) , a non-real time RIC (Non-RT RIC) ) , a service management and orchestration (SMO) system, or any combination thereof.

[0074] An RU may also be referred to as a radio head, a smart radio head, a remote radio head (RRH) , a remote radio unit (RRU) , or a transmission reception point (TRP) . One or more components of the network entities 102 in a disaggregated RAN architecture may be co-located, or one or more components of the network entities 102 may be located in distributed locations (e.g., separate physical locations) . In some implementations, one or more network entities 102 of a disaggregated RAN architecture may be implemented as virtual units (e.g., a virtual CU (VCU) , a virtual DU (VDU) , a virtual RU (VRU) ) .

[0075] Split of functionality between a CU, a DU, and an RU may be flexible and may support different functionalities depending upon which functions (e.g., network layer functions, protocol layer functions, baseband functions, radio frequency functions, and any combinations thereof) are performed at a CU, a DU, or an RU. For example, a functional split of a protocol stack may be employed between a CU and a DU such that the CU may support one or more layers of the protocol stack and the DU may support one or more different layers of the protocol stack. In some implementations, the CU may host upper protocol layer (e.g., a layer 3 (L3) , a layer 2 (L2) ) functionality and signaling (e.g., radio resource control (RRC) , service data adaption protocol (SDAP) , packet data convergence protocol (PDCP) ) . The CU may be connected to one or more DUs or RUs, and the one or more DUs or RUs may host lower protocol layers, such as a layer 1 (L1) (e.g., physical (PHY) layer) or an L2 (e.g., radio link control (RLC) layer, medium access control (MAC) layer) functionality and signaling, and may each be at least partially controlled by the CU.

[0076] Additionally, or alternatively, a functional split of the protocol stack may be employed between a DU and an RU such that the DU may support one or more layers of the protocol stack and the RU may support one or more different layers of the protocol stack. The DU may support one or multiple different cells (e.g., via one or more RUs) . In  some implementations, a functional split between a CU and a DU, or between a DU and an RU may be within a protocol layer (e.g., some functions for a protocol layer may be performed by one of a CU, a DU, or an RU, while other functions of the protocol layer are performed by a different one of the CU, the DU, or the RU) .

[0077] A CU may be functionally split further into CU control plane (CU-CP) and CU user plane (CU-UP) functions. A CU may be connected to one or more DUs via a midhaul communication link (e.g., F1, F1-c, F1-u) , and a DU may be connected to one or more RUs via a fronthaul communication link (e.g., open fronthaul (FH) interface) . In some implementations, a midhaul communication link or a fronthaul communication link may be implemented in accordance with an interface (e.g., a channel) between layers of a protocol stack supported by respective network entities 102 that are in communication via such communication links.

[0078] The core network 106 may support user authentication, access authorization, tracking, connectivity, and other access, routing, or mobility functions. The core network 106 may be an evolved packet core (EPC) , or a 5G core (5GC) , which may include a control plane entity that manages access and mobility (e.g., a mobility management entity (MME) , an access and mobility management functions (AMF) ) and a user plane entity that routes packets or interconnects to external networks (e.g., a serving gateway (S-GW) , a packet data network (PDN) gateway (P-GW) , or a user plane function (UPF) ) . In some implementations, the control plane entity may manage non-access stratum (NAS) functions, such as mobility, authentication, and bearer management (e.g., data bearers, signal bearers, etc. ) for the one or more UEs 104 served by the one or more network entities 102 associated with the core network 106.

[0079] The core network 106 may communicate with the packet data network 108 over one or more backhaul links 116 (e.g., via an S1, N2, N2, or another network interface) . The packet data network 108 may include an application server 118. In some implementations, one or more UEs 104 may communicate with the application server 118. A UE 104 may establish a session (e.g., a protocol data unit (PDU) session, or the like) with the core network 106 via a network entity 102. The core network 106 may route traffic (e.g., control information, data, and the like) between the UE 104 and the application server 118 using the established session (e.g., the established PDU session) . The PDU session may be an example of a logical connection between the UE 104 and the  core network 106 (e.g., one or more network functions of the core network 106) .

[0080] In the wireless communications system 100, the network entities 102 and the UEs 104 may use resources of the wireless communications system 100 (e.g., time resources (e.g., symbols, slots, subframes, frames, or the like) or frequency resources (e.g., subcarriers, carriers) ) to perform various operations (e.g., wireless communications) . In some implementations, the network entities 102 and the UEs 104 may support different resource structures. For example, the network entities 102 and the UEs 104 may support different frame structures. In some implementations, such as in 4G, the network entities 102 and the UEs 104 may support a single frame structure. In some other implementations, such as in 5G and among other suitable radio access technologies, the network entities 102 and the UEs 104 may support various frame structures (i.e., multiple frame structures) . The network entities 102 and the UEs 104 may support various frame structures based on one or more numerologies.

[0081] One or more numerologies may be supported in the wireless communications system 100, and a numerology may include a subcarrier spacing and a cyclic prefix. A first numerology (e.g., μ=0) may be associated with a first subcarrier spacing (e.g., 15 kHz) and a normal cyclic prefix. In some implementations, the first numerology (e.g., μ=0) associated with the first subcarrier spacing (e.g., 15 kHz) may utilize one slot per subframe. A second numerology (e.g., μ=1) may be associated with a second subcarrier spacing (e.g., 30 kHz) and a normal cyclic prefix. A third numerology (e.g., μ=2) may be associated with a third subcarrier spacing (e.g., 60 kHz) and a normal cyclic prefix or an extended cyclic prefix. A fourth numerology (e.g., μ=3) may be associated with a fourth subcarrier spacing (e.g., 120 kHz) and a normal cyclic prefix. A fifth numerology (e.g., μ=4) may be associated with a fifth subcarrier spacing (e.g., 240 kHz) and a normal cyclic prefix.

[0082] A time interval of a resource (e.g., a communication resource) may be organized according to frames (also referred to as radio frames) . Each frame may have a duration, for example, a 10 millisecond (ms) duration. In some implementations, each frame may include multiple subframes. For example, each frame may include 10 subframes, and each subframe may have a duration, for example, a 1 ms duration. In some implementations, each frame may have the same duration. In some implementations, each subframe of a frame may have the same duration.

[0083] Additionally or alternatively, a time interval of a resource (e.g., a communication resource) may be organized according to slots. For example, a subframe may include a number (e.g., quantity) of slots. The number of slots in each subframe may also depend on the one or more numerologies supported in the wireless communications system 100. For instance, the first, second, third, fourth, and fifth numerologies (i.e., μ=0, μ=1, μ=2, μ=3, μ=4) associated with respective subcarrier spacings of 15 kHz, 30 kHz, 60 kHz, 120 kHz, and 240 kHz may utilize a single slot per subframe, two slots per subframe, four slots per subframe, eight slots per subframe, and 16 slots per subframe, respectively. Each slot may include a number (e.g., quantity) of symbols (e.g., OFDM symbols) . In some implementations, the number (e.g., quantity) of slots for a subframe may depend on a numerology. For a normal cyclic prefix, a slot may include 14 symbols. For an extended cyclic prefix (e.g., applicable for 60 kHz subcarrier spacing) , a slot may include 12 symbols. The relationship between the number of symbols per slot, the number of slots per subframe, and the number of slots per frame for a normal cyclic prefix and an extended cyclic prefix may depend on a numerology. It should be understood that reference to a first numerology (e.g., μ=0) associated with a first subcarrier spacing (e.g., 15 kHz) may be used interchangeably between subframes and slots.

[0084] In the wireless communications system 100, an electromagnetic (EM) spectrum may be split, based on frequency or wavelength, into various classes, frequency bands, frequency channels, etc. By way of example, the wireless communications system 100 may support one or multiple operating frequency bands, such as frequency range designations FR1 (410 MHz –7.125 GHz) , FR2 (24.25 GHz –52.6 GHz) , FR3 (7.125 GHz –24.25 GHz) , FR4 (52.6 GHz –114.25 GHz) , FR4a or FR4-1 (52.6 GHz –71 GHz) , and FR5 (114.25 GHz –300 GHz) . In some implementations, the network entities 102 and the UEs 104 may perform wireless communications over one or more of the operating frequency bands. In some implementations, FR1 may be used by the network entities 102 and the UEs 104, among other equipment or devices for cellular communications traffic (e.g., control information, data) . In some implementations, FR2 may be used by the network entities 102 and the UEs 104, among other equipment or devices for short-range, high data rate capabilities.

[0085] FR1 may be associated with one or multiple numerologies (e.g., at least three numerologies) . For example, FR1 may be associated with a first numerology (e.g., μ=0) , which includes 15 kHz subcarrier spacing; a second numerology (e.g., μ=1) , which  includes 30 kHz subcarrier spacing; and a third numerology (e.g., μ=2) , which includes 60 kHz subcarrier spacing. FR2 may be associated with one or multiple numerologies (e.g., at least 2 numerologies) . For example, FR2 may be associated with a third numerology (e.g., μ=2) , which includes 60 kHz subcarrier spacing; and a fourth numerology (e.g., μ=3) , which includes 120 kHz subcarrier spacing.

[0086] Fig. 2 illustrates a signaling diagram illustrating an example process 200 that supports delay status reporting in accordance with aspects of the present disclosure. The process 200 may involve the UE 104 and the base station 102 in Fig. 1. For the purpose of discussion, the process 200 will be described with reference to Fig. 1.

[0087] As shown in Fig. 2, the base station 102 transmits 210, to the UE 104, a configuration for delay status reporting.

[0088] In the present disclosure, the term “delay status reporting” may be used interchangeably with the term “delay status report (DSR) ” .

[0089] In the present disclosure, the term “present” may be used interchangeably with the term “reported” .

[0090] In some implementations, the configuration for delay status reporting may be per LCG.

[0091] In some implementations, the configuration for delay status reporting may comprise one or more report thresholds for reporting one or multiple delay statuses per LCG.

[0092] In some implementations, the configuration for delay status reporting may comprise a trigger threshold. The trigger threshold indicates a threshold on remaining time of a running PDCP discard timer for triggering a DSR for a logical channel (LCH) in an LCG.

[0093] In some implementations, the trigger threshold may be configured per LCG or per LCH.

[0094] In some implementations, one of the report thresholds may be configured as the trigger threshold.

[0095] In some implementations, the trigger threshold may be the smallest one of the  report thresholds. For example, the trigger threshold is 5 milliseconds (ms) , and the report thresholds are 5ms and 10ms.

[0096] In some implementations, the trigger threshold may be larger than the report thresholds. For example, the trigger threshold is 15 ms, and the report thresholds are 5ms and 10ms. The trigger threshold is implicitly used as a report threshold. For example, the UE 104 reports 3 delay statuses for the data with remain timing between 0 and 5ms, between 5ms and 10ms, 10ms and 15ms. For example, the trigger threshold is 15 ms, and the report thresholds are 5ms and 10ms. The trigger threshold is implicitly used as a report threshold. For example, the UE 104 reports 3 delay statuses for the data with remain timing between 0 and 5ms, between 0 ms and 10ms, 0 ms and 15ms.

[0097] In some implementations, the trigger threshold may be the one largest of the report thresholds. For example, the trigger threshold is 10 ms, and the report thresholds are 5ms and 10ms.

[0098] Then, the UE 104 triggers 220 delay status reporting for an LCH in a first LCG configured with report thresholds for reporting one or multiple delay statuses for the first LCG.

[0099] In some implementations, the UE 104 may trigger, based on the configuration for delay status reporting, the delay status reporting for the LCH in the first LCG. The configuration for delay status reporting may comprise the report thresholds for reporting the one or multiple delay statuses for the first LCG.

[0100] In some implementations, for each LCH within the LCG configured for delay status reporting, if the smallest remaining value of the running PDCP discardTimers among all the PDCP service data unit (SDUs) buffered for the LCH that have not been transmitted in any MAC protocol data unit (PDU) and have not been reported as data volume in a DSR MAC CE becomes below the trigger threshold of the LCG, the UE 104 triggers the DSR for the LCH.

[0101] In some implementations, for each LCH within the LCG configured for delay status reporting, if the smallest remaining value of the running PDCP discardTimers among all the PDCP service data units (SDUs) buffered for the LCH that have been reported as data volume in a DSR MAC CE but the remaining time of that is not below the trigger threshold when reported becomes below the trigger threshold of the LCG, the  UE 104 triggers the DSR for the LCH.

[0102] In some implementations, for each LCH within the LCG configured for delay status reporting, if the smallest remaining value of the running PDCP discardTimers among all the PDCP SDUs buffered for the LCH that have not been transmitted in any MAC PDU and have not been reported as data volume in a DSR MAC CE becomes below the trigger threshold of the LCG, and if there is no DSR pending for the LCH, the UE 104 triggers the DSR for the LCH.

[0103] In turn, the UE 104 transmits 230 a DSR in a first DSR format to the base station 102. The first DSR format indicates the one or multiple delay statuses for the first LCG.

[0104] With the process 200, the UE 104 may report to the base station 102 one or more delay statuses for an LCG in a first DSR format. Thus, the base station 102 may obtain a detailed report with more complete picture of delay critical data in a UE buffer.

[0105] In some implementations, at least one of the multiple delay statuss for the first LCG may comprise a buffer size for the first LCG. The buffer size is a data volume of data that is buffered for the first LCG, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0106] For example, the report thresholds may comprise a threshold i, a threshold j and a threshold j+1, where the threshold i is less than the threshold j, and the threshold j is less than the threshold j+1. The remaining time of the data in the DSR may be below or equal to the threshold i, e.g., the remaining time of the data may be within a range of (0, threshold i] or (0, threshold i) . Alternatively or additionally, the remaining time of the data in the DSR may be above or equal to the threshold i and below or equal to the threshold j, e.g., the remaining time of the data may be within a range of (threshold i, threshold j] or [threshold i threshold j) . Alternatively or additionally, the remaining time of the data in the DSR may be above or equal to the threshold j and below or equal to the threshold j+1, e.g., the remaining time of the data may be within a range of (threshold j, threshold j+1] or [threshold j, threshold j+1) .

[0107] For example, the report thresholds may comprise a threshold i, a threshold j and a threshold j+1, where the threshold i is less than the threshold j, and the threshold j is less than the threshold j+1. The remaining time of the data in the DSR may be below  or equal to the threshold i, e.g., the remaining time of the data may be within a range of (0, threshold i] or (0, threshold i) . Alternatively or additionally, the remaining time of the data in the DSR may be above 0 and below or equal to the threshold j, e.g., the remaining time of the data may be within a range of (0, threshold j) . Alternatively or additionally, the remaining time of the data in the DSR may be above 0 and below or equal to the threshold j+1, e.g., the remaining time of the data may be within a range of (0, threshold j+1) .

[0108] In some implementations, at least one of the multiple delay statuses for the first LCG may comprise remaining time for the first LCG. The remaining time is the smallest remaining time of data that is buffered for the first LCG, and the remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0109] In some implementations, the data that is buffered for the first LCG is not associated with a further DSR which has been transmitted to the base station 102, and / or the data has not been transmitted to the base station 102.

[0110] In some implementations, the one or multiple delay statuses for the first LCG may comprise a first delay status for the first LCG.

[0111] In some implementations, the first DSR format may comprise a first remaining time field, a first buffer size field associated with the first delay status, and a first indication field for the first LCG. The first indication field indicates whether a second delay status for the first LCG follows the first delay status for the first LCG in the DSR.

[0112] In some implementations, the first DSR format may comprise a first buffer size table field corresponding to the first buffer size field for the first LCG.

[0113] In some implementations, the first remaining time field follows the first indication field in the first DSR format.

[0114] In some implementations, the first DSR format may comprise a first remaining time field, a first buffer size field, a first buffer size table field and a first indication field for the first LCG in two consecutive octets.

[0115] In some implementations, if the first indication field indicates that the second delay status for the first LCG follows the first delay status in the DSR, the first DSR format may further comprise at least one of the following: a second remaining time field,  a second buffer size field, a second buffer size table field or a second indication field associated with the second delay status for the first LCG.

[0116] In some implementations, if the first DSR format further comprises at least one of the following: the second remaining time field, the second buffer size field, the second buffer size table field and the second indication field associated with the second delay status for the first LCG, at least one of the following: the second remaining time field, the second buffer size field, the second buffer size table field and the second indication field may be in next two consecutive octets in the DSR.

[0117] In some implementations, the UE 104 may transmit a DSR MAC control element (CE) with the first DSR format. The DSR MAC CE comprises the DSR.

[0118] In some implementations, the DSR MAC CE shall comprise delay information of all LCGs which have pending DSRs when a MAC PDU containing the DSR MAC CE is to be built.

[0119] In some implementations, for PDCP SDU (s) buffered in the PDCP entity of the UE 104, the remaining time of running discard timer of one or more PDPCP SDUs is below the trigger threshold, while the remaining time of running discard timer of one or more PDPCP SDUs is not below the trigger threshold but below one of the report thresholds. In some implementations, a PDCP SDU is considered to be associated with the DSR if it has not been transmitted in any MAC PDU and is a PDCP SDU associated with the LCH which triggered the DSR, wherein the PDCP SDU is as following:

[0120] ‐ if pdu-SetDiscard is not configured, a PDCP SDU for which the remaining time till discardTimer expiry is less than the report threshold for the DSR.

[0121] In some implementations, a PDCP SDU is considered to be associated with the DSR if it has not been transmitted in any MAC PDU and is a PDCP SDU associated with the LCH which triggered the DSR, wherein the PDCP SDU is as following:

[0122] ‐ if pdu-SetDiscard is not configured, a PDCP SDU for which the remaining time till discardTimer expiry is less than one of the report thresholds or between two of the report thresholds for the DSR.

[0123] In some implementations, a PDCP SDU is considered to be associated with  the DSR if it has not been reported in a further DSR and it has not been transmitted in any MAC PDU and is a PDCP SDU associated with the LCH which triggered the DSR, wherein the PDCP SDU is as following:

[0124] ‐ if pdu-SetDiscard is not configured, a PDCP SDU for which the remaining time till discardTimer expiry is less than one of the report thresholds or between two of the report thresholds for the DSR.

[0125] In some implementations, a PDCP SDU is considered to be associated with the DSR if it has not been reported in a further DSR and the remaining time of that is not below trigger threshold when reported in the further DSR, it has not been transmitted in any MAC PDU and is a PDCP SDU associated with the LCH which triggered the DSR, wherein the PDCP SDU is as following:

[0126] ‐ if pdu-SetDiscard is not configured, a PDCP SDU for which the remaining time till discardTimer expiry is less than one of the report thresholds or between two of the report thresholds for the DSR.

[0127] In some implementations, a PDCP SDU is considered to be associated with the DSR if it has not been transmitted in any MAC PDU and is a PDCP SDU associated with the LCH which triggered the DSR, wherein the PDCP SDU is as following:

[0128] ‐ if pdu-SetDiscard is configured, a PDCP SDU belonging to a PDU Set of which at least one PDCP SDU has the remaining time till discardTimer expiry less than the report threshold for the DSR.

[0129] In some implementations, a PDCP SDU is considered to be associated with the DSR if it has not been transmitted in any MAC PDU and is a PDCP SDU associated with the LCH which triggered the DSR, wherein the PDCP SDU is as following:

[0130] - if pdu-SetDiscard is configured, a PDCP SDU belonging to a PDU Set of which at least one PDCP SDU has the remaining time till discardTimer expiry less than one of the report thresholds or between two of the report thresholds for the DSR.

[0131] In some implementations, a PDCP SDU is considered to be associated with the DSR if it has not been reported in a further DSR and it has not been transmitted in any MAC PDU and is a PDCP SDU associated with the LCH which triggered the DSR,  wherein the PDCP SDU is as following:

[0132] - if pdu-SetDiscard is configured, a PDCP SDU belonging to a PDU Set of which at least one PDCP SDU has the remaining time till discardTimer expiry less than one of the report thresholds or between two of the report thresholds for the DSR.

[0133] In some implementations, a PDCP SDU is considered to be associated with the DSR if it has not been reported in a further DSR and the remaining time of that is not below trigger threshold when reported in the further DSR, and it has not been transmitted in any MAC PDU and is a PDCP SDU associated with the LCH which triggered the DSR, wherein the PDCP SDU is as following:

[0134] - if pdu-SetDiscard is configured, a PDCP SDU belonging to a PDU Set of which at least one PDCP SDU has the remaining time till discardTimer expiry less than one of the report thresholds or between two of the report thresholds for the DSR.

[0135] In some implementations, a PDCP SDU with remaining below the trigger threshold for the DSR is called delay-critical PDCP SDU.

[0136] In some implementations, a PDCP SDU with remaining time larger than or equal to the trigger threshold for the DSR is called non-delay-critical PDCP SDU.

[0137] Fig. 3 illustrates an example of a DSR MAC CE 300 in accordance with aspects of the present disclosure. The DSR MAC CE 300 may be considered as an example of the first DSR format.

[0138] As shown in Fig. 3, the DSR MAC CE 300 is identified by a MAC subheader with an extended LCID (eLCID) which may be different from allocated eLCID for Release 18 DSR MAC CE.

[0139] The DSR MAC CE 300 may comprise a first bitmap field 310. Hereinafter, the first bitmap field 310 is also referred to as an LCGi field 310.

[0140] In some implementations, each of bits in the LCGi field 310 is associated with one of LCGs of the UE 104 and indicates whether at least one delay status for a respective one of the LCGs is present in the DSR MAC CE 300. The LCGs may comprise the first LCG.

[0141] For example, the LCGi field 310 set to 1 indicates that the delay information for the LCG i is reported or is present in the DSR MAC CE 300. The LCGi field 310 set to 0 indicates that the delay information for the LCG i is not reported or is not present in the DSR MAC CE 300. The delay information for the LCG i comprises one or more delay statuses for the LCG i.

[0142] The DSR MAC CE 300 may further comprise a first remaining time field 320, a first buffer size field 322, a first buffer size table (BT1) field 324 and a first indication (Multiple Delay Status, MDS) field 326 associated with the first delay status for an LCG 1 in two consecutive octets. The first delay status comprises remaining time 1 in the first remaining time field 320 and a buffer size 1 in the first buffer size field 322

[0143] In some implementations, an MDS field indicates the presence of a next delay status (i.e., next Remaining Time and Buffer Size fields) for the LCG i (i.e., This field indicates whether the next delay status for the LCG i follows. ) . The MDS field set to 1 indicates that the next delay status for the LCG i is reported or follows. The MDS field set to 0 indicates that the next delay status for the LCG i is not reported or does not follow.

[0144] For example, the MDS field 326 indicates whether a second delay status for the LCG 1 follows the first delay status for the LCG1 in the DSR MAC CE 300.

[0145] In some implementations, if the MDS field 326 indicates that the second delay status for the LCG 1 follows the first delay status for the LCG1 in the DSR MAC CE 300, the DSR MAC CE 300 may further comprise at least one of the following: a second remaining time field 330, a second buffer size field 332, a second buffer size table (BT1) field 334 or a second indication (MDS) field 336 associated with the second delay status for the LCG 1. The second delay status comprises remaining time 2 in the first remaining time field 330 and a buffer size 2 in the first buffer size field 332.

[0146] In some implementations, the second remaining time field 330, the second buffer size field 332, the second buffer size table field 334 and the second indication field 336 associated with the second delay status for the LCG 1 may be in next two consecutive octets in the DSR MAC CE 300.

[0147] In some implementations, each of the first remaining time field 320 and the second remaining time field 330 indicates the smallest or shortest remaining time of data that is buffered for the LCG 1 and remaining time of the data is below one of the report  thresholds or between two of the report thresholds.

[0148] For example, the first remaining time field 320 may indicate the shortest remaining value of running PDCP discardTimer (described in clause 7.3 in TS 38.323) among all PDCP SDUs with remaining time within a range of (0, threshold i] that are buffered for the LCG 1 but have not been transmitted in any MAC PDU, at the time of the first symbol of the first PUSCH transmission that includes the DSR MAC CE 300. The first remaining time field 330 may indicate the shortest remaining value of running PDCP discardTimer (described in clause 7.3 in TS 38.323) among all PDCP SDUs with remaining time within a range of (threshold j, threshold j+1] that are buffered for the LCG 1 but have not been transmitted in any MAC PDU, at the time of the first symbol of the first PUSCH transmission that includes the DSR MAC CE 300.

[0149] For another example, the first remaining time field 320 may indicate the shortest remaining value of running PDCP discardTimer (described in clause 7.3 in TS 38.323) among all PDCP SDUs with remaining time within a range of (threshold j, threshold j+1] or [threshold j, threshold j+1) that are buffered for the LCG 1 but have not been transmitted in any MAC PDU, at the time of the first symbol of the first PUSCH transmission that includes the DSR MAC CE 300. The first remaining time field 330 may indicate the shortest remaining value of running PDCP discardTimer (described in clause 7.3 in TS 38.323) among all PDCP SDUs with remaining time within a range of (0, threshold i] that are buffered for the LCG 1 but have not been transmitted in any MAC PDU, at the time of the first symbol of the first PUSCH transmission that includes the DSR MAC CE 300.

[0150] In some implementations, the first remaining time field 320 is present only if the buffer size indicated by the corresponding buffer size field 322 is not zero; otherwise, the first remaining time field 320 is reserved and set to 0. If present, the value in the first remaining time field 320 indicates a remaining time within the range of (r0, r1] ms.

[0151] In some implementations, the second remaining time field 330 is present only if the buffer size indicated by the corresponding buffer size field 332 is not zero; otherwise, the second remaining time field 330 is reserved and set to 0. If present, the value r in the second remaining time field 330 indicates a remaining time within the range of (r2, r3] ms.

[0152] In some implementations, a length of each of the first remaining time field 320 and the second remaining time field 330 is 6 bits.

[0153] In some implementations, the BT1 field 324 or 334 is present only if the LCG 1 is configured with additionalBS-TableAllowed and the buffer size indicated by the corresponding buffer size field 322 or 332 is not zero; otherwise, the BT1 field 324 or 334 is reserved and set to 0. If present, the BT1 field 324 or 334 set to 1 indicates that the buffer sizes specified in Table 6.1.3.1-3 of TS 38.323 are used to set the value of the Buffer Size field, while the BT1 field 324 or 334 set to 0 indicates that the buffer sizes specified in Table 6.1.3.1-2 of TS 38.323 are used instead.

[0154] In some implementations, each of the first buffer size field 322 and the second buffer size field 332 indicates a data volume of data that is buffered for the LCG 1, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0155] For example, the first buffer size field 322 indicates the total amount of delay-critical or delay status report associated uplink (UL) data with remaining time within a range of (0, threshold i] or (0, threshold i) for the LCG 1 according to the data volume calculation for the associated RLC and PDCP entities, respectively, after the MAC PDU has been built. If the LCG 1 is configured with additionalBS-TableAllowed and the amount of delay-critical or delay status report associated UL data for the LCG 1 is within the buffer sizes specified in Table 6.1.3.1-3 of TS 38.323, the MAC entity shall use the buffer sizes specified in Table 6.1.3.1-3 to set the value of this field; otherwise, the MAC entity shall use Table 6.1.3.1-2 instead. This first buffer size field 322 is indicated in number of bytes.

[0156] For example, the second buffer size field 332 indicates the total amount of delay-critical or delay status report associated uplink (UL) data with remaining time within a range of (threshold j, threshold j+1] or [threshold j, threshold j+1) for the LCG 1 according to the data volume calculation for the associated RLC and PDCP entities, respectively, after the MAC PDU has been built. If the LCG 1 is configured with additionalBS-TableAllowed and the amount of delay-critical UL or delay status report associated data for the LCG 1 is within the buffer sizes specified in Table 6.1.3.1-3 of TS 38.323, the MAC entity shall use the buffer sizes specified in Table 6.1.3.1-3 to set the value of this field; otherwise, the MAC entity shall use Table 6.1.3.1-2 instead. This first  buffer size field 322 is indicated in number of bytes.

[0157] In some implementations, additionalBSR-TableAllowed is a BIT STRING which indicates whether the UE 104 is allowed to utilize the additional BSR table, as specified in TS 38.321, for a certain LCG. The leftmost bit corresponds to LCG ID=0, second leftmost bit to LCG ID=1 and so on. The UE 104 is allowed to utilize the additional BSR table for an LCG only when the corresponding bit is set to 1.

[0158] In some implementations, a length of each of the first buffer size field 322 and the second buffer size field 332 is 8 bits.

[0159] In some implementations, for the purpose of MAC delay status reporting, the transmitting PDCP entity of the UE 104 shall consider the following as delay-critical PDCP data volume or PDCP data volume with remaining time within a range of (threshold j, threshold j+1] or within a range of (0, threshold i] :

[0160] ‐ the delay-critical PDCP SDUs for which no PDCP Data PDUs have been constructed;

[0161] ‐ the PDCP Data PDUs that contain the delay-critical PDCP SDUs and have not been submitted to lower layers;

[0162] ‐ the PDCP Control PDUs;

[0163] ‐ for acknowledged mode (AM) data radio bearers (DRBs) , the PDCP SDUs to be retransmitted;

[0164] ‐ for AM DRBs, the PDCP Data PDUs to be retransmitted.

[0165] In some implementations, for the purpose of MAC delay status reporting, the associated RLC entity of the UE 104 shall consider the following as delay-critical RLC data volume or RLC data volume with remaining time within a range of (threshold j, threshold J+1] or within a range of (0, threshold i] :

[0166] ‐ RLC data PDUs pending for initial transmission, and containing a delay-critical RLC SDU or a delay-critical RLC SDU segment;

[0167] ‐ delay-critical RLC SDUs and delay-critical RLC SDU segments that have not yet been included in an RLC data PDU;

[0168] ‐ RLC data PDUs that are pending for retransmission (RLC AM) .

[0169] In some implementations, a delay-critical RLC SDU is an RLC SDU  corresponding to a PDCP PDU indicated as delay-critical by PDCP.

[0170] In some implementations, the data for PDCP entity associated with delay status report includes at least one of:

[0171] ‐ PDCP SDUs with remaining time till discard Timer expiry below one of the report thresholds or between two of the report thresholds for which no PDCP Data PDUs have been constructed;

[0172] ‐ PDCP Data PDUs that contain the PDCP SDUs with remaining time till discard Timer expiry below one of the report thresholds or between two of the report thresholds and have not been submitted to lower layers;

[0173] ‐ PDCP Control PDUs;

[0174] ‐ for AM DRBs, PDCP SDUs to be retransmitted;

[0175] ‐ for AM DRBs, PDCP Data PDUs to be retransmitted.

[0176] In some implementations, the data for RLC entity associated with delay status report includes at least one of:

[0177] ‐ RLC SDUs corresponding to a PDCP PDU that contain the PDCP SDUs associated with the DSR and RLC SDU segments that contain the PDCP SDUs associated with the DSR;

[0178] ‐ RLC data PDUs pending for initial transmission, and containing a RLC SDU associated with the DSR;

[0179] ‐ RLC data PDUs that are pending for retransmission (RLC AM) .

[0180] In some implementations, for the purpose of MAC delay status reporting, the transmitting PDCP entity of the UE 104 shall consider the following as delay status report associated PDCP data volume with remaining time within a range of (threshold j, threshold j+1] or within a range of (0, threshold i] :

[0181] ‐ the delay status report associated PDCP SDUs for which no PDCP Data PDUs have been constructed;

[0182] ‐ the PDCP Data PDUs that contain the delay status report associated PDCP SDUs and have not been submitted to lower layers;

[0183] ‐ the PDCP Control PDUs;

[0184] ‐ for acknowledged mode (AM) data radio bearers (DRBs) , the PDCP  SDUs to be retransmitted;

[0185] ‐ for AM DRBs, the PDCP Data PDUs to be retransmitted.

[0186] In some implementations, for the purpose of MAC delay status reporting, the associated RLC entity of the UE 104 shall consider the following as delay status report associated RLC data volume with remaining time within a range of (threshold j, threshold J+1] or within a range of (0, threshold i] :

[0187] ‐ RLC data PDUs pending for initial transmission, and containing a delay status report associated RLC SDU or a or delay status report associated RLC SDU segment;

[0188] ‐ delay status report associated RLC SDUs and delay status report associated RLC SDU segments that have not yet been included in an RLC data PDU;

[0189] ‐ RLC data PDUs that are pending for retransmission (RLC AM) .

[0190] In some implementations, a delay-status report associated RLC SDU is an RLC SDU corresponding to a delay status report associated PDCP PDU.

[0191] In some implementations, the remaining time field, the buffer size field, the BT1 field and the MDS field for different LCGs may be included in the DSR MAC CE 300 in ascending order based on the LCGi.

[0192] In some implementations, the remaining time field and the buffer size field for different delay status for the first LCG may be included in the DSR MAC CE 300 in order based on the remaining time.

[0193] In some implementations, the first DSR format may comprise the first bitmap field and a second bitmap field following the first bitmap field. This will be described with reference to Fig. 4 later.

[0194] In some implementations, the first bitmap field and the second bitmap field may be included in the first DSR format in consecutive octets.

[0195] In some implementations, a first plurality of bits in the second bitmap field are associated with the first LCG. Each of the first plurality of bits indicates whether a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the first LCG is present in the DSR.

[0196] In some implementations, the UE 104 may determine a first number of the first plurality of bits based on the number of the report thresholds for reporting the one or multiple delay statuses for the first LCG. For example, if the report thresholds for reporting the one or multiple delay statuses for the first LCG comprise 5ms, 8ms, 10ms, the UE 104 may determine the first number of the first plurality of bits is equal to 3.

[0197] Alternatively, the first number of the first plurality of bits may be configured by the base station 102.

[0198] Alternatively, the first number of the first plurality of bits may be predefined. For example, the first number of the first plurality of bits may be predefined to be 4.

[0199] In some implementations, a plurality of bits associated with an LCG i may be included in the second bitmap field in an ascending order based on the lowest one of report thresholds for reporting one or multiple delay statuses for the LCG i.

[0200] Alternatively, in some implementations, the plurality of bits associated with an LCG i may be included in the second bitmap field in a descending order based on the largest one of the report thresholds for reporting one or multiple delay statuses for the LCG i.

[0201] In some implementations, a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the first LCG may comprise a buffer size for the first LCG. The buffer size is a data volume of data that is buffered for the first LCG, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0202] Additionally or alternatively, in some implementations, the delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the first LCG may comprise remaining time of the data which is below one of the report thresholds or between two of the report thresholds.

[0203] In some implementations, a second plurality of bits in the second bitmap field is associated with a second LCG among the LCGs. Each of the second plurality of bits indicates whether a delay status corresponding to one or two of report thresholds for reporting one or more delay statuses for the second LCG is present in the DSR.

[0204] In some implementations, a delay status corresponding to one or two of the  report thresholds for reporting the one or multiple delay statuses for the second LCG may comprise a buffer size for the second LCG. The buffer size is a data volume of data that is buffered for the second LCG, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0205] Additionally or alternatively, in some implementations, the delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the second LCG may comprise remaining time of the data which is below one of the report thresholds or between two of the report thresholds.

[0206] In some implementations, the first plurality of bits and the second plurality of bits may be included in the second bitmap in an order of indexes of the first LCG and the second LCG.

[0207] For example, the first plurality of bits and the second plurality of bits may be included in the second bitmap in an ascending order of the indexes of the first LCG and the second LCG.

[0208] For another example, the first plurality of bits and the second plurality of bits may be included in the second bitmap in a descending order of the indexes of the first LCG and the second LCG.

[0209] In some implementations, the multiple delay statuses for the first LCG comprise only the smallest remaining time of data that is buffered for the first LCG and that has not been transmitted in any MAC PDU, and multiple buffer sizes for the first LCG. The multiple buffer sizes are data volumes of data that is buffered for the first LCG, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0210] Fig. 4 illustrates an example of a DSR MAC CE 400 in accordance with aspects of the present disclosure. The DSR MAC CE 400 may be considered as another example of the first DSR format.

[0211] As shown in Fig. 4, the DSR MAC CE 400 is identified by a MAC subheader with an extended LCID (eLCID) which may be different from allocated eLCID for Release 18 DSR MAC CE.

[0212] The DSR MAC CE 400 may comprise a first bitmap field 410. Hereinafter,  the first bitmap field 410 is also referred to as an LCGi field 410.

[0213] In some implementations, each of bits in the LCGi field 410 is associated with one of LCGs of the UE 104 and indicates whether at least one delay status for a respective one of the LCGs is present in the DSR MAC CE 400. The LCGs may comprise the first LCG.

[0214] For example, the LCGi field set to 1 indicates that the delay information for the LCG i is reported or is present in the DSR MAC CE 400. The LCGi field set to 0 indicates that the delay information for the LCG i is not reported or is not present in the DSR MAC CE 400. The delay information for the LCG i comprises one or more delay statuses for the LCG i.

[0215] The DSR MAC CE 400 may further comprise the second bitmap field 420 following the first bitmap field 410. Hereinafter, the second bitmap field 420 is also referred to as a bitmap M 420.

[0216] Bits M0, M1, M2 and M3 in the bitmap M 420 are associated with an LCG 1, and each of the bits M0, M1, M2 and M3 indicates whether a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the LCG 1 is present in the DSR MAC CE 400.

[0217] In some implementations, the bit M0, M1, M2 or M3 set to 1 indicates that a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the LCG 1 is present in the DSR MAC CE 400. The bit M0, M1, M2 or M3 set to 0 indicates that a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the LCG 1 is not present in the DSR MAC CE 400.

[0218] For example, the report thresholds for reporting the one or multiple delay statuses for the LCG 1 may comprise 5ms, 8ms, 10ms and 13ms. The bit M0 set to 1 indicates that a delay status corresponding to the report threshold of 5ms is present in the DSR MAC CE 400. The bit M1 set to 1 indicates that a delay status corresponding to the report thresholds of 5ms and 8ms is present in the DSR MAC CE 400. The bit M2 set to 1 indicates that a delay status corresponding to the report thresholds of 8ms and 10ms is present in the DSR MAC CE 400. The bit M3 set to 0 indicates that a delay status corresponding to the report thresholds of 10ms and 13ms is not present in the DSR MAC  CE 400.

[0219] Bits M4, M5, M6 and M7 in the bitmap M 420 are associated with an LCG 3, and each of the bits M4, M5, M6 and M7 indicates whether a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the LCG 3 is present in the DSR MAC CE 400.

[0220] In some implementations, the bit M4, M5, M6 or M7 set to 1 indicates that a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the LCG 3 is present in the DSR MAC CE 400. The bit M4, M5, M6 or M7 set to 0 indicates that a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the LCG 3 is not present in the DSR MAC CE 400.

[0221] For example, the report thresholds for reporting the one or multiple delay statuses for the LCG 3 may comprise 6ms, 9ms, 12ms and 15ms. The bit M4 set to 1 indicates that a delay status corresponding to the report threshold of 6ms is present in the DSR MAC CE 400. The bits M5, M6 and M7 set to 0 indicate that delay statuses corresponding to the report thresholds of 6ms and 9ms, corresponding to the report thresholds of 9ms and 12ms, and corresponding to the report thresholds of 12ms and 15ms respectively are not present in the DSR MAC CE 400.

[0222] The DSR MAC CE 400 may further comprise a remaining time field 430 and a first buffer size field 432 associated with a first delay status for an LCG 1 in two consecutive octets. The first delay status comprises remaining time 1 in the remaining time field 430 and a buffer size 1 in the first buffer size field 432.

[0223] The remaining time 1 in the remaining time field 430 indicates the smallest remaining time of data that is buffered for the LCG 1. For example, the remaining time 1 indicates the smallest or shortest remaining value of running PDCP discardTimer (described in clause 7.3 in TS 38.323) among all PDCP SDUs with remaining time within a range of (0, trigger threshold] that are buffered for the LCG 1 but have not been transmitted in any MAC PDU, at the time of the first symbol of the first PUSCH transmission that includes the DSR MAC CE 400.

[0224] In some implementations, a length of the remaining time field 430 is 6 bits. This field is present only if the buffer size indicated by the corresponding Buffer Size  field 432 is not zero; otherwise, the remaining time field 430 is reserved and set to 0. If present, the value in the remaining time field 430 indicates a remaining time within the range of (r1, r 2] ms.

[0225] The DSR MAC CE 400 may further comprise a second buffer size field 434 associated with a second delay status for the LCG 1. The second delay status only comprises a buffer size 2 in the second buffer size field 434.

[0226] The DSR MAC CE 400 may further comprise a third buffer size field 436 associated with a third delay status for the LCG 1. The third delay status only comprises a buffer size 2 in the third buffer size field 436.

[0227] In some implementations, each of the first buffer size field 432, the second buffer size field 434 and the third buffer size field 436 indicates a data volume of data that is buffered for the LCG 1, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.

[0228] For example, the first buffer size field 432 indicates the total amount of delay-critical uplink (UL) data with remaining time within a range of (0, threshold i] for the LCG 1 according to the data volume calculation for the associated RLC and PDCP entities, respectively, after the MAC PDU has been built. If the LCG 1 is configured with additionalBS-TableAllowed and the amount of delay-critical UL data for the LCG 1 is within the buffer sizes specified in Table 6.1.3.1-3 of TS 38.323, the MAC entity shall use the buffer sizes specified in Table 6.1.3.1-3 to set the value of this field; otherwise, the MAC entity shall use Table 6.1.3.1-2 instead. This first buffer size field 322 is indicated in number of bytes.

[0229] For example, the second buffer size field 434 indicates the total amount of delay-critical uplink (UL) data with remaining time within a range of (threshold j, threshold j+1] for the LCG 1 according to the data volume calculation for the associated RLC and PDCP entities, respectively, after the MAC PDU has been built. If the LCG 1 is configured with additionalBS-TableAllowed and the amount of delay-critical UL data for the LCG 1 is within the buffer sizes specified in Table 6.1.3.1-3 of TS 38.323, the MAC entity shall use the buffer sizes specified in Table 6.1.3.1-3 to set the value of this field; otherwise, the MAC entity shall use Table 6.1.3.1-2 instead. The second buffer size field 434 is indicated in number of bytes.

[0230] For example, the third buffer size field 436 indicates the total amount of delay-critical uplink (UL) data with remaining time within a range of (threshold j+1, threshold j+2] for the LCG 1 according to the data volume calculation for the associated RLC and PDCP entities, respectively, after the MAC PDU has been built. If the LCG 1 is configured with additionalBS-TableAllowed and the amount of delay-critical UL data for the LCG 1 is within the buffer sizes specified in Table 6.1.3.1-3 of TS 38.323, the MAC entity shall use the buffer sizes specified in Table 6.1.3.1-3 to set the value of this field; otherwise, the MAC entity shall use Table 6.1.3.1-2 instead. The third buffer size field 436 is indicated in number of bytes.

[0231] The DSR MAC CE 400 may further comprise a BT1 field 438 associated with the first delay status for the LCG 1.

[0232] In some implementations, the BT1 field 438 is present only if the LCG 1 is configured with additionalBS-TableAllowed and the buffer size indicated by the corresponding buffer size field 432, 434 or 436 is not zero; otherwise, the BT1 field 438 is reserved and set to 0. If present, the BT1 field 438 set to 1 indicates that the buffer sizes specified in Table 6.1.3.1-3 of TS 38.323 are used to set the value of the Buffer Size field, while the BT1 field 438 set to 0 indicates that the buffer sizes specified in Table 6.1.3.1-2 of TS 38.323 are used instead.

[0233] In some implementations, the remaining time field 430, the buffer size fields 432, 434 and 436 as well as the BT1 field 438 for the LCG 1 may be in consecutive octets (e.g., 4 consecutive octets) in the DSR MAC CE 400.

[0234] The DSR MAC CE 400 may further comprise a remaining time field 440 and a buffer size field 442 associated with a first delay status for an LCG 3 in two consecutive octets. The first delay status comprises remaining time 2 in the remaining time field 440 and a buffer size 4 in the buffer size field 442.

[0235] The remaining time 2 in the remaining time field 440 indicates the smallest remaining time of data that is buffered for the LCG 3. For example, the remaining time 1 indicates the smallest or shortest remaining value of running PDCP discardTimer (described in clause 7.3 in TS 38.323) among all PDCP SDUs with remaining time within a range of (0, trigger threshold] that are buffered for the LCG 3 but have not been transmitted in any MAC PDU, at the time of the first symbol of the first PUSCH  transmission that includes the DSR MAC CE 400.

[0236] In some implementations, a length of the remaining time field 440 is 6 bits. This field is present only if the buffer size indicated by the corresponding Buffer Size field 442 is not zero; otherwise, the remaining time field 440 is reserved and set to 0. If present, the value in the remaining time field 440 indicates a remaining time within the range of (r3, r4] ms.

[0237] The DSR MAC CE 400 may further comprise a BT1 field 446 associated with the first delay status for the LCG 3.

[0238] In some implementations, the BT1 field 446 is present only if the LCG 3 is configured with additionalBS-TableAllowed and the buffer size indicated by the corresponding buffer size field 442 is not zero; otherwise, the BT1 field 446 is reserved and set to 0. If present, the BT1 field 446 set to 1 indicates that the buffer sizes specified in Table 6.1.3.1-3 of TS 38.323 are used to set the value of the Buffer Size field, while the BT1 field 446 set to 0 indicates that the buffer sizes specified in Table 6.1.3.1-2 of TS 38.323 are used instead.

[0239] In some implementations, the remaining time field 440, the buffer size field 442 and the BT1 field 446 for the LCG 3 may be in two consecutive octets in the DSR MAC CE 400.

[0240] In addition, as shown in Fig. 4, the bits M0, M1, M2 and M3 associated with the LCG 1 as well as the bits M4, M5, M6 and M7 associated with the LCG 3 are included in the bitmap M 420 in an order of indexes of the LCG 1 and the LCG 3.

[0241] In some implementations, the remaining time fields and one or more buffer size fields for different LCGs may be included in the DSR MAC CE 400 in ascending order based on the LCGi.

[0242] Furthermore, the DSR MAC CE 400 may further comprise at least one reserved (R) bit.

[0243] In some implementations, a third bit in the second bitmap field is associated with a third LCG among the LCGs, and the third bit indicates whether a delay status for the third LCG is present in the DSR. In such implementations, the first plurality of bits associated with the first LCG and the third bit associated with the third LCG are included  in the second bitmap in an order of indexes of the first LCG and the third LCG.

[0244] In some implementations, after the DSR is triggered, the DSR is considered as pending until the DSR is cancelled.

[0245] In some implementations, the UE 104 may cancel the DSR (i.e., the pending DSR) based on at least one of the following: a trigger threshold for triggering the delay status reporting for the first LCG, or the report thresholds for reporting the one or more multiple delay statuses for the first LCG.

[0246] In some implementations, the UE 104 may cancel the DSR based on the trigger threshold.

[0247] In such implementations, the UE 104 may cancel the DSR if all PDCP SDUs associated with the DSR and with remaining time below the trigger threshold have been discarded.

[0248] Alternatively, the UE 104 may cancel the DSR if a first MAC PDU is transmitted and the first MAC PDU may comprise a DSR MAC control element that contains delay statuses of all the PDCP SDUs associated with the DSR and with the remaining time below the trigger threshold.

[0249] Alternatively, the UE 104 may cancel the DSR if a second MAC PDU is transmitted and the second MAC PDU may comprise all the PDCP SDUs associated with the DSR and with the remaining time below the trigger threshold.

[0250] In some implementations, the UE 104 may cancel the DSR based on one of the report thresholds.

[0251] In such implementations, the UE 104 may cancel the DSR if all PDCP SDUs associated with the DSR and with remaining time below the one of the report thresholds have been discarded.

[0252] Alternatively, the UE 104 may cancel the DSR if a first MAC PDU is transmitted and the first MAC PDU may comprise a DSR MAC control element that contains delay statuses of all the PDCP SDUs associated with the DSR and with the remaining time below the one of the report thresholds.

[0253] Alternatively, the UE 104 may cancel the DSR if a second MAC PDU is transmitted and the second MAC PDU may comprise all the PDCP SDUs associated with  the DSR and with the remaining time below the one of the report thresholds.

[0254] In some implementations, the one of the report thresholds may be one of the report thresholds configured by the base station 102. Alternatively, the one of the report thresholds may be the maximum one of the report thresholds configured by the base station 102.

[0255] For example, the trigger threshold is 5ms, the report thresholds are 5ms and 10 ms. If the data with remaining time below 5ms has been discarded, there is data with remaining time below 10ms. The UE 104 may not cancel the DSR.

[0256] In some implementations, the one of the report thresholds may be the minimum one of the report thresholds configured by the base station 102.

[0257] For example, the trigger threshold is 5ms, the report thresholds are 5ms and 10 ms. If the data with remaining time below 5ms has been discarded, there is data with remaining time below 10ms. The UE 104 may cancel the DSR.

[0258] In some implementations, the UE 104 may cancel the DSR based on the trigger threshold and the report thresholds.

[0259] In such implementations, the UE 104 may cancel the DSR if all PDCP SDUs associated with the DSR and with remaining time below a maximum one of the trigger threshold and the report thresholds have been discarded.

[0260] Alternatively, the UE 104 may cancel the DSR if a first MAC PDU is transmitted and the first MAC PDU may comprise a DSR MAC control element that contains delay statuses of all the PDCP SDUs associated with the DSR and with the remaining time below the maximum one of the trigger threshold and the report thresholds.

[0261] Alternatively, the UE 104 may cancel the DSR if a second MAC PDU is transmitted and the second MAC PDU may comprise all the PDCP SDUs associated with the DSR and with the remaining time below the maximum one of the trigger threshold and the report thresholds.

[0262] In some implementations, after the delay status reporting is triggered based on the trigger threshold, all PDCP SDUs with remaining time below the trigger threshold have been discarded and there are some PDCP SDUs with remaining time not below the trigger threshold but bellow one of the report thresholds. In such implementations, the  UE 104 may not cancel the pending delay status reporting.

[0263] In some implementations, the UE 104 may trigger a scheduling request (SR) for the triggered delay status reporting associated with data with remaining time below a trigger threshold for triggering the delay status reporting for the first LCG or one of report thresholds for reporting the one or multiple delay statuses for the first LCG. For example, the UE 104 may trigger the SR based on an SR configuration associated with the LCH with only PDCP SDUs not below the trigger threshold. In such implementations, the triggered delay status reporting is not cancelled and thus the triggered delay status reporting is pending delay status reporting.

[0264] In some implementations, the UE 104 may cancel the SR for the triggered delay status reporting associated with only data with remaining time not below the trigger threshold.

[0265] In some implementations, the UE 104 may not trigger an SR for the pending delay status reporting based on an SR configuration associated with the LCH of some PDCP SDUs. That is to say, if the DSR only includes the delay status for PDCP SDUs with remaining time not below the trigger threshold, SR trigger is not allowed.

[0266] In some implementations, when the delay status reporting is triggered, there may be an LCG with multiple delay statuses for reporting while an LCG with only one delay status for reporting. The DSR MAC CE shall include delay information of all LCGs which have pending DSRs when the MAC PDU containing this DSR MAC CE is to be built. Therefore, the UE 104 needs to determine a DSR format. This will be described with reference to Fig. 5.

[0267] Fig. 5 illustrates a signaling diagram illustrating an example process 500 that supports delay status reporting in accordance with aspects of the present disclosure. The process 500 may involve the UE 104 and the base station 102 in Fig. 1. For the purpose of discussion, the process 500 will be described with reference to Fig. 1.

[0268] As shown in Fig. 5, the base station 102 transmits 510, to the UE 104, a configuration for delay status reporting.

[0269] In some implementations, the configuration for delay status reporting may be per LCG or per LCH.

[0270] In some implementations, the configuration for delay status reporting may comprise one or more report thresholds for reporting one or multiple delay statuses per LCG or per LCH.

[0271] In some implementations, the configuration for delay status reporting may comprise a trigger threshold. The trigger threshold indicates a threshold on remaining time of a running PDCP discard timer for triggering a DSR for an LCH in an LCG.

[0272] In some implementations, the trigger threshold may be configured per LCG or per LCH.

[0273] In some implementations, one of the report thresholds may be configured as the trigger threshold.

[0274] In some implementations, the trigger threshold may be the smallest one of the report thresholds. For example, the trigger threshold is 5 milliseconds (ms) , and the report thresholds are 5ms and 10ms.

[0275] In some implementations, the trigger threshold may be the one largest of the report thresholds. For example, the trigger threshold is 10 ms, and the report thresholds are 5ms and 10ms.

[0276] The, the UE 104 selects 520 a first DSR format or a second DSR format. The first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs.

[0277] In some implementations, the LCGs may be configured for Release 18 delay status reporting or Release 19 delay status reporting.

[0278] For example, if the the LCGs are configured for Release 18 delay status reporting, a delay status for each of the LCGs may be transmitted in the first DSR format or the second DSR format.

[0279] For example, if the the LCGs are configured for Release 19 delay status reporting, a delay status for each of the LCGs may be transmitted in the first DSR format or the second DSR format.

[0280] Then, the UE 104 transmits 530 a DSR in the first DSR format or the second DSR format to a base station.

[0281] Hereinafter, a DSR in the first DSR format is also referred to as a Refined DSR, and a DSR in the second DSR format is also referred to as a legacy DSR.

[0282] In some implementations, the UE 104 may select the first DSR format if the LCG is configured with report thresholds for reporting the one or multiple delay statuses and the LCG has the one or multiple delay statuses to report.

[0283] In such implementations, if at least one LCG configured for delay status reporting has pending delay status reporting, when the MAC PDU containing the DSR is to be built, the UE 104 reports the Refined DSR for all LCGs which have pending DSR transmission. Otherwise, the UE 104 reports the legacy DSR. For example, the UE 104 may select the first DSR format and transmit the DSR in the first DSR format by performing a procedure in Table 1.

[0284] Table 1

[0285] In some implementations, the UE 104 may select the first DSR format if the LCG is configured with the report thresholds for reporting the one or multiple delay status and the LCG has the multiple delay statuses to report.

[0286] In such implementations, if at least one LCG configured for delay status reporting has pending delay status reporting for multiple delay statuses, when the MAC PDU containing the DSR is to be built, the UE 104 reports the Refined DSR for all LCGs which have pending DSR transmission. For example, the UE 104 may select the first DSR format and transmit the DSR in the first DSR format by performing a procedure in Table 2.

[0287] Table 2

[0288] In some implementations, the UE 104 may select the second DSR format if none of all LCGs having delay status to report is configured with report thresholds for reporting delay statuses.

[0289] In some implementations, the UE 104 may select the second DSR format if each of all LCGs configured with delay status reporting has at most one delay status to report.

[0290] In some implementations, if the DSR only comprises delay status for data with remaining time not below trigger threshold, the UE 104 may report the DSR. For example, in this case the logical channel priority is lower than the data.

[0291] In some implementations, the UE 104 may include the DSR MAC CE in a MAC PDU if the MAC PDU can accommodate some PDCP SDUs associated with the pending DSRs and the remaining data associated with the pending DSRs has remaining time not below trigger threshold but is not sufficient to additionally accommodate the DSR MAC CE plus its subheader.

[0292] In some implementations, a logical channel priority of the second DSR format is the same as a logical channel priority of the first DSR format.

[0293] It shall be noted that implementations of the present disclosure which have been described with reference to Figs. 2, 3 and 4 are also applicable to the process 500. For example, if the UE 104 selects the first DSR format, the UE 104 may transmit the DSR in the first DSR format described with reference to Figs. 3 and 4. Details of these implementations are omitted for brevity.

[0294] Fig. 6 illustrates an example of a device 600 that supports delay status reporting in accordance with aspects of the present disclosure. The device 600 may be an example of a network entity 102 or a UE 104 as described herein. The device 600 may  support wireless communication with one or more network entities 102, UEs 104, or any combination thereof. The device 600 may include components for bi-directional communications including components for transmitting and receiving communications, such as a processor 602, a memory 604, a transceiver 606, and, optionally, an I / O controller 608. These components may be in electronic communication or otherwise coupled (e.g., operatively, communicatively, functionally, electronically, electrically) via one or more interfaces (e.g., buses) .

[0295] The processor 602, the memory 604, the transceiver 606, or various combinations thereof or various components thereof may be examples of means for performing various aspects of the present disclosure as described herein. For example, the processor 602, the memory 604, the transceiver 606, or various combinations or components thereof may support a method for performing one or more of the operations described herein.

[0296] In some implementations, the processor 602, the memory 604, the transceiver 606, or various combinations or components thereof may be implemented in hardware (e.g., in communications management circuitry) . The hardware may include a processor, a digital signal processor (DSP) , an application-specific integrated circuit (ASIC) , a field-programmable gate array (FPGA) or other programmable logic device, a discrete gate or transistor logic, discrete hardware components, or any combination thereof configured as or otherwise supporting a means for performing the functions described in the present disclosure. In some implementations, the processor 602 and the memory 604 coupled with the processor 602 may be configured to perform one or more of the functions described herein (e.g., executing, by the processor 602, instructions stored in the memory 604) .

[0297] For example, the processor 602 may support wireless communication at the device 600 in accordance with examples as disclosed herein. The processor 602 may be configured to operable to support a means for performing the following: triggering delay status reporting for a logical channel in a first LCG configured with report thresholds for reporting one or multiple delay statuses for the first LCG; and transmitting a DSR in a first DSR format to a base station, wherein the first DSR format indicates the one or multiple delay statuses for the first LCG.

[0298] Alternatively, the processor 602 may be configured to operable to support a means for performing the following: selecting a first DSR format or a second DSR format,  wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs; and transmitting a DSR in the first DSR format or the second DSR format to a base station.

[0299] Alternatively, the processor 602 may be configured to operable to support a means for performing the following: transmitting, to a UE, a configuration for delay status reporting; and receiving, from the UE, a DSR in a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs.

[0300] The processor 602 may include an intelligent hardware device (e.g., a general-purpose processor, a DSP, a CPU, a microcontroller, an ASIC, an FPGA, a programmable logic device, a discrete gate or transistor logic component, a discrete hardware component, or any combination thereof) . In some implementations, the processor 602 may be configured to operate a memory array using a memory controller. In some other implementations, a memory controller may be integrated into the processor 602. The processor 602 may be configured to execute computer-readable instructions stored in a memory (e.g., the memory 604) to cause the device 600 to perform various functions of the present disclosure.

[0301] The memory 604 may include random access memory (RAM) and read-only memory (ROM) . The memory 604 may store computer-readable, computer-executable code including instructions that, when executed by the processor 602 cause the device 600 to perform various functions described herein. The code may be stored in a non-transitory computer-readable medium such as system memory or another type of memory. In some implementations, the code may not be directly executable by the processor 602 but may cause a computer (e.g., when compiled and executed) to perform functions described herein. In some implementations, the memory 604 may include, among other things, a basic I / O system (BIOS) which may control basic hardware or software operation such as the interaction with peripheral components or devices.

[0302] The I / O controller 608 may manage input and output signals for the device 600. The I / O controller 608 may also manage peripherals not integrated into the device M02. In some implementations, the I / O controller 608 may represent a physical  connection or port to an external peripheral. In some implementations, the I / O controller 608 may utilize an operating system such as or another known operating system. In some implementations, the I / O controller 608 may be implemented as part of a processor, such as the processor 606. In some implementations, a user may interact with the device 600 via the I / O controller 608 or via hardware components controlled by the I / O controller 608.

[0303] In some implementations, the device 600 may include a single antenna 610. However, in some other implementations, the device 600 may have more than one antenna 610 (i.e., multiple antennas) , including multiple antenna panels or antenna arrays, which may be capable of concurrently transmitting or receiving multiple wireless transmissions. The transceiver 606 may communicate bi-directionally, via the one or more antennas 610, wired, or wireless links as described herein. For example, the transceiver 606 may represent a wireless transceiver and may communicate bi-directionally with another wireless transceiver. The transceiver 606 may also include a modem to modulate the packets, to provide the modulated packets to one or more antennas 610 for transmission, and to demodulate packets received from the one or more antennas 610. The transceiver 606 may include one or more transmit chains, one or more receive chains, or a combination thereof.

[0304] A transmit chain may be configured to generate and transmit signals (e.g., control information, data, packets) . The transmit chain may include at least one modulator for modulating data onto a carrier signal, preparing the signal for transmission over a wireless medium. The at least one modulator may be configured to support one or more techniques such as amplitude modulation (AM) , frequency modulation (FM) , or digital modulation schemes like phase-shift keying (PSK) or quadrature amplitude modulation (QAM) . The transmit chain may also include at least one power amplifier configured to amplify the modulated signal to an appropriate power level suitable for transmission over the wireless medium. The transmit chain may also include one or more antennas 610 for transmitting the amplified signal into the air or wireless medium.

[0305] A receive chain may be configured to receive signals (e.g., control information, data, packets) over a wireless medium. For example, the receive chain may include one or more antennas 610 for receive the signal over the air or wireless medium. The receive  chain may include at least one amplifier (e.g., a low-noise amplifier (LNA) ) configured to amplify the received signal. The receive chain may include at least one demodulator configured to demodulate the receive signal and obtain the transmitted data by reversing the modulation technique applied during transmission of the signal. The receive chain may include at least one decoder for decoding the processing the demodulated signal to receive the transmitted data.

[0306] Fig. 7 illustrates an example of a processor 700 that supports delay status reporting in accordance with aspects of the present disclosure. The processor 700 may be an example of a processor configured to perform various operations in accordance with examples as described herein. The processor 700 may include a controller 702 configured to perform various operations in accordance with examples as described herein. The processor 700 may optionally include at least one memory 704, such as L1 / L2 / L3 cache. Additionally, or alternatively, the processor 700 may optionally include one or more arithmetic-logic units (ALUs) 706. One or more of these components may be in electronic communication or otherwise coupled (e.g., operatively, communicatively, functionally, electronically, electrically) via one or more interfaces (e.g., buses) .

[0307] The processor 700 may be a processor chipset and include a protocol stack (e.g., a software stack) executed by the processor chipset to perform various operations (e.g., receiving, obtaining, retrieving, transmitting, outputting, forwarding, storing, determining, identifying, accessing, writing, reading) in accordance with examples as described herein. The processor chipset may include one or more cores, one or more caches (e.g., memory local to or included in the processor chipset (e.g., the processor 700) or other memory (e.g., random access memory (RAM) , read-only memory (ROM) , dynamic RAM (DRAM) , synchronous dynamic RAM (SDRAM) , static RAM (SRAM) , ferroelectric RAM (FeRAM) , magnetic RAM (MRAM) , resistive RAM (RRAM) , flash memory, phase change memory (PCM) , and others) .

[0308] The controller 702 may be configured to manage and coordinate various operations (e.g., signaling, receiving, obtaining, retrieving, transmitting, outputting, forwarding, storing, determining, identifying, accessing, writing, reading) of the processor 700 to cause the processor 700 to support various operations in accordance with examples as described herein. For example, the controller 702 may operate as a control unit of the processor 700, generating control signals that manage the operation of various  components of the processor 700. These control signals include enabling or disabling functional units, selecting data paths, initiating memory access, and coordinating timing of operations.

[0309] The controller 702 may be configured to fetch (e.g., obtain, retrieve, receive) instructions from the memory 704 and determine subsequent instruction (s) to be executed to cause the processor 700 to support various operations in accordance with examples as described herein. The controller 702 may be configured to track memory address of instructions associated with the memory 704. The controller 702 may be configured to decode instructions to determine the operation to be performed and the operands involved. For example, the controller 702 may be configured to interpret the instruction and determine control signals to be output to other components of the processor 700 to cause the processor 700 to support various operations in accordance with examples as described herein. Additionally, or alternatively, the controller 702 may be configured to manage flow of data within the processor 700. The controller 702 may be configured to control transfer of data between registers, arithmetic logic units (ALUs) , and other functional units of the processor 700.

[0310] The memory 704 may include one or more caches (e.g., memory local to or included in the processor 700 or other memory, such RAM, ROM, DRAM, SDRAM, SRAM, MRAM, flash memory, etc. In some implementation, the memory 704 may reside within or on a processor chipset (e.g., local to the processor 700) . In some other implementations, the memory 704 may reside external to the processor chipset (e.g., remote to the processor 700) .

[0311] The memory 704 may store computer-readable, computer-executable code including instructions that, when executed by the processor 700, cause the processor 700 to perform various functions described herein. The code may be stored in a non-transitory computer-readable medium such as system memory or another type of memory. The controller 702 and / or the processor 700 may be configured to execute computer-readable instructions stored in the memory 704 to cause the processor 700 to perform various functions. For example, the processor 700 and / or the controller 702 may be coupled with or to the memory 704, the processor 700, the controller 702, and the memory 704 may be configured to perform various functions described herein. In some examples, the processor 700 may include multiple processors and the memory 704 may include multiple  memories. One or more of the multiple processors may be coupled with one or more of the multiple memories, which may, individually or collectively, be configured to perform various functions herein.

[0312] The one or more ALUs 706 may be configured to support various operations in accordance with examples as described herein. In some implementation, the one or more ALUs 706 may reside within or on a processor chipset (e.g., the processor 700) . In some other implementations, the one or more ALUs 706 may reside external to the processor chipset (e.g., the processor 700) . One or more ALUs 706 may perform one or more computations such as addition, subtraction, multiplication, and division on data. For example, one or more ALUs 706 may receive input operands and an operation code, which determines an operation to be executed. One or more ALUs 706 be configured with a variety of logical and arithmetic circuits, including adders, subtractors, shifters, and logic gates, to process and manipulate the data according to the operation. Additionally, or alternatively, the one or more ALUs 706 may support logical operations such as AND, OR, exclusive-OR (XOR) , not-OR (NOR) , and not-AND (NAND) , enabling the one or more ALUs 706 to handle conditional operations, comparisons, and bitwise operations.

[0313] The processor 700 may support wireless communication at the device 600 in accordance with examples as disclosed herein. The processor 700 may be configured to operable to support a means for performing the following: triggering delay status reporting for a logical channel in a first LCG configured with report thresholds for reporting one or multiple delay statuses for the first LCG; and transmitting a DSR in a first DSR format to a base station, wherein the first DSR format indicates the one or multiple delay statuses for the first LCG.

[0314] Alternatively, the processor 700 may be configured to operable to support a means for performing the following: selecting a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs; and transmitting a DSR in the first DSR format or the second DSR format to a base station.

[0315] Alternatively, the processor 700 may be configured to operable to support a means for performing the following: transmitting, to a UE, a configuration for delay status reporting; and receiving, from the UE, a DSR in a first DSR format or a second DSR  format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs.

[0316] Fig. 8 illustrates a flowchart of a method 800 that supports delay status reporting in accordance with aspects of the present disclosure. The operations of the method 800 may be implemented by a device or its components as described herein. For example, the operations of the method 800 may be performed by the UE 104 as described herein. In some implementations, the device may execute a set of instructions to control the function elements of the device to perform the described functions. Additionally, or alternatively, the device may perform aspects of the described functions using special-purpose hardware.

[0317] At 810, the method may include triggering delay status reporting for a logical channel in a first LCG configured with report thresholds for reporting one or multiple delay statuses for the first LCG. The operations of 810 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 810 may be performed by a device as described with reference to Fig. 1.

[0318] At 820, the method may include transmitting a DSR in a first DSR format to a base station, wherein the first DSR format indicates the one or multiple delay statuses for the first LCG. The operations of 820 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 820 may be performed by a device as described with reference to Fig. 1.

[0319] Fig. 9 illustrates a flowchart of a method 900 that supports delay status reporting in accordance with aspects of the present disclosure. The operations of the method 900 may be implemented by a device or its components as described herein. For example, the operations of the method 900 may be performed by the UE 104 as described herein. In some implementations, the device may execute a set of instructions to control the function elements of the device to perform the described functions. Additionally, or alternatively, the device may perform aspects of the described functions using special-purpose hardware.

[0320] At 910, the method may include selecting a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at  least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs. The operations of 910 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 910 may be performed by a device as described with reference to Fig. 1.

[0321] At 920, the method may include transmitting a DSR in the first DSR format or the second DSR format to a base station. The operations of 920 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 920 may be performed by a device as described with reference to Fig. 1.

[0322] Fig. 10 illustrates a flowchart of a method 1000 that supports delay status reporting in accordance with aspects of the present disclosure. The operations of the method 1000 may be implemented by a device or its components as described herein. For example, the operations of the method 1000 may be performed by the base station 102 as described herein. In some implementations, the device may execute a set of instructions to control the function elements of the device to perform the described functions. Additionally, or alternatively, the device may perform aspects of the described functions using special-purpose hardware.

[0323] At 1010, the method may include transmitting, to a UE, a configuration for delay status reporting. The operations of 1010 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1010 may be performed by a device as described with reference to Fig. 1.

[0324] At 1020, the method may include receiving, from the UE, a DSR in a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for an LCG among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs. The operations of 1020 may be performed in accordance with examples as described herein. In some implementations, aspects of the operations of 1020 may be performed by a device as described with reference to Fig. 1.

[0325] It shall be noted that implementations of the present disclosure which have been described with reference to Figs. 1 to 5 are also applicable to the device 600, the processor 700 as well as the methods 800, 900 and 1000.

[0326] It should be noted that the methods described herein describes possible implementations, and that the operations and the steps may be rearranged or otherwise modified and that other implementations are possible. Further, aspects from two or more of the methods may be combined.

[0327] The various illustrative blocks and components described in connection with the disclosure herein may be implemented or performed with a general-purpose processor, a DSP, an ASIC, a CPU, an FPGA or other programmable logic device, discrete gate or transistor logic, discrete hardware components, or any combination thereof designed to perform the functions described herein. A general-purpose processor may be a microprocessor, but in the alternative, the processor may be any processor, controller, microcontroller, or state machine. A processor may also be implemented as a combination of computing devices (e.g., a combination of a DSP and a microprocessor, multiple microprocessors, one or more microprocessors in conjunction with a DSP core, or any other such configuration.

[0328] The functions described herein may be implemented in hardware, software executed by a processor, firmware, or any combination thereof. If implemented in software executed by a processor, the functions may be stored on or transmitted over as one or more instructions or code on a computer-readable medium. Other examples and implementations are within the scope of the disclosure and appended claims. For example, due to the nature of software, functions described herein may be implemented using software executed by a processor, hardware, firmware, hardwiring, or combinations of any of these. Features implementing functions may also be physically located at various positions, including being distributed such that portions of functions are implemented at different physical locations.

[0329] Computer-readable media includes both non-transitory computer storage media and communication media including any medium that facilitates transfer of a computer program from one place to another. A non-transitory storage medium may be any available medium that may be accessed by a general-purpose or special-purpose computer. By way of example, non-transitory computer-readable media may include RAM, ROM, electrically erasable programmable ROM (EEPROM) , flash memory, compact disk (CD) ROM or other optical disk storage, magnetic disk storage or other magnetic storage devices, or any other non-transitory medium that may be used to carry  or store desired program code means in the form of instructions or data structures and that may be accessed by a general-purpose or special-purpose computer, or a general-purpose or special-purpose processor.

[0330] As used herein, including in the claims, an article “a” before an element is unrestricted and understood to refer to “at least one” of those elements or “one or more” of those elements. The terms “a, ” “at least one, ” “one or more, ” and “at least one of one or more” may be interchangeable. As used herein, including in the claims, “or” as used in a list of items (e.g., a list of items prefaced by a phrase such as “at least one of” or “one or more of” or “one or both of” ) indicates an inclusive list such that, for example, a list of at least one of A, B, or C means A or B or C or AB or AC or BC or ABC (i.e., A and B and C) . Also, as used herein, the phrase “based on” shall not be construed as a reference to a closed set of conditions. For example, an example step that is described as “based on condition A” may be based on both a condition A and a condition B without departing from the scope of the present disclosure. In other words, as used herein, the phrase “based on”shall be construed in the same manner as the phrase “based at least in part on. Further, as used herein, including in the claims, a “set” may include one or more elements.

[0331] The description herein is provided to enable a person having ordinary skill in the art to make or use the disclosure. Various modifications to the disclosure will be apparent to a person having ordinary skill in the art, and the generic principles defined herein may be applied to other variations without departing from the scope of the disclosure. Thus, the disclosure is not limited to the examples and designs described herein but is to be accorded the broadest scope consistent with the principles and novel features disclosed herein.

Claims

1.A user equipment (UE) , comprising:a processor; anda transceiver coupled to the processor,wherein the processor is configured to:trigger delay status reporting for a logical channel in a first logical channel group (LCG) configured with report thresholds for reporting one or multiple delay statuses for the first LCG; andtransmit a delay status report (DSR) in a first DSR format via the transceiver to a base station, wherein the first DSR format indicates the one or multiple delay statuses for the first LCG.2.The UE of claim 1, wherein at least one of the multiple delay statuses comprises a buffer size for the first LCG, wherein the buffer size is a data volume of data that is buffered for the first LCG, and remaining time of the data is below one of the report thresholds or between two of the report thresholds.3.The UE of claim 1, wherein at least one of the multiple delay statuses comprises remaining time for the first LCG, wherein the remaining time is the smallest remaining time of data that is buffered for the first LCG, and the remaining time of the data is below one of the report thresholds or between two of the report thresholds.4.The UE of claim 2 or 3, wherein the data is not associated with a further delay status report which has been transmitted to the base station, and / or the data has not been transmitted to the base station.5.The UE of claim 1, wherein the one or multiple delay statuses for the first LCG comprises a first delay status for the first LCG; andwherein the first DSR format comprises a first remaining time field, a first buffer size field associated with the first delay status and a first indication field for the first LCG, wherein the first indication field indicates whether a second delay status for the first LCG follows the first delay status in the DSR.6.The UE of claim 5, wherein if the first indication field indicates that the second delay status for the first LCG follows the first delay status in the DSR, the first DSR format further comprises at least one of the following: a second remaining time field, a second buffer size field, a second buffer size table field or a second indication field associated with the second delay status for the first LCG.7.The UE of claim 1, wherein the processor is further configured to:cancel the DSR based on at least one of the following:a trigger threshold for triggering the delay status reporting for the first LCG, orthe report thresholds for reporting the one or more multiple delay statuses for the first LCG.8.The UE of claim 7, wherein the processor is configured to cancel the DSR based on the trigger threshold by:cancelling the DSR based on determining one of the following:all packet data convergence protocol (PDCP) service data unit (SDUs) associated with the DSR and with remaining time below the trigger threshold have been discarded;a first medium access control (MAC) protocol data unit (PDU) is transmitted and the first MAC PDU comprises a DSR MAC control element that contains delay statuses of all the PDCP SDUs associated with the DSR and with the remaining time below the trigger threshold, ora second MAC PDU is transmitted and the second MAC PDU comprises all the PDCP SDUs associated with the DSR and with the remaining time below the trigger threshold.9.The UE of claim 7, wherein the processor is configured to cancel the DSR based on one of the report thresholds by:cancelling the DSR based on determining one of the following:all packet data convergence protocol (PDCP) service data unit (SDUs) associated with the DSR and with remaining time below the one of the report thresholds have been discarded;a first medium access control (MAC) protocol data unit (PDU) is transmitted and the first MAC PDU comprises a DSR MAC control element that contains delay statuses of all the PDCP SDUs associated with the DSR and with the remaining time below the one of the report thresholds; ora second MAC PDU is transmitted and the second MAC PDU comprises all the PDCP SDUs associated with the DSR and with the remaining time below the one of the report thresholds.10.The UE of claim 7, wherein the processor is configured to cancel the DSR based on the trigger threshold and the report thresholds by:cancelling the DSR based on determining one of the following:all packet data convergence protocol (PDCP) service data unit (SDUs) associated with the DSR and with remaining time below a maximum one of the trigger threshold and the report thresholds have been discarded;a first medium access control (MAC) protocol data unit (PDU) is transmitted and the first MAC PDU comprises a DSR MAC control element that contains delay statuses of all the PDCP SDUs associated with the DSR and with the remaining time below the maximum one of the trigger threshold and the report thresholds; ora second MAC PDU is transmitted and the second MAC PDU comprises all the PDCP SDUs associated with the DSR and with the remaining time below the maximum one of the trigger threshold and the report thresholds.11.The UE of claim 1, wherein the processor is further configured to:trigger a scheduling request (SR) for the triggered delay status reporting associated with data with remaining time below a trigger threshold for triggering the delay status reporting for the first LCG or one of report thresholds for reporting the one or multiple delay statuses for the first LCG.12.The UE of claim 1, wherein the first DSR format comprises a first bitmap field and a second bitmap field following the first bitmap field;wherein each of bits in the first bitmap field is associated with one of LCGs of the UE and indicates whether at least one delay status for a respective one of the LCGs is present in the DSR, wherein the LCGs comprises the first LCG; andwherein a first plurality of bits in the second bitmap field are associated with the first LCG, and each of the first plurality of bits indicates whether a delay status corresponding to one or two of the report thresholds for reporting the one or multiple delay statuses for the first LCG is present in the DSR.13.The UE of claim 12, wherein a second plurality of bits in the second bitmap field is associated with a second LCG among the LCGs, each of the second plurality of bits indicates whether a delay status corresponding to one or two of report thresholds for reporting one or moredelay statuses for the second LCG is present in the DSR; andwherein the first plurality of bits and the second plurality of bits are included in the second bitmap in an order of indexes of the first LCG and the second LCG.14.The UE of claim 12, wherein a third bit in the second bitmap field is associated with a third LCG among the LCGs, and the third bit indicates whether a delay status for the third LCG is present in the DSR; andwherein the first plurality of bits and the third bit are included in the second bitmap in an order of indexes of the first LCG and the third LCG.15.A user equipment (UE) , comprising:a processor; anda transceiver coupled to the processor,wherein the processor is configured to:select a first delay status report (DSR) format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for a logical channel group (LCG) among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs; andtransmit a DSR in the first DSR format or the second DSR format via the transceiver to a base station.16.The UE of claim 15, wherein the processor is configured to select the first DSR format based on determining one of the following:the LCG is configured with report thresholds for reporting the one or multiple delay statuses and the LCG has the one or multiple delay statuses to report; orthe LCG is configured with the report thresholds for reporting the one or multiple delay status and the LCG has the multiple delay statuses to report.17.The UE of claim 15, wherein the processor is configured to select the second DSR format based on determining one of the following:none of all LCGs having delay status to report is configured with report thresholds for reporting delay statuses; oreach of all LCGs configured with delay status reporting has at most one delay status to report.18.The UE of claim 15, wherein a logical channel priority of the second DSR format is the same as a logical channel priority of the first DSR format.19.A base station, comprising:a processor; anda transceiver coupled to the processor,wherein the processor is configured to:transmit, via the transceiver to a user equipment (UE) , a configuration for delay status reporting; andreceive, via the transceiver from the UE, a delay status report (DSR) in a first DSR format or a second DSR format, wherein the first DSR format is used to indicate one or multiple delay statuses at least for a logical channel group (LCG) among LCGs and the second DSR format is used to indicate at most one delay status for each of the LCGs.20.A processor for wireless communication, comprising:at least one memory; anda controller coupled with the at least one memory and configured to cause the controller to:trigger delay status reporting for a logical channel in a first logical channel group (LCG) configured with report thresholds for reporting one or multiple delay statuses for the first LCG; andtransmit a delay status report (DSR) in a first DSR format via the transceiver to a base station, wherein the first DSR format indicates the one or multiple delay statuses for the first LCG.

Images