Proportional backoff of channel access for low-latency transmissions in wireless communications

Abstract

Techniques pertaining to proportional backoff of channel access for low-latency transmissions in wireless communications are described. An apparatus, as a station (STA), obtains an access to a channel according to a channel access prioritization by performing a proportional backoff. The apparatus then transmits a latency-sensitive traffic on the channel.

Description

PROPORTIONAL BACKOFF OF CHANNEL ACCESS FOR LOW-LATENCY TRANSMISSIONS IN WIRELESS COMMUNICATIONSCROSS REFERENCE TO RELATED PATENT APPLICATION

[0001] The present disclosure is part of a non-provisional patent application claiming the priority benefit of U.S. Provisional Patent Application No. 63 / 561,812, filed 06 March 2024, the contents of which herein is incorporated by reference in their entirety.TECHNICAL FIELD

[0002] The present disclosure is generally related to wireless communications and, more particularly, to proportional backoff of channel access for low-latency transmissions in wireless communications.BACKGROUND

[0003] Unless otherwise indicated herein, approaches described in this section are not prior art to the claims listed below and are not admitted as prior art by inclusion in this section.

[0004] In wireless communications such as Wi-Fi (or WiFi) and wireless local area networks (WLANs) under the Institute of Electrical and Electronics Engineers (IEEE) 802.11 standards, there are issues related to enhanced distributed channel access (EDCA) for supporting quality of service (QoS) requirements. For instance, legacy EDCA mechanisms tend to provide stations (STAs) with differentiated channel access to transmit users’ data over a shared medium. However, doing so comes with some issues for low-latency transmissions. That is, the transmission time depends on its backoff counter (BC) value of an access category (AC) , which is randomly selected, not directly tied to delay bound and reliability of QoS parameters. Also, the EDCA mechanism may not compensate the time for the waiting STAs with the backoff process being interrupted with a transmission opportunity (TXOP) being taken by another STA. Besides, the exponential backoff for collision control tends to result in a long latency tail, thereby worsening latency sensitive traffic and reducing the reliability, in addition to inefficient use of the medium. Therefore, there is a need for proportional backoff of channel access for low-latency transmissions in wireless communications.SUMMARY

[0005] The following summary is illustrative only and is not intended to be limiting in any way. That is, the following summary is provided to introduce concepts, highlights, benefits, and advantages of the novel and non-obvious techniques described herein. Select implementations are further described below in the detailed description. Thus, the following summary is not intended to identify essential features of the claimed subject matter, nor is it intended for use in determining the scope of the claimed subject matter.

[0006] An objective of the present disclosure is to provide schemes, concepts, designs, techniques, methods, and apparatuses pertaining to proportional backoff of channel access for low-latency transmissions in wireless communications. It is believed that implementation of one or more schemes proposed herein may address or otherwise alleviate the aforementioned issue (s) .

[0007] In one aspect, a method of high priority EDCA mechanism may involve a station (STA) obtaining an access to a channel according to a channel access prioritization by performing a proportional backoff. The method may involve the STA transmitting a latency-sensitive traffic on the channel.

[0008] In another aspect, a method of high priority EDCA mechanism may involve a STA counting down a deferred counter (DC) proportionally to a time interval before a transmission deadline for a latency-sensitive traffic. The method may also involve the STA transmitting a high priority request (HP REQ) to an access point (AP) to form a protected contention period to prevent channel access by non-high-priority (non-HP) STAs and contend for the medium only with other high priority STAs. The method may further involve the STA receiving a high priority response (HP RSP) from the AP to obtain a transmission opportunity (TXOP) for the channel access. The DC may be related to a time for the latency-sensitive traffic to be delivered, and an initiation value of the DC may be set according to a delay bound and a quality of service (QoS) profile.

[0009] It is noteworthy that, although the description provided herein may be in the context of certain radio access technologies, networks and network topologies such as Wi-Fi / WiFi, the proposed concepts, schemes and any variation (s)  / derivative (s) thereof may be implemented in, for and by other types of radio access technologies, networks and network topologies such as, for example and without limitation, Bluetooth, ZigBee, 5th Generation (5G)  / New Radio (NR) , Long-Term Evolution (LTE) , LTE-Advanced, LTE-Advanced Pro, Internet-of-Things (IoT) , Industrial IoT (IIoT) and narrowband IoT (NB-IoT) . Thus, the scope of the present disclosure is not limited to the examples described herein.BRIEF DESCRIPTION OF THE DRAWINGS

[0010] The accompanying drawings are included to provide a further understanding of the disclosure and are incorporated in and constitute a part of the present disclosure. The drawings illustrate implementations of the disclosure and, together with the description, serve to explain the principles of the disclosure. It is appreciable that the drawings are not necessarily in scale as some components may be shown to be out of proportion than the size in actual implementation to clearly illustrate the concept of the present disclosure.

[0011] FIG. 1 is a diagram of an example network environment in which various solutions and schemes in accordance with the present disclosure may be implemented.

[0012] FIG. 2 is a diagram of an example scenario under a proposed scheme in accordance with the present disclosure.

[0013] FIG. 3 is a diagram of an example scenario under a proposed scheme in accordance with the present disclosure.

[0014] FIG. 4 is a diagram of an example scenario under a proposed scheme in accordance with the present disclosure.

[0015] FIG. 5 is a diagram of an example scenario under a proposed scheme in accordance with the present disclosure.

[0016] FIG. 6 is a diagram of an example scenario under a proposed scheme in accordance with the present disclosure.

[0017] FIG. 7 is a diagram of an example scenario under a proposed scheme in accordance with the present disclosure.

[0018] FIG. 8 is a diagram of an example scenario under a proposed scheme in accordance with the present disclosure.

[0019] FIG. 9 is a diagram of an example scenario under a proposed scheme in accordance with the present disclosure.

[0020] FIG. 10 is a block diagram of an example communication system under a proposed scheme in accordance with the present disclosure.

[0021] FIG. 11 is a flowchart of an example process under a proposed scheme in accordance with the present disclosure.

[0022] FIG. 12 is a flowchart of a second example process under a proposed scheme in accordance with the present disclosure.DETAILED DESCRIPTION

[0023] Detailed embodiments and implementations of the claimed subject matters are disclosed herein. However, it shall be understood that the disclosed embodiments and implementations are merely illustrative of the claimed subject matters which may be embodied in various forms. The present disclosure may, however, be embodied in many different forms and should not be construed as limited to the exemplary embodiments and implementations set forth herein. Rather, these exemplary embodiments and implementations are provided so that the description of the present disclosure is thorough and complete and will fully convey the scope of the present disclosure to those skilled in the art. In the description below, details of well-known features and techniques may be omitted to avoid unnecessarily obscuring the presented embodiments and implementations. Overview

[0024] Implementations in accordance with the present disclosure relate to various techniques, methods, schemes and / or solutions pertaining to proportional backoff of channel access for low-latency transmissions in wireless communications. According to the present disclosure, a number of possible solutions may be implemented separately or jointly. That is, although these possible solutions may be described below separately, two or more of these possible solutions may be implemented in one combination or another. The various solutions and schemes implement the proposed schemes between APs and non-AP STAs. Accordingly, the various solutions and schemes proposed herein may address or otherwise alleviate the issues described above.

[0025] FIG. 1 illustrates an example network environment 100 in which various solutions and schemes in accordance with the present disclosure may be implemented. FIG. 2 -FIG. 12 illustrate examples of implementation of various proposed schemes in network environment 100 in accordance with the present disclosure. The following description of various proposed schemes is provided with reference to FIG. 1 -FIG. 12.

[0026] Referring to FIG. 1, network environment 100 may involve multiple stations (STAs) including a number of access points (AP) STAs (herein interchangeably referred to as “APs” ) and a number of non-AP STAs (herein interchangeably referred to as “STAs” ) such as a first AP (AP1) , a second AP (AP2) , a first STA (STA1) , a second STA (STA2) , a third STA (STA3) and a fourth STA (STA4) . AP1 may be associated with or part of a first basic service set (BSS1) , and AP2 may be associated with or part of a second basic service set (BSS2) . Moreover, STA1 and SAT2 may be associated with AP1 in BSS1, while STA3 and STA4 may be associated with AP2 in BSS2. Due to its location, STA2 may hear, receive or otherwise be interfered by transmissions from at least AP2 and STA3. Similarly, STA3 may hear, receive or otherwise be interfered by transmissions from STA2. Each of AP1, AP2, STA1, STA2, STA3 and STA4 may be configured to implement various proposed schemes in accordance with the present disclosure as described below. It is noteworthy that, while the various proposed schemes may be individually or separately described below, in actual implementations some or all of the proposed schemes may be utilized or otherwise implemented jointly. Of course, each of the proposed schemes may be utilized or otherwise implemented individually or separately.

[0027] Under various proposed schemes in accordance with the present disclosure, channel access of an EDCA mechanism may be enhanced to allow a low-latency or latency-sensitive traffic to be delivered before its delay bound. For instance, under the proposed schemes, a Deferred Counter may be utilized to count down the time to a target transmission time of low-latency / latency-sensitive packets. Additionally, under the proposed schemes, high-priority requests and response control frames may be utilized to prevent non-high-priority STAs from contending for a medium with a STA with low-latency / latency-sensitive packets and approaching the due time for transmission. Moreover, under the proposed schemes, APs may be allowed to take control of a given TXOP to schedule uplink (UL) low-latency transmissions of multiple STAs with high-priority transmissions when those STAs request to transmit at the same time.

[0028] Under the proposed schemes with respect to proportional backoff of channel access, a STA (e.g., any of STA1, STA2, STA3 and STA4) may maintain a transmission Deferred Counter (DC) for each AC of data pending for transmission in its transmission queue. The DC may be ticked by a slow time-tick (STT) , e.g., 200μs, for counting a remaining time for transmission. The STA may start the DC when a data is enqueued into the transmission queue. Additionally, the STA may set the initial values of DC related to the time for latency-sensitive traffic to be delivered according to the delay bound and other QoS requirements. Moreover, the STA may countdown the DC proportionally to the time approaching to the transmission deadline. Furthermore, the STA may initiate a High-Priority (HP) EDCA procedure and transmit an initial control frame (e.g., HP REQ) when the DC reaches a threshold and a backoff counter is reduced to 0.

[0029] FIG. 2 illustrates an example scenario 200 under a proposed scheme in accordance with the present disclosure. Scenario 200 may pertain to an initial DC setup in proportional backoff of channel access under the proposed scheme. Referring to FIG. 2, with respect to an expected transmit time (ETT) , a STA (e.g., any of STA1, STA2, STA3 and STA4) may derive an expected received time (ERT) according to a QoS profile (e.g., delay tolerance, jitter tolerance, failure rate, and so on) . Then, the STA may calculate the ETT based on an estimated transmission duration (ETD) for medium access control (MAC) service data units (MSDUs) on the ERT (e.g., channel loading, modulation and coding scheme (MCS) , re-try and drop rate) . The initial DC setting may be set according to the following mathematical expression: DC [AC] = ceiling (TETT [AC]  / slow time-tick) . As each AC has its respective priority level, DCs corresponding to different ACs may be set with different initial values proportional to the priority levels of the different Acs. For instance, the priority level of the access category of voice (VO) may be higher than the priority level of the access category of video (VI) ; the priority level of the access category of VI may be higher than the priority level of the access category of best effort (BE) ; and the priority level of the access category of BE may be higher than the priority level of the access category of background (BK) . Thus, the DC corresponding to the AC of VO or VI may have a smaller initial value than that of the DC corresponding to the AC of BE and BK, and thus the DC corresponding to the AC of VO / VI may count down to 0 faster than the DC corresponding to the AC of BE / BK. Accordingly, channel access may be prioritized based on the time to ETT (TETT) such that a traffic with a smaller TETT may have a higher priority for channel access.

[0030] FIG. 3 illustrates an example scenario 300 under a proposed scheme in accordance with the present disclosure. Scenario 300 may pertain to a first case (Case 0) of a frame exchange sequence (FES) in proportional backoff of channel access under the proposed scheme. In scenario 300, each of STA1 and STA3 may be an Ultra-High-Reliability (UHR) STA, and each of AP1 and AP2 may be an UHR AP. UHR STA1 and UHR STA3 may be associated with UHR AP1 and UHR AP2, respectively. For simplicity in illustrations, the UL traffic of UHR STA1 and UHR STA3 are assumed to be of the same user priority and QoS profile.

[0031] Referring to FIG. 3, at time T1 and time T2, STA1 and STA3 may receive, from logic link control (LLC) layers, a low latency MSDU1 and MSDU3, respectively, which may be placed by each of STA1 and STA3 into its transmission queue for transmission, respectively. Each of STA1 and STA3 may start its DC [AC] countdown procedure using its STT. In case of DC [AC] < a threshold value, STA1 / STA3 may set arbitration interframe space number (AIFSN) =2 and CW = 0 to start its HP EDCA channel access.

[0032] At time T3, as the channel becomes idle, each of STA1 and STA3 may prepare its backoff countdown procedure. In case that the channel is idle for aSlotTime after a short interframe space (SIFS) , AIFS [AC] of the STA (e.g., STA1 or STA3) may be increased by 1. In case that AIFS [AC] reaches the value of AIFSN, the STA (e.g., STA1 or STA3) may start its BC countdown procedure. In case that the channel is idle for aSlotTime and BC [AC] > 0, the STA (e.g., STA1 or STA3) may decrease its BC [AC] by 1. When the value of BC [AC] reaches to 0, the STA (e.g., STA1) may transmit an initial control frame (e.g., request-to-send (RTS) with a MAC header Type-1) in case of DC [AC] < the threshold value and / or other condition, such as HP EDCA being enabled. In case that a STA (e.g., STA3) detects the channel being occupied, it may stop its BC [AC] countdown but continue its DC [AC] countdown procedure. AP1 may send a control response frame (e.g., clear-to-send (CTS) ) to STA1 if the RTS is received correctly by AP1. Otherwise, no CTS may be sent from AP1 and that STA1 may perform backoff procedure and retransmit a RTS if the BC [AC] reaches to 0. As the TXOP holder after receiving a CTS from AP1 in response to the RTS, STA1 may follow an existing procedure to transmit its MAC protocol data unit (MPDU1) and retry of failed packet if it receives a block acknowledgement (BA) with an error indication of the received packet from AP1. Other STAs (e.g., STA3) , in response to receiving the initial control frame and / or response frame, may stop its BC countdown, set a network allocation vector (NAV) , and continue its DC countdown procedure (if the high priority EDCA is enabled ) . In case that its DC [AC] =0 but a STA has no chance to acquire a TXOP, the STA (e.g., STA3) may preform preemptive access in the current TXOP if it is allowed to do so.

[0033] FIG. 4 illustrates an example scenario 400 under a proposed scheme in accordance with the present disclosure. Scenario 400 may pertain to a second case (Case 1) of an intra-basic service set (intra-BSS) FES in proportional backoff of channel access under the proposed scheme. In scenario 400, each of STA1 and STA2 may be an UHR STA, and AP1 may be an UHR AP. UHR STA1 and UHR STA2 may be associated with UHR AP1. Each of UHR STA1 and UHR STA2 may transmit a high priority request (HP REQ) to form a protected contention period to prevent the channel access from non-HP EDCA STAs. The protected contention period may be equal to an extended interframe space (EIFS) time if the transmissions of HP REQ from different STAs are synchronized to a reference signal (e.g., a PPDU transmitted by an AP in the previous TXOP) , or the distributed coordination function (DCF) interframe space (DIFS) time otherwise.

[0034] Referring to FIG. 4, at time T1 and time T2, STA1 and STA2 may receive, from LLC layers, a low latency MSDU1 and MSDU2, respectively, which may be placed by each of STA1 and STA2 into its transmission queue for transmission, respectively. Each of STA1 and STA2 may start its DC [AC] countdown procedure using its STT. In case of DC [AC] < a threshold value, STA1 / STA2 may set AIFSN =2 and CW = 0 to start its HP EDCA channel access.

[0035] At time T3, as the channel becomes idle, each of STA1 and STA2 may prepare its backoff countdown procedure. In case that the channel is idle for aSlotTime after a SIFS, AIFS [AC] of the STA (e.g., STA1 or STA2) may be increased by 1. In case that AIFS [AC] reaches the value of AIFSN, the STA (e.g., STA1 or STA2) may start its BC countdown procedure. In case that DC [AC] < a threshold value and / or other condition, such as HP EDCA being enabled, the STA (e.g., STA1 or STA2) may send an initial control frame (e.g., HP REQ with MAC header Type-1, HP REQ with MAC header Type-2 or HP REQ with MAC header Type-3) . The associated AP (e.g., AP1) may send a control response frame (e.g., HP response (HP RSP) ) to the STA if the HP REQ is a HP REQ with MAC header Type-1 or a HP REQ with MAC header Type-2, and received correctly by the AP. Otherwise, no HP RSP may be sent by the AP. In case that the channel is idle for aSlotTime and BC [AC] > 0, the STA (e.g., STA1 or STA2) may decrease its BC [AC] by 1. When the value of BC [AC] reaches to 0, the STA (e.g., STA1) may transmit an RTS. In case that a STA (e.g., STA2) detects the channel being occupied, it may stop its BC [AC] countdown but continue its DC [AC] countdown procedure. AP1 may send a CTS to STA1 if the RTS is received correctly by AP1. As the TXOP holder, STA1 may follow an existing procedure to transmit MPDU1 and retry of failed packet, if it receives a BA with an error indication of the received packet from AP1. Other STAs (e.g., STA2) , in response to receiving the HP REQ / HP RSP and / or RTS / CTS, may stop its BC countdown, set a NAV, and continue its DC countdown procedure (if the high priority EDCA being enabled) . In case that its DC [AC] =0 but a STA has no chance to acquire a TXOP, the STA (e.g., STA2) may preform preemptive access in the current TXOP if it is allowed to do so.

[0036] At time T4, the TXOP holder (e.g., STA1) may release the TXOP after its transmission is completed, update its contention window for the access category (CW [AC] ) and reset its BC [AC] and DC [AC] . Other STAs (e.g., STA2) may start a backoff countdown after the current TXOP ends. For instance, if the channel is idle but AIFS [AC] < a threshold value, STA2 may increase AIFS [AC] by 1 and continue to sense the channel. Otherwise, if the channel is idle and AIFS [AC] = AIFSN, STA2 may perform a BC countdown procedure.

[0037] In case of DC [AC] < a threshold value (> 0) and / or other condition (e.g., HP EDCA being enabled) , STA2 may send a HP REQ with MAC header Type-1, a HP REQ with MAC header Type-2 or a HP REQ with MAC header Type-3. AP1 may send an HP RSP to STA2 in response to receiving and decoding the HP REQ correctly if the HP REQ s of MAC header Type-1 or MAC header Type-2. Otherwise, no HP RSP may be sent by AP1.

[0038] In case of DC [AC] is < 0 (e.g., the MPDU pending in the queue has passed the transmit time due for delay bound) , STA2 may drop the MPDU if the drop eligible is set to 1.

[0039] Alternatively, STA2 may continue transmitting a HP REQ control frame. In case that the channel is idle for aSlotTime and BC [AC] > 0, STA2 may decrease BC [AC] by 1. In case that BC [AC] of STA2 reaches to 0, STA2 may transmit an RTS. Otherwise, if the channel is busy, STA2 may stop its BC countdown but may continue its DC [AC] countdown procedure. After receiving the RTS correctly, AP1 as a TXOP responder may follow the existing procedure and may send a CTS to STA2. In response, STA2 may transmit MPDU2 to AP1 and receive a BA from AP1.

[0040] FIG. 5 illustrates an example scenario 500 under a proposed scheme in accordance with the present disclosure. Scenario 500 may pertain to a first option (Option-A) of a third case (Case 2) of an intra-BSS FES in proportional backoff of channel access under the proposed scheme. In scenario 500, each of STA1 and STA2 may be an UHR STA. UHR STA1 and UHR STA2 may be associated with the same AP, AP1, which may be an UHR AP. AP1 may use a trigger frame (TF) to resolve RTS collision and identify the transmitting STA (s) .

[0041] Referring to FIG. 5, at time T1 and time T2, STA1 and STA2 may receive, from LLC layers, a low latency MSDU1 and MSDU2, respectively, which may be placed by each of STA1 and STA2 into its transmission queue for transmission, respectively. Each of STA1 and STA2 may start its DC [AC] countdown procedure using its STT. In case of DC [AC] < a threshold value, STA1 / STA2 may set AIFSN =2 and CW = 0 to start its HP EDCA channel access.

[0042] At time T3, as the channel becomes idle, each of STA1 and STA2 may prepare its backoff countdown procedure. In case that the channel is idle for aSlotTime after a SIFS, AIFS [AC] of the STA (e.g., STA1 or STA2) may be increased by 1. In case that AIFS [AC] reaches a predetermined value (e.g., distributed coordination function (DCF) interframe space (DIFS) ) , the STA (e.g., STA1 or STA2) may start a BC countdown procedure. In case of DC [AC] < a threshold value and / or other condition (e.g., HP EDCA being enabled) , the STA (s) may initiate to send a HP REQ (with MAC Header Type-2 or with MAC header Type-3) . The associated AP (e.g., AP1) may send an HP RSP to the STA, if the HP REQ is of MAC header Type-2 and received correctly. Otherwise, no HP RSP may be sent. In case that the channel is idle for aSlotTime and BC [AC] >0, the STA (s) may decrease BC [AC] by 1. In case that BC [AC] of the STAs reach to 0 at same time and the channel is sensed idle, the STAs (e.g., STA1 and STA2) may transmit a control frame (e.g., RTS) at the same time.

[0043] In case that the AP (e.g., AP1) received a HP REQ but cannot identify the subsequent RTS-transmitting STA (s) correctly due to RTS collision for example, , the AP may send a trigger frame (TF) to invoke a trigger-based (TB) UL transmission such as, for example, null data packet (NDP) feedback report (NFR) , UL orthogonal frequency-division multiple-access (OFDMA) random access (UORA) , buffer status report (BSR) and so on, to identity the HP REQ-initiating and RTS-transmitting STA (s) first. After receiving the TF, STA1 and STA2 may follow the existing procedure to respond to the NFR poll (NFRP) or UORA TF. AP1 may then send a BA plus TF to schedule one or more subsequent UL transmissions from STA1 and STA2. Moreover, AP1 may send a contention free end (CF-End) to terminate the TXOP if there is no more UL transmission requested by STA1 and STA2.

[0044] FIG. 6 illustrates an example scenario 600 under a proposed scheme in accordance with the present disclosure. Scenario 600 may pertain to a second option (Option-B) of the third case (Case 2) of an intra-BSS FES in proportional backoff of channel access under the proposed scheme. In scenario 600, each of STA1 and STA2 may be an UHR STA. UHR STA1 and UHR STA2 may be associated with the same AP, AP1, which may be an UHR AP. Each of STA1 and STA2 may be allowed to use retry of RTS to resolve RTS collision and identify the transmitting STA.

[0045] Referring to FIG. 6, at time T1 and time T2, STA1 and STA2 may receive, from LLC layers, a low latency MSDU1 and MSDU2, respectively, which may be placed by each of STA1 and STA2 into its transmission queue for transmission, respectively. Each of STA1 and STA2 may start its DC [AC] countdown procedure using its STT. In case of DC [AC] < a threshold value, STA1 / STA2 may set AIFSN =2 and CW = 0 to start its HP EDCA channel access.

[0046] At time T3, as the channel becomes idle, each of STA1 and STA2 may prepare its backoff countdown procedure. In case that the channel is idle for aSlotTime after a SIFS, AIFS [AC] of the STA (e.g., STA1 or STA2) may be increased by 1. In case that AIFS [AC] reaches a predetermined value (e.g., distributed coordination function (DCF) interframe space (DIFS) ) , the STA (e.g., STA1 or STA2) may start a BC countdown procedure. In case of DC [AC] < a threshold value and / or other condition (e.g., HP EDCA being enabled) , the STA (s) may initiate to send a HP REQ (with MAC Header Type-2 or with MAC header Type-3) . The associated AP (e.g., AP1) may send an HP RSP to the STA, if the HP REQ is of MAC header Type-2 and received correctly. Otherwise, no HP RSP may be sent. In case that the channel is idle for aSlotTime and BC [AC] > 0, the STA (s) may decrease BC [AC] by 1. In case that BC [AC] of the STAs reach to 0 at same time and the channel is sensed idle, the STAs (e.g., STA1 and STA2) may transmit a control frame (e.g., RTS) at the same time.

[0047] In case the AP (e.g., AP1) receives a HP REQ frame but cannot identify the subsequent RTS-transmitting STA (s) correctly due to RTS collision, the AP does not transmit the HP RSP. The RTS-transmitting STA may re-transmit an RTS after a random backoff within a protected contention period to acquire a TXOP for transmitting a low-latency traffic (or latency-sensitive traffic) . If the TXOP is acquired by another STA, the non-TXOP holder STA (s) may stop its countdown BC [AC] but may continue its DC [AC] countdown procedure during the TXOP period.

[0048] FIG. 7 illustrates an example scenario 700 under a proposed scheme in accordance with the present disclosure. Scenario 700 may pertain to a fourth case (Case 3) of an overlapping basic service set (OBSS) FES in proportional backoff of channel access under the proposed scheme. In scenario 700, each of STA2 and STA4 may be a UHR STA, and each of AP1 and AP2 may be an UHR AP. UHR STA2 and UHR STA4 may be associated with UHR AP1 and UHR AP2, respectively. UHR STA2 and UHR STA4 may be hidden node to each other, but they may sense channel becoming idle at the same time. Under the proposed scheme, the STAs may set AIFSN = 2 and BC = 0 (or contention window (CW) = 0) to start the HP EDCA channel access, in case of DC [AC] < a predetermined value. If a STA transmits HP REQ of MAC header Type-1 and if its associated AP can receive and decode the entire HP REQ frame correctly, the associated AP may send an HP RSP with MAC header Type-4. If the STA transmits HP REQ with MAC header Type-2 and if its associated AP can only receive and decode the preamble with a legacy signaling field (L-SIG) , the associated AP may send an HP RSP with MAC header Type-5. Under the proposed scheme, only when the HP RSP is received, the HP REQ-initiating STAs may perform HP EDCA backoff and retry of RTS if needed.

[0049] FIG. 8 illustrates an example scenario 800 under a proposed scheme in accordance with the present disclosure. Scenario 800 may pertain to a fifth case (Case 4) of an OBSS FES in proportional backoff of channel access under the proposed scheme. In scenario 800, each of STA2 and STA4 may be a UHR STA, and each of AP1 and AP2 may be an UHR AP. UHR STA2 and UHR STA4 may be associated with UHR AP1 and UHR AP2, respectively. UHR STA2 and UHR STA4 may be hidden node to each other, or they may sense channel becoming idle at different times and with different NAVs, causing HP REQ and / or HP RSP collision. Under the proposed scheme, the STAs may set AIFSN = 2 and BC = 0 (or CW = 0) to start the HP EDCA channel access, in case of DC [AC] < a predetermined value. If a STA transmits HP REQ with MAC header Type-1 and if its associated AP can receive and decode the entire HP REQ frame correctly, the associated AP may send an HP RSP with MAC header Type-4. If the STA transmits HP REQ with MAC header Type-2 and if its associated AP can only receive and decode the preamble with an L-SIG, the associated AP may send an HP RSP with MAC header Type-5. Under the proposed scheme, only when the HP RSP is received, the HP REQ-initiating STAs may perform HP EDCA backoff and retry of RTS if needed.

[0050] FIG. 9 illustrates an example scenario 900 under a proposed scheme in accordance with the present disclosure. Scenario 900 may pertain to a sixth case (Case 5) of an OBSS FES in proportional backoff of channel access under the proposed scheme. In scenario 900, each of STA2 and STA4 may be a UHR STA, and each of AP1 and AP2 may be an UHR AP. UHR STA2 and UHR STA4 may be associated with UHR AP1 and UHR AP2, respectively. UHR STA2 and UHR STA4 may be hidden node to each other, but they may sense channel becoming idle at the same time. Under the proposed scheme, the STAs may set AIFSN = 2 and BC = 0 (or initial contention window (CWinit) = 0) to start the HP EDCA channel access, in case of DC [AC] < a predetermined value. If a STA transmits HP REQ with MAC header Type-2 but does not receive an HP RSP, the HP REQ-initiating STA may perform an HP EDCA random backoff (using a CW > 0) and retransmit the HP REQ within the protected contention period.

[0051] Under a proposed scheme in accordance with the present disclosure with respect to high-priority control frames, an HP REQ frame may include certain parameters in its physical-layer (PHY) header and MAC header. The PHY header may include a legacy preamble of 6 Mbps data rate of a non-High-Throughput (non-HT) physical-layer protocol data unit (PPDU) . The PHY header may also include a universal signaling field (U-SIG) which may be for High-Efficiency (HE) type control frame only. The U-SIG may indicate a BSS color (= BSS Color Code received from a Beacon frame) as well as a type of transmission as UL (as in downlink (DL) or UL transmission) . As for the MAC header, if HP REQ = RTS or extended RTS (eRTS) for HE type control frame, then: (a) for Type-1: receiver address (RA) = AP’s MAC address, transmitter address (TA) = STA’s MAC address; and (b) for Type-2: RA = AP’s MAC address, TA = Special ID assigned by the associated AP. Different AP may assign the same or different special ID for HP REQ. On the other hand, if HP REQ = CTS, then: (a) for Type-3A: RA = Broadcast MAC address; and (b) for Type-3B: RA = Special ID assigned by the associated AP.

[0052] Under the proposed scheme, an HP RSP frame may include certain parameters in its PHY header and MAC header. The PHY header may include a legacy preamble of 6 Mbps data rate of non-HT PPDU. The PHY header may also include a U-SIG (for HE type control frame only) . The U-SIG may indicate a BSS color (= BSS Color Code received from a Beacon frame) as well as a type of transmission as DL (as in DL or UL transmission) . As for the MAC header, if HP REQ is of MAC Header Type 1 or Type 2 , then: (a) for Type-4: HP RSP (CTS with RA =MAC address from TA field of RTS) ; or (b) for Type-5: HP RSP (CTS) = Special ID assigned by the associated AP. Moreover, if HP REQ is of MAC Header Type 3, there is no HP RSP.

[0053] Under a proposed scheme in accordance with the present disclosure with respect to EDCA parameters for HP REQ and HP RSP, AIFSN and CWinit may be set for the HP REQ frame depending on the AC. For instance, when AC = voice (VO) , AIFSN and CWinit may be set as follows: AIFSN [AC_VO] = 2, CWinit = 0. When AC = video (VI) , AIFSN and CWinit may be set as follows: AIFSN [AC_VI] = 2, CWinit = 0. Under the proposed scheme, the HP EDCA parameters and HP EDCA enablement information may be carried in Beacon frame (s) , Probe Response frame (s) , and / or Association Response frame (s) transmitted by an AP. An HP EDCA enabled STA shall update HP EDCA parameters received from the associated AP for the transmission of HP REQ. As for transmission of the HP REQ frame, when the HP REQ consists of an RTS, transmission of the HP REQ may be a frame of individually addressed using HP EDCA. When the HP REQ consists of a CTS, transmission of the HP REQ may be broadcast or groupcast addressed using HP EDCA.

[0054] In view of the above, one of ordinary skill in the art would appreciate that the various proposed schemes in accordance with the present disclosure may allow a latency-sensitive traffic to be delivered before its delay bound by either or both of two ways. For instance, the latency-sensitive traffic may be delivered before its delay bound by using a Deferred Counter to count down the time to a target transmission time of low-latency packets (or latency-sensitive packets) . Alternatively, or additionally, the latency-sensitive traffic may be delivered before its delay bound by utilizing a High Priority Request (HP REQ) and a High Priority Response (HP RSP) control frames to prevent non-HP STAs from contending to the medium with one or more STAs with approaching transmission time for their low-latency / latency-sensitive packets. In one aspect, a high priority EDCA mechanism may involve a STA transmitting a HP REQ control frame to another STA to acquire a TXOP to transmit a prioritized low-latency / latency-sensitive data. The prioritized low latency may be the time interval according to the target transmission time which is bundled by the delay bound requirement of the data. In another aspect, a high priority EDCA mechanism may involve a STA using a deferred counter to count down the time interval to the target transmission time of a prioritized low-latency / latency-sensitive data. In yet another aspect, a high priority EDCA mechanism may involve an STA, which is associated with another STA transmitting a HP REQ control frame, transmitting a HP RSP control frame. Illustrative Implementations

[0055] FIG. 10 illustrates an example system 1000 having at least an example apparatus 1010 and an example apparatus 1020 in accordance with an implementation of the present disclosure. Each of apparatus 1010 and apparatus 1020 may perform various functions to implement schemes, techniques, processes, and methods described herein pertaining to proportional backoff of channel access for low-latency transmissions in wireless communications, including the various schemes described above with respect to various proposed designs, concepts, schemes, systems and methods described above as well as processes described below. For instance, apparatus 1010 may be implemented in a non-AP STA (e.g., any of STA1, STA2, STA3 and STA4) and apparatus 1020 may be implemented in an AP (e.g., either or AP1 or AP2) , or vice versa.

[0056] Each of apparatus 1010 and apparatus 1020 may be a part of an electronic apparatus, such as a portable or mobile apparatus, a wearable apparatus, a wireless communication apparatus or a computing apparatus. When implemented in a STA, each of apparatus 1010 and apparatus 1020 may be implemented in a smartphone, a smart watch, a personal digital assistant, a digital camera, or a computing equipment such as a tablet computer, a laptop computer or a notebook computer. Each of apparatus 1010 and apparatus 1020 may also be a part of a machine type apparatus, which may be an IoT apparatus such as an immobile or a stationary apparatus, a home apparatus, a wire communication apparatus or a computing apparatus. For instance, each of apparatus 1010 and apparatus 1020 may be implemented in a smart thermostat, a smart fridge, a smart door lock, a wireless speaker, or a home control center. When implemented in or as a network apparatus, apparatus 1010 and / or apparatus 1020 may be implemented in a network node, such as an AP in a WLAN or a mesh device.

[0057] In some implementations, each of apparatus 1010 and apparatus 1020 may be implemented in the form of one or more integrated-circuit (IC) chips such as, for example and without limitation, one or more single-core processors, one or more multi-core processors, one or more reduced-instruction set computing (RISC) processors, or one or more complex-instruction-set-computing (CISC) processors. In the various schemes described above, each of apparatus 1010 and apparatus 1020 may be implemented in or as a STA or an AP. Each of apparatus 1010 and apparatus 1020 may include at least some of those components shown in FIG. 10 such as a processor 1012 and a processor 1022, respectively, for example. Each of apparatus 1010 and apparatus 1020 may further include one or more other components not pertinent to the proposed scheme of the present disclosure (e.g., internal power supply, display device and / or user interface device) , and, thus, such component (s) of apparatus 1010 and apparatus 1020 are neither shown in FIG. 10 nor described below in the interest of simplicity and brevity.

[0058] In one aspect, each of processor 1012 and processor 1022 may be implemented in the form of one or more single-core processors, one or more multi-core processors, one or more RISC processors or one or more CISC processors. That is, even though a singular term “aprocessor” is used herein to refer to processor 1012 and processor 1022, each of processor 1012 and processor 1022 may include multiple processors in some implementations and a single processor in other implementations in accordance with the present disclosure. In another aspect, each of processor 1012 and processor 1022 may be implemented in the form of hardware (and, optionally, firmware) with electronic components including, for example and without limitation, one or more transistors, one or more diodes, one or more capacitors, one or more resistors, one or more inductors, one or more memristors and / or one or more varactors that are configured and arranged to achieve specific purposes in accordance with the present disclosure. In other words, in at least some implementations, each of processor 1012 and processor 1022 is a special-purpose machine specifically designed, arranged and configured to perform specific tasks including those pertaining to proportional backoff of channel access for low-latency transmissions in wireless communications in accordance with various implementations of the present disclosure.

[0059] In some implementations, apparatus 1010 may also include a transceiver 1016 coupled to processor 1012. Transceiver 1016 may include a transmitter capable of wirelessly transmitting and a receiver capable of wirelessly receiving data. In some implementations, apparatus 1020 may also include a transceiver 1026 coupled to processor 1022. Transceiver 1026 may include a transmitter capable of wirelessly transmitting and a receiver capable of wirelessly receiving data. It is noteworthy that, although transceiver 1016 and transceiver 1026 are illustrated as being external to and separate from processor 1012 and processor 1022, respectively, in some implementations, transceiver 1016 may be an integral part of processor 1012 as a system on chip (SoC) and / or transceiver 1026 may be an integral part of processor 1022 as a SoC.

[0060] In some implementations, apparatus 1010 may further include a memory 1014 coupled to processor 1012 and capable of being accessed by processor 1012 and storing data therein. In some implementations, apparatus 1020 may further include a memory 1024 coupled to processor 1022 and capable of being accessed by processor 1022 and storing data therein. Each of memory 1014 and memory 1024 may include a type of random-access memory (RAM) such as dynamic RAM (DRAM) , static RAM (SRAM) , thyristor RAM (T-RAM) and / or zero-capacitor RAM (Z-RAM) . Alternatively, or additionally, each of memory 1014 and memory 1024 may include a type of read-only memory (ROM) such as mask ROM, programmable ROM (PROM) , erasable programmable ROM (EPROM) and / or electrically erasable programmable ROM (EEPROM) . Alternatively, or additionally, each of memory 1014 and memory 1024 may include a type of non-volatile random-access memory (NVRAM) such as flash memory, solid-state memory, ferroelectric RAM (FeRAM) , magnetoresistive RAM (MRAM) and / or phase-change memory.

[0061] Each of apparatus 1010 and apparatus 1020 may be a communication entity capable of communicating with each other using various proposed schemes in accordance with the present disclosure. For illustrative purposes and without limitation, a description of the capabilities of apparatus 1010 and apparatus 1020, functioning as a coordinating / sharing AP and a coordinated / shared AP, respectively, is provided below in the context of example processes 1100 and 1200. It is noteworthy that, although a detailed description of capabilities, functionalities and / or technical features of either of apparatus 1010 and apparatus 1020 is provided below, the same may be applied to the other of apparatus 1010 and apparatus 1020 although a detailed description thereof is not provided solely in the interest of brevity. It is also noteworthy that, although the example implementations described below are provided in the context of WLAN, the same may be implemented in other types of networks. Illustrative Processes

[0062] FIG. 11 illustrates an example process 1100 in accordance with an implementation of the present disclosure. Process 1100 may represent an aspect of implementing various proposed designs, concepts, schemes, systems, and methods described above. More specifically, process 1100 may represent an aspect of the proposed concepts and schemes pertaining to proportional backoff of channel access for low-latency transmissions in wireless communications. Process 1100 may include one or more operations, actions, or functions as illustrated by one or more of blocks 1110 and 1120. Although illustrated as discrete blocks, various blocks of process 1100 may be divided into additional blocks, combined into fewer blocks, or eliminated, depending on the desired implementation. Moreover, the blocks / sub-blocks of process 1100 may be executed in the order shown in FIG. 11 or, alternatively, in a different order. Furthermore, one or more of the blocks / sub-blocks of process 1100 may be executed repeatedly or iteratively. Process 1100 may be implemented by or in apparatus 1010 and apparatus 1020 as well as any variations thereof. Solely for illustrative purposes and without limiting the scope, process 1100 is described below in the context of apparatus 1010 implemented in or as a non-AP STA (e.g., any of STA1, STA2, STA3 and STA4) and apparatus 1020 implemented in or as an AP (e.g., either of AP1 and AP2) of a wireless network such as a WLAN in network environment 100 in accordance with one or more of IEEE 802.11 standards. Process 1100 may begin at block 1110.

[0063] At 1110, process 1100 may involve processor 1012 of apparatus 1010, as a STA, obtaining, via transceiver 1016, an access to a channel according to a channel access prioritization by performing a proportional backoff. Process 1100 may proceed from 1110 to 1120.

[0064] At 1120, process 1100 may involve processor 1012 transmitting, via transceiver 1016, a latency-sensitive traffic on the channel.

[0065] In some implementations, in obtaining the access to the channel according to the channel access prioritization, process 1100 may involve processor 1012 performing certain operations to obtain channel access in a prioritized manner. For instance, process 1100 may involve processor 1012 determining an expected received time (ERT) according to a QoS profile. Additionally, process 1100 may involve processor 1012 calculating an expected transmit time (ETT) based on an estimated transmission duration (ETD) for the latency-sensitive traffic on the ERT. The access to the channel may be prioritized based on the time to the ETT such that a first traffic with a smaller ETT has a higher priority for the access to the channel than a second traffic with a larger ETT.

[0066] In some implementations, in performing the proportional backoff, process 1100 may involve processor 1012 performing certain operations. For instance, process 1100 may involve processor 1012 setting an initiation value of a DC related to a time for the latency-sensitive traffic to be delivered according to a delay bound and a QoS profile. Moreover, process 1100 may involve processor 1012 counting down the DC proportionally to a time interval before a transmission deadline for the latency-sensitive traffic.

[0067] In some implementations, in setting the initial value of the DC, process 1100 may involve processor 1012 performing certain operations. For instance, process 1100 may involve processor 1012 determining an ERT according to a QoS profile. Additionally, process 1100 may involve processor 1012 calculating an ETT based on an ETD for the latency-sensitive traffic on the ERT. Moreover, process 1100 may involve processor 1012 setting the initial value of the DC based on an AC of the latency-sensitive traffic based on a mathematical expression of: DC [AC] =ceiling (TETT [AC]  / slow time-tick) . Here, DC [AC] may denote the DC corresponding to the AC of the latency-sensitive traffic; TETT [AC] may denote a time to ETT for the AC; and slot time-tick may denote ticking to count down a remaining time before transmitting the latency-sensitive traffic.

[0068] In some implementations, in setting the initial value of the DC, process 1100 may involve processor 1012 performing certain operations. For instance, process 1100 may involve processor 1012 maintaining a plurality of DCs corresponding to a plurality of ACs of data pending for transmission in a transmission queue. Moreover, process 1100 may involve processor 1012 setting initial values of the DCs proportional to priority levels of the plurality of ACs such that the DCs are set to count down proportionally according to respective times approaching respective transmission deadlines for traffics of the plurality of ACs.

[0069] In some implementations, in performing the proportional backoff, process 1100 may further involve processor 1012 performing additional operations. For instance, process 1100 may involve processor 1012 transmitting, to an AP (e.g., apparatus 1020) , a HP REQ to form a protected contention period to prevent channel access by non-high-priority (non-HP) STAs. Furthermore, process 1100 may involve processor 1012 receiving, from the AP, a HP RSP to obtain a TXOP for the channel access.

[0070] In some implementations, in transmitting the HP REQ, process 1100 may involve processor 1012 performing certain operations (e.g., as in Case 1 described above) . For instance, process 1100 may involve processor 1012 starting a backoff procedure responsive to detecting the channel being idle. Additionally, process 1100 may involve processor 1012 transmitting the HP REQ to the AP when a countdown of the DC reaches a threshold value and a backoff counter reaches 0.

[0071] In some implementations, in transmitting the HP REQ, process 1100 may involve processor 1012 performing certain operations (e.g., as in Case 1 described above) . For instance, process 1100 may involve processor 1012 starting a backoff procedure responsive to detecting the channel being idle. Also, process 1100 may involve processor 1012 detecting, during the backoff procedure, the channel being occupied. Additionally, process 1100 may involve processor 1012 responsive to detecting the channel being occupied, stopping a backoff counter but continuing a countdown procedure of the DC. Moreover, process 1100 may involve processor 1012 restarting the backoff procedure responsive to detecting the channel becoming idle after being occupied. Furthermore, process 1100 may involve processor 1012 transmitting the HP REQ to the AP when the DC counts down to a threshold value and the backoff counter reaches 0. In some implementations, in detecting the channel being occupied, process 1100 may involve processor 1012 detecting the channel being occupied by another intra-BSS STA.

[0072] In some implementations, in receiving the HP RSP, process 1100 may involve processor 1012 performing certain operations (e.g., as in Case 5 described above) . For instance, process 1100 may involve processor 1012 performing a high priority EDCA backoff responsive to not receiving any HP RSP from the AP. Moreover, process 1100 may involve processor 1012 retransmitting the HP REQ to the AP when the countdown of the DC reaches the threshold value and the backoff counter reaches 0. In some implementations, in performing the HP EDCA backoff, process 1100 may involve processor 1012 performing the HP EDCA backoff using a larger contention window (CW) which is larger than an initial CW used transmitting the HP REP initially. Alternatively, or additionally, in performing the HP EDCA backoff, process 1100 may involve processor 1012 performing the HP EDCA backoff responsive to not receiving any HP RSP due to the HP REQ being interfered by another HP REQ transmitted by an OBSS STA.

[0073] In some implementations, the HP REQ may include an RTS frame, and the HP RSP may include a clear-to-send (CTS) frame.

[0074] In some implementations, the HP REQ may be unicast of individually addressed, and the HP RSP may be individually addressed or group addressed.

[0075] FIG. 12 illustrates an example process 1200 in accordance with an implementation of the present disclosure. Process 1200 may represent an aspect of implementing various proposed designs, concepts, schemes, systems, and methods described above. More specifically, process 1200 may represent an aspect of the proposed concepts and schemes pertaining to proportional backoff of channel access for low-latency transmissions in wireless communications. Process 1200 may include one or more operations, actions, or functions as illustrated by one or more of blocks 1210, 1220 and 1230. Although illustrated as discrete blocks, various blocks of process 1200 may be divided into additional blocks, combined into fewer blocks, or eliminated, depending on the desired implementation. Moreover, the blocks / sub-blocks of process 1200 may be executed in the order shown in FIG. 12 or, alternatively, in a different order. Furthermore, one or more of the blocks / sub-blocks of process 1200 may be executed repeatedly or iteratively. Process 1200 may be implemented by or in apparatus 1010 and apparatus 1020 as well as any variations thereof. Solely for illustrative purposes and without limiting the scope, process 1200 is described below in the context of apparatus 1010 implemented in or as a non-AP STA (e.g., any of STA1, STA2, STA3 and STA4) and apparatus 1020 implemented in or as an AP (e.g., either of AP1 and AP2) of a wireless network such as a WLAN in network environment 100 in accordance with one or more of IEEE 802.11 standards. Process 1200 may begin at block 1210.

[0076] At 1210, process 1200 may involve processor 1012 of apparatus 1010, as a STA, counting down a DC proportionally to a time interval before a transmission deadline for a latency-sensitive traffic. The DC may be related to a time for the latency-sensitive traffic to be delivered. An initiation value of the DC is set according to a delay bound and a QoS profile. Process 1200 may proceed from 1210 to 1220.

[0077] At 1220, process 1200 may involve processor 1012 transmitting, via transceiver 1016, a HP REQ to an AP (e.g., apparatus 1020) to form a protected contention period to prevent channel access by non-HP STAs. Process 1200 may proceed from 1220 to 1230.

[0078] At 1230, process 1200 may involve processor 1012 receiving, via transceiver 1016, a high priority response (HP RSP) from the AP to obtain a TXOP for the channel access.

[0079] In some implementations, in transmitting the HP REQ, process 1200 may involve processor 1012 performing certain operations. For instance, process 1200 may involve processor 1012 starting a backoff procedure responsive to detecting the channel being idle. Additionally, process 1200 may involve processor 1012transmitting the HP REQ to the AP when a countdown of the DC reaches a threshold value and a backoff counter reaches 0.

[0080] In some implementations, in transmitting the HP REQ, process 1200 may involve processor 1012 performing certain operations. For instance, process 1200 may involve processor 1012 starting a backoff procedure responsive to detecting the channel being idle. Also, process 1200 may involve processor 1012 detecting, during the backoff procedure, the channel being occupied. Additionally, process 1200 may involve processor 1012 responsive to detecting the channel being occupied, stopping a backoff counter but continuing a countdown procedure of the DC. Moreover, process 1200 may involve processor 1012 restarting the backoff procedure responsive to detecting the channel becoming idle after being occupied. Furthermore, process 1200 may involve processor 1012 transmitting the HP REQ to the AP when the DC counts down to a threshold value and the backoff counter reaches 0.

[0081] In some implementations, in receiving the HP RSP, process 1200 may involve processor 1012 performing certain operations. For instance, process 1200 may involve processor 1012 performing a high priority EDCA backoff responsive to not receiving any HP RSP from the AP. Moreover, process 1200 may involve processor 1012 retransmitting the HP REQ to the AP when the countdown of the DC reaches the threshold value and the backoff counter reaches 0. In some implementations, in performing the HP EDCA backoff, process 1200 may involve processor 1012 performing the HP EDCA backoff using a larger CW which is larger than an initial CW used transmitting the HP REP initially.

[0082] In some implementations, the HP REQ may include an RTS frame, the HP RSP may include a CTS frame. Moreover, the HP REQ may be unicast of individually addressed, and the HP RSP may be individually addressed or group addressed. Additional Notes

[0083] The herein-described subject matter sometimes illustrates different components contained within, or connected with, different other components. It is to be understood that such depicted architectures are merely examples, and that in fact many other architectures can be implemented which achieve the same functionality. In a conceptual sense, any arrangement of components to achieve the same functionality is effectively "associated" such that the desired functionality is achieved. Hence, any two components herein combined to achieve a particular functionality can be seen as "associated with" each other such that the desired functionality is achieved, irrespective of architectures or intermedial components. Likewise, any two components so associated can also be viewed as being "operably connected" , or "operably coupled" , to each other to achieve the desired functionality, and any two components capable of being so associated can also be viewed as being "operably couplable" , to each other to achieve the desired functionality. Specific examples of operably couplable include but are not limited to physically mateable and / or physically interacting components and / or wirelessly interactable and / or wirelessly interacting components and / or logically interacting and / or logically interactable components.

[0084] Further, with respect to the use of substantially any plural and / or singular terms herein, those having skill in the art can translate from the plural to the singular and / or from the singular to the plural as is appropriate to the context and / or application. The various singular / plural permutations may be expressly set forth herein for sake of clarity.

[0085] Moreover, it will be understood by those skilled in the art that, in general, terms used herein, and especially in the appended claims, e.g., bodies of the appended claims, are generally intended as “open” terms, e.g., the term “including” should be interpreted as “including but not limited to, ” the term “having” should be interpreted as “having at least, ” the term “includes” should be interpreted as “includes but is not limited to, ” etc. It will be further understood by those within the art that if a specific number of an introduced claim recitation is intended, such an intent will be explicitly recited in the claim, and in the absence of such recitation no such intent is present. For example, as an aid to understanding, the following appended claims may contain usage of the introductory phrases "at least one" and "one or more" to introduce claim recitations. However, the use of such phrases should not be construed to imply that the introduction of a claim recitation by the indefinite articles "a" or "an" limits any particular claim containing such introduced claim recitation to implementations containing only one such recitation, even when the same claim includes the introductory phrases "one or more" or "at least one" and indefinite articles such as "a" or "an, " e.g., “a” and / or “an” should be interpreted to mean “at least one” or “one or more; ” the same holds true for the use of definite articles used to introduce claim recitations. In addition, even if a specific number of an introduced claim recitation is explicitly recited, those skilled in the art will recognize that such recitation should be interpreted to mean at least the recited number, e.g., the bare recitation of "two recitations, " without other modifiers, means at least two recitations, or two or more recitations. Furthermore, in those instances where a convention analogous to “at least one of A, B, and C, etc. ” is used, in general such a construction is intended in the sense one having skill in the art would understand the convention, e.g., “a system having at least one of A, B, and C” would include but not be limited to systems that have A alone, B alone, C alone, A and B together, A and C together, B and C together, and / or A, B, and C together, etc. In those instances where a convention analogous to “at least one of A, B, or C, etc. ” is used, in general such a construction is intended in the sense one having skill in the art would understand the convention, e.g., “a system having at least one of A, B, or C” would include but not be limited to systems that have A alone, B alone, C alone, A and B together, A and C together, B and C together, and / or A, B, and C together, etc. It will be further understood by those within the art that virtually any disjunctive word and / or phrase presenting two or more alternative terms, whether in the description, claims, or drawings, should be understood to contemplate the possibilities of including one of the terms, either of the terms, or both terms. For example, the phrase “A or B” will be understood to include the possibilities of “A” or “B” or “A and B. ”

[0086] From the foregoing, it will be appreciated that various implementations of the present disclosure have been described herein for purposes of illustration, and that various modifications may be made without departing from the scope and spirit of the present disclosure. Accordingly, the various implementations disclosed herein are not intended to be limiting, with the true scope and spirit being indicated by the following claims.

Claims

1.A method of a high priority (HP) enhanced distributed channel access (EDCA) mechanism, comprising:obtaining, by a processor of a station (STA) , an access to a channel according to a channel access prioritization by performing a proportional backoff; andtransmitting, by the processor, a latency-sensitive traffic on the channel.2.The method of Claim 1, wherein the obtaining the access to the channel according to the channel access prioritization comprises obtaining the access to the channel in a prioritized manner based on a time to an expected transmit time (ETT) such that a first traffic with a smaller ETT has a higher priority for the access to the channel than a second traffic with a larger ETT.3.The method of Claim 2, wherein the obtaining the access to the channel according to the channel access prioritization further comprises:determining an expected received time (ERT) according to a quality of service (QoS) profile; andcalculating the ETT based on an estimated transmission duration (ETD) for the latency-sensitive traffic on the ERT.4.The method of Claim 1, wherein the performing the proportional backoff comprises:setting an initiation value of a deferred counter (DC) related to a time for the latency-sensitive traffic to be delivered according to a delay bound and a quality of service (QoS) profile; andcounting down the DC proportionally to a time interval before a transmission deadline for the latency-sensitive traffic.5.The method of Claim 4, wherein the setting the initial value of the DC comprises:determining an expected received time (ERT) according to a quality of service (QoS) profile;calculating an expected transmit time (ETT) based on an estimated transmission duration (ETD) for the latency-sensitive traffic on the ERT; andsetting the initial value of the DC based on an access category (AC) of the latency-sensitive traffic based on a mathematical expression of:DC [AC] = ceiling (TETT [AC]  / slow time-tick) ,wherein:DC [AC] denotes the DC corresponding to the AC of the latency-sensitive traffic;TETT [AC] denotes a time to ETT for the AC; andslot time-tick denotes ticking to count down a remaining time before transmitting the latency-sensitive traffic.6.The method of Claim 4, wherein the setting the initial value of the DC comprises:maintaining a plurality of DCs corresponding to a plurality of access categories (ACs) of data pending for transmission in a transmission queue; andsetting initial values of the DCs proportional to priority levels of the plurality of ACs such that the DCs are set to count down proportionally according to respective times approaching respective transmission deadlines for traffics of the plurality of ACs.7.The method of Claim 4, wherein the performing the proportional backoff further comprises:transmitting, to an access point (AP) , a high priority request (HP REQ) to form a protected contention period to prevent channel access by non-high-priority (non-HP) STAs and to contend for a medium with other HP STAs with low-latency traffic; andreceiving, from the AP, a high priority response (HP RSP) to obtain a transmission opportunity (TXOP) for the channel access.8.The method of Claim 7, wherein the protected contention period comprises a period formed by the HP REQ, starting from an end of a HP REQ frame with a duration of:an extended interframe space (EIFS) time responsive to a preamble of the HP REQ frame being detected; ora duration of a distributed coordination function (DCF) interframe space (DIFS) time responsive to the preamble of the HP REQ frame being not detected.9.The method of Claim 7, wherein the transmitting the HP REQ comprises synchronizing a transmission of the HP REQ to a reference frame transmitted from the AP in a previous TXOP.10.The method of Claim 7, wherein the transmitting the HP REQ comprises:starting a backoff procedure responsive to detecting the channel being idle; andtransmitting the HP REQ to the AP when a countdown of the DC reaches a threshold value and a backoff counter reaches 0.11.The method of Claim 7, wherein the transmitting the HP REQ comprises:starting a backoff procedure responsive to detecting the channel being idle;detecting, during the backoff procedure, the channel being occupied;responsive to detecting the channel being occupied, stopping a backoff counter but continuing a countdown procedure of the DC;restarting the backoff procedure responsive to detecting the channel becoming idle after being occupied; andtransmitting the HP REQ to the AP when the DC counts down to a threshold value and the backoff counter reaches 0.12.The method of Claim 11, wherein the detecting the channel being occupied comprises detecting the channel being occupied by another intra-basic service set (intra-BSS) STA.13.The method of Claim 7, wherein the receiving the HP RSP comprises:performing a high priority enhanced distributed channel access (HP EDCA) backoff responsive to not receiving any HP RSP from the AP; andretransmitting the HP REQ to the AP when the countdown of the DC reaches the threshold value and the backoff counter reaches 0.14.The method of Claim 13, wherein the performing the HP EDCA backoff comprises performing the HP EDCA backoff using a larger contention window (CW) which is larger than an initial CW used transmitting the HP REP initially.15.The method of Claim 13, wherein the performing the HP EDCA backoff comprises performing the HP EDCA backoff responsive to not receiving any HP RSP due to the HP REQ being interfered by another HP REQ transmitted by an overlapping basic service set (OBSS) STA.16.The method of Claim 7, wherein the HP REQ comprises a request-to-send (RTS) frame, and wherein the HP RSP comprises a clear-to-send (CTS) frame.17.The method of Claim 7, wherein the HP REQ comprises a clear-to-send (CTS) frame that forms a protected contention period to prevent channel access by non-high-priority (non-HP) STAs and to allow the channel access contended by other HP EDCA STAs.18.The method of Claim 7, wherein the HP REQ is an individually addressed frame, and wherein the HP RSP is an individually addressed or group addressed frame.19.A method of a high priority (HP) enhanced distributed channel access (EDCA) mechanism, comprising:counting down, by a processor of a station (STA) , a deferred counter (DC) proportionally to a time interval before a transmission deadline for a latency-sensitive traffic;transmitting, by the processor, a high priority request (HP REQ) to an access point (AP) to form a protected contention period to prevent channel access by non-high-priority (non-HP) STAs and to contend for a medium with other HP STAs with low-latency traffic; andreceiving, by the processor, a high priority response (HP RSP) from the AP to obtain a transmission opportunity (TXOP) for the channel access,wherein the DC is related to a time for the latency-sensitive traffic to be delivered, andwherein an initiation value of the DC is set according to a delay bound and a quality of service (QoS) profile.20.The method of Claim 19, wherein the transmitting the HP REQ comprises:starting a backoff procedure responsive to detecting the channel being idle; andtransmitting the HP REQ to the AP when a countdown of the DC reaches a threshold value and a backoff counter reaches 0.21.The method of Claim 19, wherein the transmitting the HP REQ comprises:starting a backoff procedure responsive to detecting the channel being idle;detecting, during the backoff procedure, the channel being occupied;responsive to detecting the channel being occupied, stopping a backoff counter but continuing a countdown procedure of the DC;restarting the backoff procedure responsive to detecting the channel becoming idle after being occupied; andtransmitting the HP REQ to the AP when the DC counts down to a threshold value and the backoff counter reaches 0.22.The method of Claim 19, wherein the receiving the HP RSP comprises:performing a high priority enhanced distributed channel access (HP EDCA) backoff responsive to not receiving any HP RSP from the AP; andretransmitting the HP REQ to the AP when the countdown of the DC reaches the threshold value and the backoff counter reaches 0,wherein the performing the HP EDCA backoff comprises performing the HP EDCA backoff using a larger contention window (CW) which is larger than an initial CW used transmitting the HP REP initially.

Images