Smooth perplexity (PPL) for fast and precise large language model (LLM) evaluation

Abstract

A processor-implemented method for utilizing a perplexity for evaluating a large language model (LLM) includes receiving the LLM. A set of quantized models is generated by applying quantization strategies to the LLM. A perplexity for each quantized model of the set of quantized models is computed using one or more downstream tasks. A quantized model for the one or more downstream tasks is selected based on the perplexity.

Description

SMOOTH PERPLEXITY (PPL) FOR FAST AND PRECISE LARGE LANGUAGE MODEL (LLM) EVALUATION

[0001] FIELD OF THE DISCLOSURE

[0002] Aspects of the present disclosure generally relate machine learning, and more specifically to smooth perplexity (PPL) for fast and precise large language model (LLM) evaluation.BACKGROUND

[0003] Artificial neural networks may comprise interconnected groups of artificial neurons (e.g., neuron models) . The artificial neural network (ANN) may be a computational device or be represented as a method to be performed by a computational device. Convolutional neural networks (CNNs) are a type of feed-forward ANN. Convolutional neural networks may include collections of neurons that each have a receptive field and that collectively tile an input space. Convolutional neural networks, such as deep convolutional neural networks (DCNs) , have numerous applications. In particular, these neural network architectures are used in various technologies, such as image recognition, speech recognition, acoustic scene classification, keyword spotting, autonomous driving, and other classification tasks.

[0004] Large-scale models such as large language models (LLMs) have grown in popularity because of their ability to recognize, summarize, translate, predict, and generate content. LLMs are deep learning models including transformer networks that may learn context and meaning by tracking relationships in sequential input data such as words in a sentence or images in a video.

[0005] Given the many useful applications of large-scale models, there is also increasing demand for use thereof on edge devices, such as smartphones. However, large-scale models use very large data sets with hundreds of billions of examples to train several hundred billion parameters.

[0006] Quantization strategies may be employed to reduce the model size, however, the accuracy may be reduced. Moreover, determining the accuracy of a quantized model for downstream tasks may be time consuming.

[0007] Perplexity (PPL) -based evaluation of language models is widely used but is coarse and may not precisely reflect the trend of accuracies of the downstream tasks.SUMMARY

[0008] In various aspects of the present disclosure, a processor-implemented method performed by at least one processor includes receiving a large language model (LLM) . The processor-implemented method also includes generating a set of quantized models by applying quantization strategies to the LLM. The processor-implemented method additionally includes computing a perplexity for each quantized model of the set of quantized models using one or more downstream tasks. The processor-implemented method further includes selecting a quantized model for the one or more downstream tasks based on the perplexity.

[0009] Other aspects of the present disclosure are directed to an apparatus. The apparatus includes means for receiving a large language model (LLM) . The apparatus also includes means for generating a set of quantized models by applying quantization strategies to the LLM. The apparatus additionally includes means for computing a perplexity for each quantized model of the set of quantized models using one or more downstream tasks. The apparatus further includes means for selecting a quantized model for the one or more downstream tasks based on the perplexity.

[0010] Various aspects of the present disclosure are directed to an apparatus. The apparatus has at least one memory and one or more processors coupled to the at least one memory. The processor (s) is configured to receive a large language model (LLM) . The processor (s) is also configured to generate a set of quantized models by applying quantization strategies to the LLM. The processor (s) is additionally configured to compute a perplexity for each quantized model of the set of quantized models using one or more downstream tasks. The processor (s) is further configured to select a quantized model for the one or more downstream tasks based on the perplexity.

[0011] Additional features and advantages of the disclosure will be described below. It should be appreciated by those skilled in the art that this disclosure may be readily utilized as a basis for modifying or designing other structures for carrying out the same purposes of the present disclosure. It should also be realized by those skilled in the art that such equivalent constructions do not depart from the teachings of the disclosure as  set forth in the appended claims. The novel features, which are believed to be characteristic of the disclosure, both as to its organization and method of operation, together with further objects and advantages, will be better understood from the following description when considered in connection with the accompanying figures. It is to be expressly understood, however, that each of the figures is provided for the purpose of illustration and description only and is not intended as a definition of the limits of the present disclosure.BRIEF DESCRIPTION OF THE DRAWINGS

[0012] The features, nature, and advantages of the present disclosure will become more apparent from the detailed description set forth below when taken in conjunction with the drawings in which like reference characters identify correspondingly throughout.

[0013] FIGURE 1 illustrates an example implementation of a neural network using a system-on-a-chip (SOC) , including a general-purpose processor in accordance with certain aspects of the present disclosure.

[0014] FIGURES 2A, 2B, and 2C are diagrams illustrating a neural network in accordance with aspects of the present disclosure.

[0015] FIGURE 2D is a diagram illustrating an exemplary deep convolutional network (DCN) in accordance with aspects of the present disclosure.

[0016] FIGURE 3A is a block diagram illustrating an exemplary deep convolutional network (DCN) in accordance with aspects of the present disclosure.

[0017] FIGURE 3B is a block diagram illustrating an example transformer encoder block, in accordance with various aspects of the present disclosure.

[0018] FIGURE 4 is a block diagram illustrating an exemplary software architecture that may modularize artificial intelligence (AI) functions, in accordance with aspects of the present disclosure.

[0019] FIGURES 5A and 5B are flow diagrams illustrating a conventional perplexity (PPL) pipeline and a smooth PPL pipeline, in accordance with various aspects of the present disclosure.

[0020] FIGURE 6 is a block diagram illustrating evaluation of downstream tasks, in accordance with various aspects of the present disclosure.

[0021] FIGURE 7 is a block diagram illustrating an example evaluation of downstream tasks using the smooth PPL pipeline of FIGURE 5B, in accordance with various aspects of the present disclosure.

[0022] FIGURES 8A and 8B are diagrams illustrating example computations of components using smooth PPL, in accordance with various aspects of the present disclosure.

[0023] FIGURE 9 is a flow diagram illustrating a processor-implemented method for model evaluation and selection for downstream tasks using smooth perplexity, in accordance with aspects of the present disclosure.DETAILED DESCRIPTION

[0024] The detailed description set forth below, in connection with the appended drawings, is intended as a description of various configurations and is not intended to represent the only configurations in which the concepts described may be practiced. The detailed description includes specific details for the purpose of providing a thorough understanding of the various concepts. However, it will be apparent to those skilled in the art that these concepts may be practiced without these specific details. In some instances, well-known structures and components are shown in block diagram form in order to avoid obscuring such concepts.

[0025] Based on the teachings, one skilled in the art should appreciate that the scope of the disclosure is intended to cover any aspect of the disclosure, whether implemented independently of or combined with any other aspect of the disclosure. For example, an apparatus may be implemented or a method may be practiced using any number of the aspects set forth. In addition, the scope of the disclosure is intended to cover such an apparatus or method practiced using other structure, functionality, or structure and  functionality in addition to or other than the various aspects of the disclosure set forth. It should be understood that any aspect of the disclosure disclosed may be embodied by one or more elements of a claim.

[0026] The word “exemplary” is used to mean “serving as an example, instance, or illustration. ” Any aspect described as “exemplary” is not necessarily to be construed as preferred or advantageous over other aspects.

[0027] Although particular aspects are described, many variations and permutations of these aspects fall within the scope of the disclosure. Although some benefits and advantages of the preferred aspects are mentioned, the scope of the disclosure is not intended to be limited to particular benefits, uses or objectives. Rather, aspects of the disclosure are intended to be broadly applicable to different technologies, system configurations, networks, and protocols, some of which are illustrated by way of example in the figures and in the following description of the preferred aspects. The detailed description and drawings are merely illustrative of the disclosure rather than limiting, the scope of the disclosure being defined by the appended claims and equivalents thereof.

[0028] A transformer ANN structure makes use of attention mechanisms that may enable the model to process input sequences in a parallel and efficient manner. An attention mechanism allows the model to focus on different parts of the input sequence at different times. A transformer ANN structure may serve as a building block for large scale models and may be of particular use for tasks that involve sequence modeling, such as text generation by such large scale models.

[0029] Large-scale models such as large language models (LLMs) have grown in popularity because of their ability to recognize, summarize, translate, predict, and generate content. LLMs are deep learning models including transformer networks that may learn context and meaning by tracking relationships in sequential input data such as words in a sentence or images in a video, for instance.

[0030] Given the many useful applications of large-scale models, there is also increasing demand for use thereof on edge devices, such as smartphones. However, large-scale models use very large data sets with hundreds of billions of examples to train several hundred billion parameters.

[0031] Quantization strategies may be employed to reduce the model size, however, the accuracy may be reduced. Moreover, determining the accuracy of a quantized model for downstream tasks may be time consuming.

[0032] Perplexity is a measure of confidence a model has in the model’s predictions. In the field of natural language processing and large language models, perplexity may be used to evaluate the performance of language models. Perplexity quantifies how well a probability distribution or probability model predicts a sample. In the context of language models, perplexity may assess how well a probabilistic model (e.g., a generative artificial intelligence model) predicts a sequence of words.

[0033] Mathematically, perplexity may be defined as the exponentiation of the average negative log-likelihood of a test set (e.g., evaluation dataset) . A lower perplexity indicates that the model predicts the test set more confidently and accurately.

[0034] Perplexity (PPL) -based evaluation of language models is widely used but coarse and may not precisely reflect the trend of accuracies of the downstream tasks. The downstream task’s full accuracy evaluations is very slow. For instance, in some conventional examples, the downstream task’s full accuracy evaluations may be precise but may take more than 20 times longer than PPL evaluation.

[0035] Conventional evaluation approaches may apply conventional PPL techniques (e.g., conventional PPL techniques may use a dataset such as common text from  ) , but may not precisely reflect a trend of the accuracies of the downstream tasks. That is, for different quantized models, the conventional evaluation techniques may indicate that a particular quantized model is better for downstream tasks. However, the accuracy for such a quantized model for downstream tasks may be lower than another quantized model for which the computed conventional perplexity was lower.

[0036] Accordingly, aspects of the present disclosure are directed to smooth PPL for large language model (LLM) evaluation. In accordance with aspects of the present disclosure, a smooth PPL evaluation may be highly correlated with the downstream task.

[0037] Particular aspects of the subject matter described in this disclosure can be implemented to realize one or more of the following potential advantages. In some  examples, the described techniques (e.g., computing a perplexity for each quantized model of the set of quantized models using one or more downstream tasks) may increase LLM evaluation precision and reduce evaluation time and model selection for downstream tasks.

[0038] FIGURE 1 illustrates an example implementation of a system-on-a-chip (SOC) 100, which may include a central processing unit (CPU) 102 or a multi-core CPU configured for improved LLM evaluation. Variables (e.g., neural signals and synaptic weights) , system parameters associated with a computational device (e.g., neural network with weights) , delays, frequency bin information, and task information may be stored in a memory block associated with a neural processing unit (NPU) 108, in a memory block associated with a CPU 102, in a memory block associated with a graphics processing unit (GPU) 104, in a memory block associated with a digital signal processor (DSP) 106, in a memory block 118, or may be distributed across multiple blocks. Instructions executed at the CPU 102 may be loaded from a program memory associated with the CPU 102 or may be loaded from a memory block 118.

[0039] The SOC 100 may also include additional processing blocks tailored to specific functions, such as a GPU 104, a DSP 106, a connectivity block 110, which may include fifth generation (5G) connectivity, fourth generation long term evolution (4G LTE) connectivity, Wi-Fi connectivity, USB connectivity, Bluetooth connectivity, and the like, and a multimedia processor 112 that may, for example, detect and recognize gestures. In one implementation, the NPU 108 is implemented in the CPU 102, DSP 106, and / or GPU 104. The SOC 100 may also include a sensor processor 114, image signal processors (ISPs) 116, and / or navigation module 120, which may include a global positioning system.

[0040] The SOC 100 may be based on an ARM, RISC-V (RISC-five) , or any reduced instruction set computing (RISC) architecture. In aspects of the present disclosure, the instructions loaded into the general-purpose processor 102 may include code to receive a large language model (LLM) . The instructions loaded into the general-purpose processor 102 may also include code generate a set of quantized models by applying quantization strategies to the LLM. The instructions loaded into the general-purpose processor 102 may additionally include code to compute a perplexity for each quantized model of the set of quantized models using one or more downstream  tasks. The instructions loaded into the general-purpose processor 102 may further include code to select a quantized model for the one or more downstream tasks based on the perplexity.

[0041] Deep learning architectures may perform an object recognition task by learning to represent inputs at successively higher levels of abstraction in each layer, thereby building up a useful feature representation of the input data. In this way, deep learning addresses a major bottleneck of traditional machine learning. Prior to the advent of deep learning, a machine learning approach to an object recognition problem may have relied heavily on human engineered features, perhaps in combination with a shallow classifier. A shallow classifier may be a two-class linear classifier, for example, in which a weighted sum of the feature vector components may be compared with a threshold to predict to which class the input belongs. Human engineered features may be templates or kernels tailored to a specific problem domain by engineers with domain expertise. Deep learning architectures, in contrast, may learn to represent features that are similar to what a human engineer might design, but through training. Furthermore, a deep network may learn to represent and recognize new types of features that a human might not have considered.

[0042] A deep learning architecture may learn a hierarchy of features. If presented with visual data, for example, the first layer may learn to recognize relatively simple features, such as edges, in the input stream. In another example, if presented with auditory data, the first layer may learn to recognize spectral power in specific frequencies. The second layer, taking the output of the first layer as input, may learn to recognize combinations of features, such as simple shapes for visual data or combinations of sounds for auditory data. For instance, higher layers may learn to represent complex shapes in visual data or words in auditory data. Still higher layers may learn to recognize common visual objects or spoken phrases.

[0043] Deep learning architectures may perform especially well when applied to problems that have a natural hierarchical structure. For example, the classification of motorized vehicles may benefit from first learning to recognize wheels, windshields, and other features. These features may be combined at higher layers in different ways to recognize cars, trucks, and airplanes.

[0044] Neural networks may be designed with a variety of connectivity patterns. In feed-forward networks, information is passed from lower to higher layers, with each neuron in a given layer communicating to neurons in higher layers. A hierarchical representation may be built up in successive layers of a feed-forward network, as described above. Neural networks may also have recurrent or feedback (also called top-down) connections. In a recurrent connection, the output from a neuron in a given layer may be communicated to another neuron in the same layer. A recurrent architecture may be helpful in recognizing patterns that span more than one of the input data chunks that are delivered to the neural network in a sequence. A connection from a neuron in a given layer to a neuron in a lower layer is called a feedback (or top-down) connection. A network with many feedback connections may be helpful when the recognition of a high-level concept may aid in discriminating the particular low-level features of an input.

[0045] The connections between layers of a neural network may be fully connected or locally connected. FIGURE 2A illustrates an example of a fully connected neural network 202. In a fully connected neural network 202, a neuron in a first layer may communicate its output to every neuron in a second layer, so that each neuron in the second layer will receive input from every neuron in the first layer. FIGURE 2B illustrates an example of a locally connected neural network 204. In a locally connected neural network 204, a neuron in a first layer may be connected to a limited number of neurons in the second layer. More generally, a locally connected layer of the locally connected neural network 204 may be configured so that each neuron in a layer will have the same or a similar connectivity pattern, but with connections strengths that may have different values (e.g., 210, 212, 214, and 216) . The locally connected connectivity pattern may give rise to spatially distinct receptive fields in a higher layer because the higher layer neurons in a given region may receive inputs that are tuned through training to the properties of a restricted portion of the total input to the network.

[0046] One example of a locally connected neural network is a convolutional neural network. FIGURE 2C illustrates an example of a convolutional neural network 206. The convolutional neural network 206 may be configured such that the connection strengths associated with the inputs for each neuron in the second layer are shared (e.g.,  208) . Convolutional neural networks may be well suited to problems in which the spatial location of inputs is meaningful.

[0047] One type of convolutional neural network is a deep convolutional network (DCN) . FIGURE 2D illustrates a detailed example of a DCN 200 designed to recognize visual features from an image 226 input from an image capturing device 230, such as a car-mounted camera. The DCN 200 of the current example may be trained to identify traffic signs and a number provided on the traffic sign. Of course, the DCN 200 may be trained for other tasks, such as identifying lane markings or identifying traffic lights.

[0048] The DCN 200 may be trained with supervised learning. During training, the DCN 200 may be presented with an image, such as the image 226 of a speed limit sign, and a forward pass may then be computed to produce an output 222. The DCN 200 may include a feature extraction section and a classification section. Upon receiving the image 226, a convolutional layer 232 may apply convolutional kernels (not shown) to the image 226 to generate a first set of feature maps 218. As an example, the convolutional kernel for the convolutional layer 232 may be a 5x5 kernel that generates 28x28 feature maps. In the present example, because four different feature maps are generated in the first set of feature maps 218, four different convolutional kernels were applied to the image 226 at the convolutional layer 232. The convolutional kernels may also be referred to as filters or convolutional filters.

[0049] The first set of feature maps 218 may be subsampled by a max pooling layer (not shown) to generate a second set of feature maps 220. The max pooling layer reduces the size of the first set of feature maps 218. That is, a size of the second set of feature maps 220, such as 14x14, is less than the size of the first set of feature maps 218, such as 28x28. The reduced size provides similar information to a subsequent layer while reducing memory consumption. The second set of feature maps 220 may be further convolved via one or more subsequent convolutional layers (not shown) to generate one or more subsequent sets of feature maps (not shown) .

[0050] In the example of FIGURE 2D, the second set of feature maps 220 is convolved to generate a first feature vector 224. Furthermore, the first feature vector 224 is further convolved to generate a second feature vector 228. Each feature of the second feature vector 228 may include a number that corresponds to a possible feature  of the image 226, such as “sign, ” “60, ” and “100. ” A softmax function (not shown) may convert the numbers in the second feature vector 228 to a probability. As such, an output 222 of the DCN 200 may be a probability of the image 226 including one or more features.

[0051] In the present example, the probabilities in the output 222 for “sign” and “60” are higher than the probabilities of the others of the output 222, such as “30, ” “40, ” “50, ” “70, ” “80, ” “90, ” and “100” . Before training, the output 222 produced by the DCN 200 may likely be incorrect. Thus, an error may be calculated between the output 222 and a target output. The target output is the ground truth of the image 226 (e.g., “sign” and “60” ) . The weights of the DCN 200 may then be adjusted so the output 222 of the DCN 200 is more closely aligned with the target output.

[0052] To adjust the weights, a learning algorithm may compute a gradient vector for the weights. The gradient may indicate an amount that an error would increase or decrease if the weight were adjusted. At the top layer, the gradient may correspond directly to the value of a weight connecting an activated neuron in the penultimate layer and a neuron in the output layer. In lower layers, the gradient may depend on the value of the weights and on the computed error gradients of the higher layers. The weights may then be adjusted to reduce the error. This manner of adjusting the weights may be referred to as “back propagation” as it involves a “backward pass” through the neural network.

[0053] In practice, the error gradient of weights may be calculated over a small number of examples, so that the calculated gradient approximates the true error gradient. This approximation method may be referred to as stochastic gradient descent. Stochastic gradient descent may be repeated until the achievable error rate of the entire system has stopped decreasing or until the error rate has reached a target level. After learning, the DCN 200 may be presented with new images (e.g., the speed limit sign of the image 226) and a forward pass through the DCN 200 may yield an output 222 that may be considered an inference or a prediction of the DCN 200.

[0054] Deep belief networks (DBNs) are probabilistic models comprising multiple layers of hidden nodes. DBNs may be used to extract a hierarchical representation of training data sets. A DBN may be obtained by stacking up layers of Restricted  Boltzmann Machines (RBMs) . An RBM is a type of artificial neural network that can learn a probability distribution over a set of inputs. Because RBMs can learn a probability distribution in the absence of information about the class to which each input should be categorized, RBMs are often used in unsupervised learning. Using a hybrid unsupervised and supervised paradigm, the bottom RBMs of a DBN may be trained in an unsupervised manner and may serve as feature extractors, and the top RBM may be trained in a supervised manner (on a joint distribution of inputs from the previous layer and target classes) and may serve as a classifier.

[0055] DCNs are networks of convolutional networks, configured with additional pooling and normalization layers. DCNs have achieved state-of-the-art performance on many tasks. DCNs can be trained using supervised learning in which both the input and output targets are known for many exemplars and are used to modify the weights of the network by use of gradient descent methods.

[0056] DCNs may be feed-forward networks. In addition, as described above, the connections from a neuron in a first layer of a DCN to a group of neurons in the next higher layer are shared across the neurons in the first layer. The feed-forward and shared connections of DCNs may be exploited for fast processing. The computational burden of a DCN may be much less, for example, than that of a similarly sized neural network that comprises recurrent or feedback connections.

[0057] The processing of each layer of a convolutional network may be considered a spatially invariant template or basis projection. If the input is first decomposed into multiple channels, such as the red, green, and blue channels of a color image, then the convolutional network trained on that input may be considered three-dimensional, with two spatial dimensions along the axes of the image and a third dimension capturing color information. The outputs of the convolutional connections may be considered to form a feature map in the subsequent layer, with each element of the feature map (e.g., 220) receiving input from a range of neurons in the previous layer (e.g., feature maps 218) and from each of the multiple channels. The values in the feature map may be further processed with a non-linearity, such as a rectification, max (0, x) . Values from adjacent neurons may be further pooled, which corresponds to down sampling, and may provide additional local invariance and dimensionality reduction. Normalization, which  corresponds to whitening, may also be applied through lateral inhibition between neurons in the feature map.

[0058] FIGURE 3A is a block diagram illustrating a DCN 350. The DCN 350 may include multiple different types of layers based on connectivity and weight sharing. As shown in FIGURE 3A, the DCN 350 includes the convolution blocks 354A, 354B. Each of the convolution blocks 354A, 354B may be configured with a convolution layer (CONV) 356, a normalization layer (LNorm) 358, and a max pooling layer (MAX POOL) 360.

[0059] Although only two of the convolution blocks 354A, 354B are shown, the present disclosure is not so limiting, and instead, any number of the convolution blocks 354A, 354B may be included in the DCN 350 according to design preference.

[0060] The convolution layers 356 may include one or more convolutional filters, which may be applied to the input data to generate a feature map. The normalization layer 358 may normalize the output of the convolution filters. For example, the normalization layer 358 may provide whitening or lateral inhibition. The max pooling layer 360 may provide down sampling aggregation over space for local invariance and dimensionality reduction.

[0061] The parallel filter banks, for example, of a deep convolutional network may be loaded on a CPU 102 or GPU 104 of an SOC 100 (e.g., FIGURE 1) to achieve high performance and low power consumption. In alternative embodiments, the parallel filter banks may be loaded on the DSP 106 or an ISP 116 of an SOC 100. In addition, the DCN 350 may access other processing blocks that may be present on the SOC 100, such as sensor processor 114 and navigation module 120, dedicated, respectively, to sensors and navigation.

[0062] The DCN 350 may also include one or more fully connected layers 362 (FC1 and FC2) . The DCN 350 may further include a logistic regression (LR) layer 364. Between each layer 356, 358, 360, 362, 364 of the DCN 350 are weights (not shown) that are to be updated. The output of each of the layers (e.g., 356, 358, 360, 362, 364) may serve as an input of a succeeding one of the layers (e.g., 356, 358, 360, 362, 364) in the DCN 350 to learn hierarchical feature representations from input data 352 (e.g., images, audio, video, sensor data and / or other input data) supplied at the first of the  convolution blocks 354A. The output of the DCN 350 is a classification score 366 for the input data 352. The classification score 366 may be a set of probabilities, where each probability is the probability of the input data including a feature from a set of features.

[0063] FIGURE 3B is a block diagram illustrating an example transformer encoder block 370, in accordance with various aspects of the present disclosure. As shown in FIGURE 3B, the example transformer encoder block 370 includes alternating layers of self-attention blocks 372 and feed-forward network (FFN) blocks 374. Normalization blocks 376 (e.g., 376a, 376b) may be applied after every block (e.g., 372, 374) of the example transformer encoder block 370. The transformer encoder block 370 may comprise an encoder block of a large scale model such as a large language model (LLM) , for example. The LLM may include numerous transformer encoder blocks 370 and may be applied to tasks such as processing sequence data, for instance.

[0064] FIGURE 4 is a block diagram illustrating an exemplary software architecture 400 that may modularize artificial intelligence (AI) functions. Using the architecture 400, applications may be designed that may cause various processing blocks of an SOC 420 (for example a CPU 422, a DSP 424, a GPU 426 and / or an NPU 428) (which may be similar to SOC 100 of FIGURE 1) to support model evaluation and selection for downstream tasks for an AI application 402, according to aspects of the present disclosure. The architecture 400 may, for example, be included in a computational device, such as a smartphone.

[0065] The AI application 402 may be configured to call functions defined in a user space 404 that may, for example, provide for the detection and recognition of a scene indicative of the location at which the computational device including the architecture 400 currently operates. The AI application 402 may, for example, configure a microphone and a camera differently depending on whether the recognized scene is an office, a lecture hall, a restaurant, or an outdoor setting such as a lake. The AI application 402 may make a request to compiled program code associated with a library defined in an AI function application programming interface (API) 406. This request may ultimately rely on the output of a deep neural network configured to provide an inference response based on video and positioning data, for example.

[0066] The run-time engine 408, which may be compiled code of a runtime framework, may be further accessible to the AI application 402. The AI application 402 may cause the run-time engine 408, for example, to request an inference at a particular time interval or triggered by an event detected by the user interface of the AI application 402. When caused to provide an inference response, the run-time engine 408 may in turn send a signal to an operating system in an operating system (OS) space 410, such as a Kernel 412, running on the SOC 420. In some examples, the Kernel 412 may be a LINUX Kernel. The operating system, in turn, may cause a continuous relaxation of quantization to be performed on the CPU 422, the DSP 424, the GPU 426, the NPU 428, or some combination thereof. The CPU 422 may be accessed directly by the operating system, and other processing blocks may be accessed through a driver, such as a driver 414, 416, or 418 for, respectively, the DSP 424, the GPU 426, or the NPU 428. In the exemplary example, the deep neural network may be configured to run on a combination of processing blocks, such as the CPU 422, the DSP 424, and the GPU 426, or may be run on the NPU 428.

[0067] As described, aspects of the present disclosure are directed to smooth PPL for LLM evaluation. The smooth PPL approach may enable search for improved, or in some aspects optimized, downstream models with a significantly reduced evaluation time.

[0068] FIGURES 5A and 5B are flow diagrams illustrating a conventional model selection pipeline 500 and a smooth PPL-based model selection pipeline 550, in accordance with various aspects of the present disclosure. Referring to FIGURE 5A, the conventional model selection pipeline 500 may receive a full precision (FP) model (may also be referred to as a “floating point model” ) at block 502. At block 504, the FP model may be subjected to one or more quantization strategies to reduce the size of the FP model. The quantization strategies may include various techniques for converting the weights of the FP model from high-precision floating point representation (e.g., 32-bit floating point) to a lower precision representation (e.g., 16-bit floating point or 8-bit integer) to generate a set of one or more quantized models at block 506. The quantization strategies may, for instance, include post training quantization (PTQ) or quantization aware training (QAT) . The quantization strategies may be applied on a  per-channel basis or a per-tensor basis. Additionally, PTQ strategies may be applied with a dynamic range or a static range.

[0069] The conventional PPL of each of the quantized models may be evaluated at block 508. The conventional PPL may be computed for each of the quantized models. The conventional PPL may be defined as the exponentiation of the average negative log-likelihood of a test set. Given a tokenized sequence X= (x0, x1, …, xt) , the conventional PPL of X may be expressed as:

[0070] where logpθ (xi|x<i) is the log-likelihood of theith token conditioned on the preceding tokens x<i according to the model and i is an index of the sequence and t is the maximum index.

[0071] The conventional model selection pipeline 500 chooses the quantized model having the smallest PPL computed according to Equation 1, at block 510.

[0072] After the quantized model having the smallest PPL is selected, downstream tasks using the selected quantized model may be evaluated at block 512. A downstream task may be considered a specific application of the underlying model (e.g., FP model) . For instance, a pretrained language model (e.g., transformer encoder 370) may be adapted to identify a sentiment in a sequence of text (e.g., whether the sentiment of the text is positive, negative, or neutral) . In another example, a CNN (e.g., DCN 350) pretrained to extract features of an input image may be applied to downstream tasks such as object detection in an image or image segmentation tasks (e.g., dividing an image into foreground and background segments) .

[0073] The selected quantized model may be evaluated, at block 514, to determine whether, for the downstream tasks, the model meets certain key performance indicators (KPIs) (e.g., model accuracy) . If the KPIs are met, the quantized model may be exported at block 516. However, if the KPIs are not met, the conventional model selection pipeline 500 returns to block 504 to adapt the quantization strategies to generate improved quantized models and repeat the conventional PPL until the KPIs are met (at block 514) . The evaluation of the downstream tasks may be very time  consuming, and because the conventional model selection pipeline 500 may be repeated several times before KPIs are met, for the conventional PPL pipeline the time delay to export a quantized model may increase.

[0074] Referring to FIGURE 5B, the smooth PPL-based model selection pipeline 550 may receive the FP model at block 502. The FP model may comprise a large scale model such as a large language model (LLM) (e.g., constructing using multiple transformer encoder blocks 370) . The smooth PPL-based model selection pipeline 550 may apply one or more quantization strategies, at block 552 to the FP model to generate a set of quantized models at block 554. In some aspects, the quantization strategies of block 552 may be similar or even the same as those applied in block 504. As such, the quantized models generated at block 554 may also be similar to or the same as those in the set of quantized models generated at block 506.

[0075] However, at block 556, the smooth PPL-based model selection pipeline 550 evaluates the quantized models using datasets of the downstream tasks. That is, unlike the conventional model selection pipeline 500 that evaluates the conventional PPL of the quantized models using only the FP model dataset, the smooth PPL-based model selection pipeline 550 may evaluate each of the quantized models according to respective datasets for the downstream tasks.

[0076] Additionally, rather than applying the conventional PPL specified in Equation 1, the smooth PPL-based model selection pipeline 550 may apply smooth PPL technique, which may also incorporate a masked PPL. The masked PPL may be defined as the exponentiated average negative log-likelihood of a portion of the tokenized sequence. That is, given a tokenized sequence X= (x0, x1, …, xt, xt+1, …, xt+k) , where the values (x0, x1, .., xt) represent the input part of a downstream sample, and the values (xt+1, …, xt+k) represent the output part of the downstream sample of a downstream dataset, then the masked PPL of X may be expressed as:

[0077] where logpθ (xi|x<i) is the log-likelihood of theith token conditioned on the preceding tokens x<i.

[0078] However, using the masked PPL may result in overfitting to a known downstream task. To reduce potential overfitting, the smooth PPL may balance masked PPLs based on datasets of different known tasks and the conventional PPL of Equation 1 based on the FP model (e.g., a common text dataset) . The smooth PPL may be considered the weighted combination of masked PPL and the conventional PPL of Equation in 1 as described in block 508. The smooth PPL may be given by:

[0079] where αand βi are scaling parameters used to control the balance between the masked PPL (Equation 2) and the conventional PPL (Equation 1) . For example, if α=1, the smooth PPL may compute a perplexity measure according to the conventional PPL of Equation 1. Conversely, if α=0, the smooth PPL may compute the perplexity measure as the masked PPL according to Equation 2. Of course, these values for αand βi are merely examples and not limiting. Rather, as specified in Equation 3, the values for αand βi may comprise fractional values between 0 and 1.

[0080] Having computed the smooth PPL (Equation 3) based in part on the datasets of the respective downstream tasks for the quantized models, at block 558, the smooth PPL-based model selection pipeline 550 may select a quantized model of the set of quantized models having the smallest computed smooth PPL according to Equation 3.

[0081] In turn, at block 560, the smooth PPL-based model selection pipeline 550 may evaluate the selected quantized model according to the downstream tasks. For instance, the model accuracy of the selected quantized model for various downstream tasks may be determined. At block 562, the smooth PPL-based model selection pipeline 550 may determine if the selected quantized model meets specified KPIs (e.g., an accuracy threshold) for the downstream tasks. If the selected quantized model does not meet the KPIs for the downstream tasks, the smooth PPL-based model selection pipeline 550 may return to block 552 to adapt the quantization strategies (e.g., optimizations) .

[0082] Conversely, if the selected quantized model meets the KPIs for the downstream tasks, the smooth PPL-based model selection pipeline 550 may export the selected quantized model at block 564. In turn, the selected quantized model may be used to generate an inference for a downstream task based on a received input. The input, may for instance, comprise a question or a sentence such as a request for completion of a task and the inference may comprise an answer to the question or completion of the requested task (e.g., performing an image segmentation) .

[0083] The downstream task data may be transformed to generate an evaluation dataset for computing smooth PPL (e.g., block 556 of FIGURE 5B) . A downstream task data sample may include an input and an output. The input may, for example, be in the form of a sentence or a question. The output may, for example, be a response or an answer. The selected quantized model accuracy may be evaluated downstream by supplying the input to the LLM and comparing the generated output to the output specified in the downstream task data sample (ground truth) to compute the loss. Accordingly, for computing the smooth PPL, the downstream evaluation dataset may be transformed by concatenating the input and the output. In some aspects, a system prompt for the LLM may also be concatenated with the input and the output. Because the input length and the output length may vary, each data sample may have a different length. Accordingly, a data loader may be created with batch size equal to one.

[0084] By employing the smooth PPL of Equation 3 using the downstream datasets, the smooth PPL-based model selection pipeline 550 may beneficially reflect the accuracy of the downstream tasks. As such, the smooth PPL-based model selection pipeline 550 may determine a quantized model that meets KPIs with fewer iterations than the conventional model selection pipeline 500. That is, unlike the conventional model selection pipeline 500, which evaluates the accuracy of tokens generated for the downstream stream tasks serially, the smooth PPL-based model selection pipeline 550 may conduct a PPL evaluation concurrently on tokens generated for the downstream tasks.

[0085] FIGURE 6 is a block diagram illustrating evaluation of downstream tasks 600, in accordance with various aspects of the present disclosure. As described, the downstream task evaluation may involve evaluating whether the selected quantized model meets KPIs for specific downstream tasks. The KPIs may comprise (but are not  limited to) a predefine accuracy threshold, for instance. Referring to FIGURE 6, downstream task evaluation (e.g., 512 of FIGURE 5A or 560 of FIGURE 5B) may be conducted in a serial manner. That is, each token (e.g., output ) generated by an LLM 602 may depend on each of the preceding tokens. For instance, token 2 is generated based on token 1. Token 3 is generated based on token 1 and token 2. Accordingly, downstream task evaluation (e.g., 512, 560) may not be conducted until each subsequent token is generated. As such, evaluating the selected model on the downstream tasks may be very time consuming.

[0086] FIGURE 7 is a block diagram illustrating an example evaluation of downstream tasks 700 using the smooth PPL-based model selection pipeline 550 of FIGURE 5B, in accordance with various aspects of the present disclosure. Referring to FIGURE 7, by generating an evaluation dataset for downstream tasks such that smooth PPL evaluation (e.g., at block 556) may be conducted, the evaluation may be conducted concurrently on the following tokens (e.g., token 2-token n) generated by an LLM 702. As a result, PPL evaluation (e.g., 556) may be conducted with significantly less time consumption than a downstream task evaluation (e.g., 512, 560) . Accordingly, aspects of the present disclosure, may beneficially reduce the number of iterations of the downstream task evaluation performed by applying the smooth PPL of Equation, which considers characteristics of downstream tasks (e.g., downstream task datasets) .

[0087] FIGURES 8A and 8B are diagrams illustrating example computations of components of a smooth PPL, in accordance with various aspects of the present disclosure. Referring to FIGURE 8A, a conventional PPL (Equation 1) using the downstream task dataset may be computed by comparing a prediction to a ground truth data sample generated as described. The conventional PPL (Equation 1) may use a dataset such as a common text dataset, with no specific question (input) -answer (output) samples. The common text dataset may, for example, test the model capability for generating continuous and reasonable text. However, a downstream task sample may be used to evaluate the model capability to perform the specific task, (e.g., providing a correct rate of answering questions, or other downstream tasks) . Thus, for the conventional PPL, all of the predictions 802 may be used to calculate the conv PPL of equation 3.

[0088] On the other hand, as shown in FIGURE 8B, a masked prediction may be determined by masking an input prediction portion 852a. Rather than using an entire prediction 852, cross-entropy loss may be computed using only an output prediction portion 852b. That is, only the output (answer) part is used to calculate the for the masked PPL of Equation 3. The focus may thus be on the answer predictions (e.g., 852b) and the input (question) predictions (e.g., 852a) may not be used (e.g., may be ignored) .

[0089] Accordingly, the masked PPL may align the conventional PPL with the downstream tasks to beneficially reduce the evaluation time, and thus, exporting a quantized model for downstream tasks.

[0090] FIGURE 9 is a flow diagram illustrating a processor-implemented method 900 for model evaluation and selection for downstream tasks using smooth perplexity, in accordance with aspects of the present disclosure. The processor-implemented method 900 may be performed by one or more processors such as the CPU 102, 422, and GPU 104, 426, and / or other processing unit such as the DSP 106, 424, and NPU 108, 428, for example.

[0091] Referring to FIGURE 9, at block 902, the one or more processors receive a large language model (LLM) . For instance, as described, with reference to FIGURE 5B, the smooth PPL-based model selection pipeline 550 may receive the FP model at block 502. The FP model may comprise a large scale model such as a large language model (LLM) (e.g., constructing using multiple transformer encoder blocks 370) , for example.

[0092] At block 904, the one or more processors generate a set of quantized models by applying quantization strategies to the LLM. As described, with reference to FIGURE 5B, the smooth PPL-based model selection pipeline 550 may apply one or more quantization strategies, at block 552 to the FP model to generate a set of quantized models at block 554.

[0093] At block 906, the one or more processors compute a perplexity for each quantized model of the set of quantized models using one or more downstream tasks. For example, as described with reference to FIGURE 5B, at block 556, the smooth PPL-based model selection pipeline 550 evaluates the quantized models using datasets of the  downstream tasks. Unlike the conventional model selection pipeline 500 that evaluates the conventional PPL of the quantized models using the FP model dataset, the smooth PPL-based model selection pipeline 550 may evaluate each of the quantized models according to respective datasets for the downstream tasks. In various aspects of the present disclosure, the smooth PPL may be considered the weighted combination of masked PPL and the conventional PPL of Equation in 1 as described in block 508.

[0094] At block 908, the one or more processors select a quantized model for the one or more downstream tasks based on the perplexity. As described, for example, with reference to FIGURE 5B, having computed the smooth PPL (Equation 3) using the datasets of the respective downstream tasks for the quantized models, at block 558, the smooth PPL-based model selection pipeline 550 may select a quantized model of the set of quantized models having the smallest computed smooth PPL according to Equation 3.

[0095] Example Aspects

[0096] Aspect 1: An apparatus, comprising:

[0097] at least one memory; and

[0098] at least one processor coupled to the at least one memory, the at least one processor configured to:

[0099] receive a large language model (LLM) ;

[0100] generate a set of quantized models by applying quantization strategies to the LLM;

[0101] compute a perplexity for each quantized model of the set of quantized models using one or more downstream tasks; and

[0102] select a quantized model for the one or more downstream tasks based on the perplexity.

[0103] Aspect 2: The apparatus of Aspect 1, in which the at least one processor is further configured to compute the perplexity based on an evaluation dataset for each of the one or more downstream tasks.

[0104] Aspect 3: The apparatus of Aspect 1 or 2, in which the at least one processor is further configured to generate the evaluation dataset by transforming an initial dataset for each downstream task in which samples of the evaluation dataset for each of the one  or more downstream tasks are formed by concatenating an input and an output of the initial dataset.

[0105] Aspect 4: The apparatus of any preceding Aspect, in which the perplexity for each quantized model comprises a weighted combination of a first perplexity metric and a second perplexity metric for the evaluation dataset for the one or more downstream tasks.

[0106] Aspect 5: The apparatus of any preceding Aspect, in which the first perplexity metric comprises a first exponentiated average negative log-likelihood based on the evaluation dataset for the one or more downstream tasks and the second perplexity metric comprises a second exponentiated average negative log-likelihood of a portion of the evaluation dataset for the one or more downstream tasks.

[0107] Aspect 6: The apparatus of any preceding Aspect, in which the at least one processor is further configured to select the quantized model for the one or more downstream tasks based on one or more key performance indicators (KPIs) .

[0108] Aspect 7: The apparatus of any preceding Aspect, in which the at least one processor is further configured to:

[0109] receive an input by the selected quantized model for the one or more downstream tasks; and

[0110] generate an inference by the selected quantized model based on the input.

[0111] Aspect 8: A processor-implemented method performed by at least one processor comprising:

[0112] receiving a large language model (LLM) ;

[0113] generating a set of quantized models by applying quantization strategies to the LLM;

[0114] computing a perplexity for each quantized model of the set of quantized models using one or more downstream tasks; and

[0115] selecting a quantized model for the one or more downstream tasks based on the perplexity.

[0116] Aspect 9: The processor-implemented method of Aspect 8, in which the perplexity is based on an evaluation dataset for each of the one or more downstream tasks.

[0117] Aspect 10: The processor-implemented method of Aspect 8 or 9, further comprising generating the evaluation dataset by transforming an initial dataset for each downstream task in which samples of the evaluation dataset for each of the one or more downstream tasks are formed by concatenating an input and an output of the initial dataset.

[0118] Aspect 11: The processor-implemented method of any of Aspect 8-10, in which the perplexity for each quantized model comprises a weighted combination of a first perplexity metric and a second perplexity metric for the evaluation dataset for the one or more downstream tasks.

[0119] Aspect 12: The processor-implemented method of any of Aspect 8-11, in which the first perplexity metric comprises a first exponentiated average negative log-likelihood based on the evaluation dataset for the one or more downstream tasks and the second perplexity metric comprises a second exponentiated average negative log-likelihood of a portion of the evaluation dataset for the one or more downstream tasks.

[0120] Aspect 13: The processor-implemented method of any of Aspect 8-12, further comprising selecting the quantized model for the one or more downstream tasks based on one or more key performance indicators (KPIs) .

[0121] Aspect 14: The processor-implemented method of any of Aspect 8-13, further comprising:

[0122] receiving an input by the selected quantized model for the one or more downstream tasks; and

[0123] generating an inference by the selected quantized model based on the input.

[0124] Aspect 15: An apparatus, comprising:

[0125] means for receiving a large language model (LLM) ;

[0126] means for generating a set of quantized models by applying quantization strategies to the LLM;

[0127] means for computing a perplexity for each quantized model of the set of quantized models using one or more downstream tasks; and

[0128] means for selecting a quantized model for the one or more downstream tasks based on the perplexity.

[0129] Aspect 16: The apparatus of Aspect 15, further comprising means for computing the perplexity based on an evaluation dataset for each of the one or more downstream tasks.

[0130] Aspect 17: The apparatus of Aspect 15 or 16, further comprising means for generating the evaluation dataset by transforming an initial dataset for each downstream task in which samples of the evaluation dataset for each of the one or more downstream tasks are formed by concatenating an input and an output of the initial dataset.

[0131] Aspect 18: The apparatus of any of Aspect 15-17, in which the perplexity for each quantized model comprises a weighted combination of a first perplexity metric and a second perplexity metric for the evaluation dataset for the one or more downstream tasks.

[0132] Aspect 19: The apparatus of any of Aspect 15-18, in which the first perplexity metric comprises a first exponentiated average negative log-likelihood based on the evaluation dataset for the one or more downstream tasks and the second perplexity metric comprises a second exponentiated average negative log-likelihood of a portion of the evaluation dataset for the one or more downstream tasks.

[0133] Aspect 20: The apparatus of any of Aspect 15-19, further comprising means for comprising selecting the quantized model for the one or more downstream tasks based on one or more key performance indicators (KPIs) .

[0134] In one aspect, the receiving means, generating means, computing means, and / or selecting means may be the CPU 102 GPU 104, program memory associated with the CPU 102 or GPU 104, fully connected layers 362, NPU 428, and / or the routing connection processing unit 216 configured to perform the functions recited. In another configuration, the aforementioned means may be any module or any apparatus configured to perform the functions recited by the aforementioned means.

[0135] The various operations of methods described above may be performed by any suitable means capable of performing the corresponding functions. The means may include various hardware and / or software component (s) and / or module (s) , including, but not limited to, a circuit, an application specific integrated circuit (ASIC) , or processor. Generally, where there are operations illustrated in the figures, those operations may have corresponding counterpart means-plus-function components with similar numbering.

[0136] As used, the term “determining” encompasses a wide variety of actions. For example, “determining” may include calculating, computing, processing, deriving, investigating, looking up (e.g., looking up in a table, a database, or another data structure) , ascertaining and the like. Additionally, “determining” may include receiving (e.g., receiving information) , accessing (e.g., accessing data in a memory) and the like. Furthermore, “determining” may include resolving, selecting, choosing, establishing, and the like.

[0137] As used, a phrase referring to “at least one of” a list of items refers to any combination of those items, including single members. As an example, “at least one of: a, b, or c” is intended to cover: a, b, c, a-b, a-c, b-c, and a-b-c.

[0138] The various illustrative logical blocks, modules and circuits described in connection with the present disclosure may be implemented or performed with a general-purpose processor, a digital signal processor (DSP) , an application specific integrated circuit (ASIC) , a field programmable gate array signal (FPGA) or other programmable logic device (PLD) , discrete gate or transistor logic, discrete hardware components or any combination thereof designed to perform the functions described. A general-purpose processor may be a microprocessor, but in the alternative, the processor may be any commercially available processor, controller, microcontroller, or state machine. A processor may also be implemented as a combination of computing devices, e.g., a combination of a DSP and a microprocessor, a plurality of microprocessors, one or more microprocessors in conjunction with a DSP core, or any other such configuration.

[0139] The steps of a method or algorithm described in connection with the present disclosure may be embodied directly in hardware, in a software module executed by a  processor, or in a combination of the two. A software module may reside in any form of storage medium that is known in the art. Some examples of storage media that may be used include random access memory (RAM) , read only memory (ROM) , flash memory, erasable programmable read-only memory (EPROM) , electrically erasable programmable read-only memory (EEPROM) , registers, a hard disk, a removable disk, a CD-ROM and so forth. A software module may comprise a single instruction, or many instructions, and may be distributed over several different code segments, among different programs, and across multiple storage media. A storage medium may be coupled to a processor such that the processor can read information from, and write information to, the storage medium. In the alternative, the storage medium may be integral to the processor.

[0140] The methods disclosed comprise one or more steps or actions for achieving the described method. The method steps and / or actions may be interchanged with one another without departing from the scope of the claims. In other words, unless a specific order of steps or actions is specified, the order and / or use of specific steps and / or actions may be modified without departing from the scope of the claims.

[0141] The functions described may be implemented in hardware, software, firmware, or any combination thereof. If implemented in hardware, an example hardware configuration may comprise a processing system in a device. The processing system may be implemented with a bus architecture. The bus may include any number of interconnecting buses and bridges depending on the specific application of the processing system and the overall design constraints. The bus may link together various circuits including a processor, machine-readable media, and a bus interface. The bus interface may be used to connect a network adapter, among other things, to the processing system via the bus. The network adapter may be used to implement signal processing functions. For certain aspects, a user interface (e.g., keypad, display, mouse, joystick, etc. ) may also be connected to the bus. The bus may also link various other circuits such as timing sources, peripherals, voltage regulators, power management circuits, and the like, which are well known in the art, and therefore, will not be described any further.

[0142] The processor may be responsible for managing the bus and general processing, including the execution of software stored on the machine-readable media.  The processor may be implemented with one or more general-purpose and / or special-purpose processors. Examples include microprocessors, microcontrollers, DSP processors, and other circuitry that can execute software. Software shall be construed broadly to mean instructions, data, or any combination thereof, whether referred to as software, firmware, middleware, microcode, hardware description language, or otherwise. Machine-readable media may include, by way of example, random access memory (RAM) , flash memory, read only memory (ROM) , programmable read-only memory (PROM) , erasable programmable read-only memory (EPROM) , electrically erasable programmable Read-only memory (EEPROM) , registers, magnetic disks, optical disks, hard drives, or any other suitable storage medium, or any combination thereof. The machine-readable media may be embodied in a computer-program product. The computer-program product may comprise packaging materials.

[0143] In a hardware implementation, the machine-readable media may be part of the processing system separate from the processor. However, as those skilled in the art will readily appreciate, the machine-readable media, or any portion thereof, may be external to the processing system. By way of example, the machine-readable media may include a transmission line, a carrier wave modulated by data, and / or a computer product separate from the device, all which may be accessed by the processor through the bus interface. Alternatively, or in addition, the machine-readable media, or any portion thereof, may be integrated into the processor, such as the case may be with cache and / or general register files. Although the various components discussed may be described as having a specific location, such as a local component, they may also be configured in various ways, such as certain components being configured as part of a distributed computing system.

[0144] The processing system may be configured as a general-purpose processing system with one or more microprocessors providing the processor functionality and external memory providing at least a portion of the machine-readable media, all linked together with other supporting circuitry through an external bus architecture. Alternatively, the processing system may comprise one or more neuromorphic processors for implementing the neuron models and models of neural systems described. As another alternative, the processing system may be implemented with an application specific integrated circuit (ASIC) with the processor, the bus interface, the  user interface, supporting circuitry, and at least a portion of the machine-readable media integrated into a single chip, or with one or more field programmable gate arrays (FPGAs) , programmable logic devices (PLDs) , controllers, state machines, gated logic, discrete hardware components, or any other suitable circuitry, or any combination of circuits that can perform the various functionality described throughout this disclosure. Those skilled in the art will recognize how best to implement the described functionality for the processing system depending on the particular application and the overall design constraints imposed on the overall system.

[0145] The machine-readable media may comprise a number of software modules. The software modules include instructions that, when executed by the processor, cause the processing system to perform various functions. The software modules may include a transmission module and a receiving module. Each software module may reside in a single storage device or be distributed across multiple storage devices. By way of example, a software module may be loaded into RAM from a hard drive when a triggering event occurs. During execution of the software module, the processor may load some of the instructions into cache to increase access speed. One or more cache lines may then be loaded into a general register file for execution by the processor. When referring to the functionality of a software module below, it will be understood that such functionality is implemented by the processor when executing instructions from that software module. Furthermore, it should be appreciated that aspects of the present disclosure result in improvements to the functioning of the processor, computer, machine, or other system implementing such aspects.

[0146] If implemented in software, the functions may be stored or transmitted over as one or more instructions or code on a computer-readable medium. Computer-readable media include both computer storage media and communication media including any medium that facilitates transfer of a computer program from one place to another. A storage medium may be any available medium that can be accessed by a computer. By way of example, and not limitation, such computer-readable media can comprise RAM, ROM, EEPROM, CD-ROM or other optical disk storage, magnetic disk storage or other magnetic storage devices, or any other medium that can be used to carry or store desired program code in the form of instructions or data structures and that can be accessed by a computer. Additionally, any connection is properly termed a  computer-readable medium. For example, if the software is transmitted from a website, server, or other remote source using a coaxial cable, fiber optic cable, twisted pair, digital subscriber line (DSL) , or wireless technologies such as infrared (IR) , radio, and microwave, then the coaxial cable, fiber optic cable, twisted pair, DSL, or wireless technologies such as infrared, radio, and microwave are included in the definition of medium. Disk and disc, as used, include compact disc (CD) , laser disc, optical disc, digital versatile disc (DVD) , floppy disk, and disc where disks usually reproduce data magnetically, while discs reproduce data optically with lasers. Thus, in some aspects, computer-readable media may comprise non-transitory computer-readable media (e.g., tangible media) . In addition, for other aspects computer-readable media may comprise transitory computer-readable media (e.g., a signal) . Combinations of the above should also be included within the scope of computer-readable media.

[0147] Thus, certain aspects may comprise a computer program product for performing the operations presented. For example, such a computer program product may comprise a computer-readable medium having instructions stored (and / or encoded) thereon, the instructions being executable by one or more processors to perform the operations described. For certain aspects, the computer program product may include packaging material.

[0148] Further, it should be appreciated that modules and / or other appropriate means for performing the methods and techniques described can be downloaded and / or otherwise obtained by a user terminal and / or base station as applicable. For example, such a device can be coupled to a server to facilitate the transfer of means for performing the methods described. Alternatively, various methods described can be provided via storage means (e.g., RAM, ROM, a physical storage medium such as a compact disc (CD) or floppy disk, etc. ) , such that a user terminal and / or base station can obtain the various methods upon coupling or providing the storage means to the device. Moreover, any other suitable technique for providing the methods and techniques described to a device can be utilized.

[0149] It is to be understood that the claims are not limited to the precise configuration and components illustrated above. Various modifications, changes, and variations may be made in the arrangement, operation, and details of the methods and apparatus described above without departing from the scope of the claims.

Claims

1.An apparatus, comprising:at least one memory; andat least one processor coupled to the at least one memory, the at least one processor configured to:receive a large language model (LLM) ;generate a set of quantized models by applying quantization strategies to the LLM;compute a perplexity for each quantized model of the set of quantized models using one or more downstream tasks; andselect a quantized model for the one or more downstream tasks based on the perplexity.2.The apparatus of claim 1, in which the at least one processor is further configured to compute the perplexity based on an evaluation dataset for each of the one or more downstream tasks.3.The apparatus of claim 2, in which the at least one processor is further configured to generate the evaluation dataset by transforming an initial dataset for each downstream task in which samples of the evaluation dataset for each of the one or more downstream tasks are formed by concatenating an input and an output of the initial dataset.4.The apparatus of claim 2, in which the perplexity for each quantized model comprises a weighted combination of a first perplexity metric and a second perplexity metric for the evaluation dataset for the one or more downstream tasks.5.The apparatus of claim 4, in which the first perplexity metric comprises a first exponentiated average negative log-likelihood based on the evaluation dataset for the one or more downstream tasks and the second perplexity metric comprises a second exponentiated average negative log-likelihood of a portion of the evaluation dataset for the one or more downstream tasks.6.The apparatus of claim 1, in which the at least one processor is further configured to select the quantized model for the one or more downstream tasks based on one or more key performance indicators (KPIs) .7.The apparatus of claim 1, in which the at least one processor is further configured to:receive an input by the selected quantized model for the one or more downstream tasks; andgenerate an inference by the selected quantized model based on the input.8.A processor-implemented method performed by at least one processor comprising:receiving a large language model (LLM) ;generating a set of quantized models by applying quantization strategies to the LLM;computing a perplexity for each quantized model of the set of quantized models using one or more downstream tasks; andselecting a quantized model for the one or more downstream tasks based on the perplexity.9.The processor-implemented method of claim 8, in which the perplexity is based on an evaluation dataset for each of the one or more downstream tasks.10.The processor-implemented method of claim 9, further comprising generating the evaluation dataset by transforming an initial dataset for each downstream task in which samples of the evaluation dataset for each of the one or more downstream tasks are formed by concatenating an input and an output of the initial dataset.11.The processor-implemented method of claim 9, in which the perplexity for each quantized model comprises a weighted combination of a first perplexity metric and a second perplexity metric for the evaluation dataset for the one or more downstream tasks.12.The processor-implemented method of claim 11, in which the first perplexity metric comprises a first exponentiated average negative log-likelihood based on the evaluation dataset for the one or more downstream tasks and the second perplexity metric comprises a second exponentiated average negative log-likelihood of a portion of the evaluation dataset for the one or more downstream tasks.13.The processor-implemented method of claim 8, further comprising selecting the quantized model for the one or more downstream tasks based on one or more key performance indicators (KPIs) .14.The processor-implemented method of claim 8, further comprising:receiving an input by the selected quantized model for the one or more downstream tasks; andgenerating an inference by the selected quantized model based on the input.15.An apparatus, comprising:means for receiving a large language model (LLM) ;means for generating a set of quantized models by applying quantization strategies to the LLM;means for computing a perplexity for each quantized model of the set of quantized models using one or more downstream tasks; andmeans for selecting a quantized model for the one or more downstream tasks based on the perplexity.16.The apparatus of claim 15, further comprising means for computing the perplexity based on an evaluation dataset for each of the one or more downstream tasks.17.The apparatus of claim 16, further comprising means for generating the evaluation dataset by transforming an initial dataset for each downstream task in which samples of the evaluation dataset for each of the one or more downstream tasks are formed by concatenating an input and an output of the initial dataset.18.The apparatus of claim 16, in which the perplexity for each quantized model comprises a weighted combination of a first perplexity metric and a second perplexity metric for the evaluation dataset for the one or more downstream tasks.19.The apparatus of claim 18, in which the first perplexity metric comprises a first exponentiated average negative log-likelihood based on the evaluation dataset for the one or more downstream tasks and the second perplexity metric comprises a second exponentiated average negative log-likelihood of a portion of the evaluation dataset for the one or more downstream tasks.20.The apparatus of claim 15, further comprising means for comprising selecting the quantized model for the one or more downstream tasks based on one or more key performance indicators (KPIs) .

Images