System and method for frequency domain equalization for single-ended channels

Abstract

A method of equalizing a plurality of single ended channels in a data communication network is disclosed. The method includes receiving real symmetrical input values over each of the plurality of single ended channels at an input of a frequency domain equalizer. Further, the method includes processing the received real symmetrical input values using a plurality of Fast Fourier Transform (FFT) implementations of the frequency domain equalizer. The method further includes processing the outputs of the plurality of FFT implementations using a matrix inversion implementation of the frequency domain equalizer. Furthermore, the method includes processing an output of the matrix inversion implementation using a plurality of Inverse FFT implementations, where each of the plurality of single ended channels is assigned to one of the plurality of Inverse FFT implementations.

Description

SYSTEM AND METHOD FOR FREQUENCY DOMAIN EQUALIZATION FOR SINGLE-ENDED CHANNELSTECHNICAL FIELD

[0001] The present disclosure pertains to data communication systems, with a particular emphasis on equalization techniques used in high-speed SERDES (Serializer / Deserializer) systems. Specifically, the disclosure relates to a system and a method for equalizing a plurality of single-ended channels in a data communication network by utilizing a frequency domain equalizer.BACKGROUND

[0002] High-speed data communication systems, such as SERDES systems, play a key role in enabling the transmission of large amounts of data over communication links. The high-speed data communication systems are used in networking, computing, and storage devices where rapid data transfer rates are essential. However, as the data rate per lane increases to 200G and beyond, major challenges arise for example, managing low signal-to-noise ratios (SNR) and the increasing power consumption associated with channel equalization. The differential signalling, which is commonly employed, requires a large amount of bandwidth, and implementation of the differential signalling in systems with high insertion loss (IL) channels leads to significant power consumption and silicon area overhead.

[0003] Current SERDES solutions rely heavily on time-domain equalization to mitigate inter-symbol interference (ISI) caused by high insertion loss in high band rate channels. The present technique involves the use of multiple taps in Finite Impulse Response (FIR) filters, resulting in a high number of multiplication operations per bit. For example, in channels with up to 100 taps, the power consumption per lane can reach 2.24 watts at 100 Gbps, and the energy per bit can escalate to 10 pJ / bit. The mentioned figures are unsustainable for future high-speed applications due to power and area constraints.

[0004] Therefore, in light of the foregoing discussion, there exists a need to overcome the aforementioned drawbacks.SUMMARY

[0005] The present disclosure provides a system, a method, and a computer program for equalizing a plurality of single-ended channels in a data communication network using a frequency domain equalizer. The present disclosure provides a solution to the existing problem of how to efficiently equalize single-ended channels in SERDES systems while minimizing power consumption and silicon area. An objective of the present disclosure is to provide a solution that overcomes at least partially the problems encountered in the prior art and provides an improved system and an improved method that significantly reduces the number of operations needed for equalization and crosstalk cancellation, thereby lowering power consumption and silicon area usage. The proposed solution also enables the use of single-ended signalling for channels that may otherwise require differential signalling, further reducing the overall bandwidth requirements and improving the performance of devices in high-speed data communication networks.

[0006] One or more objectives of the present disclosure are achieved by the solutions provided in the enclosed independent claims. Advantageous implementations of the present disclosure are further defined in the dependent claims.

[0007] In one aspect, the present disclosure provides a method of equalizing a plurality of single-ended channels in a data communication network, using a frequency domain equalizer. The method includes receiving real symmetrical input values over each of the plurality of single-ended channels at an input of a frequency domain equalizer. The method further includes processing the received real symmetrical input values using a plurality of Fast Fourier Transform implementations of the frequency domain equalizer, where each of the plurality of single-ended channels is assigned to one of the plurality of Fast Fourier Transform implementations. The method further includes processing the outputs of the plurality of Fast Fourier Transform implementations using a matrix inversion implementation of the frequency domain equalizer. Furthermore, the method includes processing an output of the matrix inversion implementation using a plurality of Inverse Fast Fourier Transform implementations, where each of the plurality of single-ended channels is assigned to one of the plurality of Inverse Fast Fourier Transform implementations.

[0008] Advantageously, the method helps to reduce power consumption by leveraging Fast Fourier transform implementations and Inverse Fast Fourier Transform implementations, which decrease the number of operations required for equalization and  crosstalk cancellation. The reduction in computational complexity directly leads to lower power consumption per bit, a key advantage in high-speed channels. Additionally, the method minimizes silicon area requirements by avoiding the need for multiple finite impulse response filter taps, commonly used in time-domain equalization to handle inter-symbol interference. By processing signals in the frequency domain, the method reduces the need for multiplications and additions, which in turn reduces the hardware footprint, an important benefit as channel count and data rates increases. Furthermore, the matrix inversion step used in the method efficiently cancels crosstalk between channels. Unlike time-domain techniques that require individual filters for each crosstalk source, the frequency-domain approach used by the method processes multiple channels simultaneously, improving signal integrity, inner and outer crosstalk cancellation, and system performance even in high-insertion-loss channels. The method also offers good scalability for high data rates, supporting next-generation speeds such as 200G and 400G per lane while maintaining power and area efficiency. Moreover, the method enables the use of single-ended signalling, which requires only half the bandwidth of differential signalling, allowing the system to function effectively in channels where differential signalling would be unsuitable. The flexibility to switch between SE and differential signalling modes makes the system adaptable to a wide range of communication environments, improving overall system versatility.

[0009] In an implementation form, the method is used in a SERDES ecosystem, electrical links.

[0010] In such an implementation, a significant reduction in power consumption and hardware complexity is achieved. Further, signal integrity is enhanced by decreasing the SNR, even at high data rates like 200G or 400G per lane.

[0011] In an implementation form, a plurality of Continuous Time Linear Equalization (CTLE) implementations is provided at an input to the frequency domain equalizer.

[0012] Advantageously, the optional inclusion of the CTLE implementations at the input of the frequency domain equalizer improves signal quality, reduces equalization complexity, enhances performance in high-speed channels, provides flexibility in handling various channel conditions, and minimizes crosstalk interference.

[0013] In an implementation, each of the plurality of CTLE implementations is assigned to a respective one of the plurality of channels.

[0014] Advantageously, assigning each CTLE implementation to a respective channel allows for channel-specific equalization, improved signal integrity, enhanced parallel processing, optimized power and area efficiency, reduced crosstalk, and better scalability for multi-lane systems.

[0015] In an implementation form, the frequency domain equalizer is a SERDES Digital Signal Processing equalizer.

[0016] The SERDES Digital Signal Processing equalizer efficiently compensates for channel losses and distortions at high data rates, such as 200G or 400G per lane, using advanced signal processing techniques. The channel losses improve SNR, reduce bit error rates (BER) , and allow for scalability in handling high-bandwidth applications, all while minimizing power consumption and hardware complexity compared to traditional equalization methods.

[0017] In an implementation form, the frequency domain equalizer is applicable to single-ended electrical multi-lane modes.

[0018] The frequency domain equalizer's applicability to single-ended electrical multi-lane modes provides versatility across different communication mediums. For single-ended electrical signals, the frequency domain equalizer helps mitigate signal degradation caused by noise and inner and outer crosstalk, improving signal quality in environments with high interference. The adaptability enhances performance across a wide range of communication systems, making the frequency domain equalizer suitable for diverse high-speed applications.

[0019] In an implementation form, the frequency domain equalizer is applicable to single-ended fiber optic multi-lane modes.

[0020] The frequency domain equalizer in single-ended fiber optic multi-lane modes efficiently cancels crosstalk, enhances signal integrity, and reduces error rates by processing signals in the frequency domain. The single-ended fiber optic multi-lane modes lower power consumption by minimizing computational operations.

[0021] In an implementation form, the frequency domain equalizer is applicable to 200G / lane technology.

[0022] The frequency domain equalizer's applicability to 200G / lane technology enables high-speed data transmission while maintaining signal integrity. The frequency domain equalizer effectively compensates for channel losses and distortions at such high data rates, improving SNR and reducing BER. The reduction in SNR and BER ensures reliable performance in advanced communication systems while also minimizing power consumption and hardware complexity.

[0023] In an implementation form, the frequency domain equalizer is applicable to 400G / lane technology and beyond.

[0024] The frequency domain equalizer's applicability to 400G / lane technology and beyond enables ultra-high-speed data transmission with minimal signal degradation. The frequency domain equalizer efficiently handles the severe channel impairments associated with such high data rates, improving SNR and reducing BER. Reduction in BER ensures reliable communication even in challenging environments while optimizing power efficiency and hardware complexity, making it well-suited for next-generation high-bandwidth applications like data centers and telecommunications.

[0025] In another aspect, the present disclosure provides a system comprising means adapted for carrying out all the steps of the method.

[0026] The system achieves all the advantages and technical effects of the method of the present disclosure.

[0027] It is to be appreciated that all the aforementioned implementation forms can be combined.

[0028] It has to be noted that all devices, elements, circuitry, units, and means described in the present application could be implemented in the software or hardware elements or any kind of combination thereof. All steps which are performed by the various entities described in the present application as well as the functionalities described to be performed by the various entities are intended to mean that the respective entity is adapted to or configured to perform the respective steps and functionalities. Even if, in the following description of specific embodiments, a specific functionality or step to be performed by external entities is not reflected in the description of a specific detailed element of that entity which performs that specific step or functionality, it should be clear for a skilled person that these methods and functionalities can be implemented in respective software or hardware elements, or any kind of combination thereof. It will be appreciated that features of the present disclosure are susceptible to being combined in various combinations without departing from the scope of the present disclosure as defined by the appended claims.

[0029] Additional aspects, advantages, features, and objects of the present disclosure would be made apparent from the drawings and the detailed description of the illustrative implementations construed in conjunction with the appended claims that follow.BRIEF DESCRIPTION OF THE DRAWINGS

[0030] The summary above, as well as the following detailed description of illustrative embodiments, is better understood when read in conjunction with the appended drawings. For the purpose of illustrating the present disclosure, exemplary constructions of the disclosure are shown in the drawings. However, the present disclosure is not limited to specific methods and instrumentalities disclosed herein. Moreover, those in the art will understand that the drawings are not to scale. Wherever possible, like elements have been indicated by identical numbers.

[0031] Embodiments of the present disclosure will now be described, by way of example only, with reference to the following diagrams wherein:

[0032] FIG. 1 is a block diagram that depicts a system configured for equalizing a plurality of single-ended channels in a data communication network, in accordance with an embodiment of the present disclosure;

[0033] FIG. 2 is a block diagram that depicts a system configured for equalizing the plurality of single-ended channels in a data communication network, in accordance with an embodiment of another disclosure;

[0034] FIG. 3 is a flowchart depicting a method of equalizing the plurality of single-ended channels in a data communication network, in accordance with an embodiment of the present disclosure;

[0035] FIG. 4 is an exemplary diagram illustrating single-ended Multiple-Input Multiple-Output (MIMO) “NxN” system using electrical differential pairs, in accordance with an embodiment of the present disclosure; and

[0036] FIG. 5 is an exemplary diagram illustrating single-ended MIMO (Multiple-Input Multiple-Output) “NxN” system using fiber optic channels, in accordance with an embodiment of the present disclosure; and

[0037] FIG. 6 is an exemplary diagram illustrating another implementation of electrical differential pairs used in high-speed data transmission, in accordance with an embodiment of the present disclosure.

[0038] In the accompanying drawings, an underlined number is employed to represent an item over which the underlined number is positioned or an item to which the underlined number is adjacent. A non-underlined number relates to an item identified by a line linking the non-underlined number to the item. When a number is non-underlined and accompanied by an associated arrow, the non-underlined number is used to identify a general item at which the arrow is pointing.DETAILED DESCRIPTION OF EMBODIMENTS

[0039] The following detailed description illustrates embodiments of the present disclosure and ways in which they can be implemented. Although some modes of carrying out the present disclosure have been disclosed, those skilled in the art would recognize that other embodiments for carrying out or practicing the present disclosure are also possible.

[0040] FIG. 1 is a block diagram that depicts a system configured for equalizing a plurality of single-ended channels in a data communication network, in accordance with an embodiment of the present disclosure. With reference to FIG. 1, there is shown a block diagram 100 that includes a system 102. The system 102 includes a receiver 106, a frequency domain equalizer 108, The frequency domain equalizer 108 includes a plurality of Fast Fourier Transform (FFT) implementations (for example, in an illustrated embodiment the plurality of FFT implementations are a first FFT implementation 110A, a second FFT implementation 110B up to an nth FFT implementation 110N) , a matrix inversion implementation 112, a plurality of Inverse Fast Fourier Transform (IFFT) implementations (for example, in an illustrated embodiment the plurality of IFFT implementations are a first IFFT implementation 114A, a second IFFT implementation 114B up to an nth IFFT implementation 114N) .

[0041] The system 102 is responsible for equalizing the plurality of single-ended channels using a frequency domain equalizer 108. The system 102 includes various components that work together to receive real symmetrical input values. The system 102 is adaptable for use in different modes, such as electrical or fiber optic multi-lane modes, and is capable of supporting high-speed data communication technologies like 200G or 400G per lane.

[0042] The receiver 106 is a component that receives real digital input signals transmitted over the channel. The receiver 106 captures the input signals, which are subject to noise and distortions from the channel and passes them to the frequency domain equalizer 108. The received signals include both the original transmitted signals and channel distortions, which are then processed by the frequency domain equalizer 108 to correct the signal quality and improve data integrity.

[0043] The frequency domain equalizer 108 equalizes communication channels by processing digital signals in the frequency domain, where it corrects distortions more effectively. After adjusting the input signal, the frequency domain equalizer 108 converts it back to the time domain using the plurality of IFFT implementations. In accordance with an embodiment, the frequency domain equalizer 108 is applicable to single-ended electrical multi-lane modes. The ability to operate across different modes allows for a simplified design and reduced complexity in network architecture, enabling easier upgrades and scalability. In accordance with an embodiment, the frequency domain equalizer 108 is applicable to single-ended fiber optic multi-lane modes. Advantageously, the frequency domain equalizer 108 effectively handles crosstalk and inter-lane interference in single-ended configurations and enables higher aggregate bandwidth across multiple lanes.

[0044] In accordance with an embodiment, the frequency domain equalizer 108 is applicable to 200G / lane technology. The ability to operate effectively at these data rates enables the frequency domain equalizer 108 to support demanding applications, such as data centers and high-performance computing environments, where large volumes of data are transmitted concurrently. In yet another embodiment, the frequency domain equalizer 108 is applicable to 400G / lane technology and beyond. Advantageously, with adaptability to 400G / lane technology and beyond, the frequency domain equalizer 108 positions itself at the forefront of emerging communication standards, facilitating seamless upgrades to future networks. The adaptability ensures that the system 102 remains relevant and effective as data requirements continue to escalate, allowing for enhanced spectral efficiency and improved signal integrity. In an implementation, the frequency domain equalizer is implemented in the SERDES ecosystem, electrical links. Advantageously, a significant reduction in power consumption and hardware complexity is achieved. Further, signal integrity is enhanced by decreasing the SNR, even at high data rates like 200G or 400G per lane.

[0045] The plurality of FFT implementations refers to multiple instances of FFT algorithms used within the system 102 to convert digital input signals from the time domain to the frequency domain. In some implementations, the plurality of FFT implementations is being implemented using the plurality of FFT modules. The plurality of FFT implementations allows the system 102 to analyse and process input signals more efficiently by decomposing them into their frequency components. The deposition enables the frequency domain equalizer 108 to correct channel distortions in the frequency domain, facilitating better performance and power and optimization in high-speed data communication environments.

[0046] The matrix inversion implementation 112 is a technical process used to calculate the inverse of a matrix representing the channel's frequency response in a communication system. In some implementations, the matrix inversion implementation 112 is  implemented using a matrix inversion module. The matrix inversion implementation 112 operates on the frequency-domain signals, inverting the channel matrix to equalize the channel's effects on signal transmission. The matrix inversion implementation 112 compensates for distortions and ISI by applying the inverse of the channel's transfer function. The result is a correction of the input signal's amplitude and phase, ensuring accurate data recovery.

[0047] The plurality of IFFT implementations refers to multiple instances of IFFT algorithms used to convert frequency-domain signals back to the time domain. After the signals are processed and equalized in the frequency domain, the IFFT implementations transform them to their original time-domain form. The transformation is important for completing the equalization process, allowing the corrected signals to be transmitted or further processed in high-speed data communication systems.

[0048] There is provided the system 102, the system 102 is configured to receive real symmetrical input values over each of the plurality of single-ended channels at an input of a frequency domain equalizer 108. The system 102 is specifically designed to handle incoming signals in the form of real symmetrical input values from multiple single-ended channels. The single-ended channels represent independent data communication pathways within the data communication network. Each channel transmits a signal, and the system 102 receives real symmetrical input values on the receiver 106 and processes these signals individually yet simultaneously to ensure efficient handling of data traffic. At the input stage of the frequency domain equalizer 108, the real symmetrical input values are captured. The term "real symmetrical" input values (for example, a first real value 104A, a second real value 104B up to nth real value 104N) refers to the nature of the signals, which are processed to have a balance, or symmetry, between their positive and negative components. The symmetry is important because it reduces unwanted noise and interference that might distort the signal during transmission. The system 102 is further configured to process the received real symmetrical input values using the plurality of FFT implementations of the frequency domain equalizer 108, where each of the plurality of single-ended channels is assigned to one of the plurality of FFT implementations. The system 102 handles data communication over multiple single-ended channels. A single-ended channel typically carries signals in one direction, where the signal travels through one conductor while a common reference (ground) completes the circuit. In data communication, each channel represents an independent path through which data is transmitted. The signals received over the channels are represented as real symmetrical input values which means the values are real-number signals, and they exhibit a degree of symmetry, likely to reduce noise and signal distortions. The symmetrical signals are more robust against interference and easier to process without introducing errors during the transformation into other forms. The system 102 applies the plurality of FFT implementations to convert the time-domain signals (received input values) into the frequency domain. FFT is a mathematical algorithm that efficiently transforms time-domain signals into frequency components, which allows the system to analyse the signal's behaviour across different frequencies. By breaking down the signal into its frequency components, the system 102 may identify and isolate frequency-specific distortions or noise, apply corrections to improve signal quality and enhance overall system performance by balancing the data transmission across various frequencies. The system 102 is equipped with a plurality of FFT implementations, meaning multiple instances of the FFT process run in parallel. Each of these FFT instances is assigned to one of the plurality of single-ended channels, which means every independent channel has its own dedicated FFT module, ensuring that the signal from each channel is processed individually and in parallel.

[0049] By assigning a separate plurality of FFT implementations to each channel, the system 102 maintains signal integrity by handling each channel's data individually, reduces cross-channel interference since the signal transformations occur independently, and ensures efficient parallel processing, which is essential for high-speed data transmission systems, where delays or interruptions can lead to data loss or reduced performance. The frequency domain equalizer 108 plays an important role in cleaning up the signals once they have been converted to the frequency domain. It corrects any frequency-specific distortions or imbalances in the signal, ensuring the output signal is free from noise or interference.

[0050] The system 102 is further configured to process the outputs of the plurality of FFT implementations using a matrix inversion implementation 112 of the frequency domain equalizer 108. After the plurality of FFT implementations process the input signals from the individual channels, the signals are converted from the time domain to the frequency domain. The FFT outputs are frequency components that represent the original signals, but now in terms of their frequency characteristics. The components are still specific to their respective channels and may include various distortions or interference from the communication environment. In multi-channel communication systems, cross-channel interference, noise, and other distortions can occur due to the proximity of channels and signal interactions. The matrix inversion implementation is employed to address interdependencies  and corrections between the different frequency components. When dealing with multiple channels, the signals are often correlated or influenced by each other. The matrix representation of the system’s signals and their interactions is generated, and this matrix must be inverted to remove the crosstalk or interference between the channels effectively. The outputs of the plurality of FFT implementations are represented as a matrix, where each element in the matrix corresponds to a frequency component from a specific channel. The matrix inversion captures how the signal from one channel might influence or interfere with the signals of other channels, which is common in high-speed data communication networks. The matrix inversion implementation 112 works by mathematically inverting the matrix of signal components. Matrix inversion is a technique that allows the system 102 to solve linear equations or handle interdependencies between signals. The inverted matrix helps remove unwanted inter-channel interference by disentangling the signals from each other. It decouples the signals, ensuring that the frequency components from one channel do not distort or interfere with the components from another channel. By solving for the “clean” or corrected signal, the matrix inversion implementation 112 allows the system 102 to accurately recover the original signals, even in the presence of complex interference. The frequency domain equalizer 108 uses the matrix inversion to refine the signals further by eliminating interference and aligning them with their correct values. The process ensures that the signals coming from the different channels are properly equalized. By using matrix inversion implementation 112, the system 102 ensures that the frequency-domain signals from each channel are independent of each other, leading to higher signal integrity. Further, cross-channel interference is reduced or eliminated, resulting in clearer and more reliable data transmission. The matrix inversion implementation 112 also provides a more precise method of equalizing signals across multiple channels, especially when handling complex interference patterns.

[0051] The system 102 is further configured to process an output of the matrix inversion implementation 112 using the plurality of IFFT implementations, where each of the plurality of single-ended channels is assigned to one of the plurality of IFFT implementations. After the operation of the matrix inversion implementation 112, the signals from each channel are in the frequency domain, and the system 102 has already removed interference and noise using the matrix inversion technique. At this stage, the signals are corrected and properly equalized in the frequency domain, but they still need to be converted back to the time domain for further processing or transmission. The IFFT is a mathematical operation that takes the frequency domain signal and converts it back into the time domain. The IFFT is the inverse of the FFT, which initially transformed the input signals into the frequency domain. The plurality of IFFT implementations undoes the transformation applied by the FFT, reconstructing the original signal waveform as it existed before the FFT process. Since the signals from each channel are now free from cross-channel interference and other distortions, the plurality of IFFT implementations can reliably convert the frequency components back into the time-domain signal. The system 102 used the plurality of FFT implementations to handle multiple channels, now the system 102 uses a plurality of IFFT implementations, where each channel has its own corresponding IFFT process. Each of the plurality of single-ended channels is assigned to one of the IFFT implementations, that means that each channel’s frequency-domain signal is separately processed by its dedicated IFFT implementation, converting the frequency components of that channel into a time-domain waveform. Since each single-ended channel may have different data characteristics, noise, or distortions, it is important to perform the IFFT separately for each channel to ensure accuracy. The system 102 assigns an independent IFFT process to each channel, ensuring that the final time-domain signals are optimized for their respective channels.

[0052] The output of the matrix inversion implementation 112 is a set of frequency-domain components that represent the signals for each channel. The plurality of IFFT implementations take frequency-domain components and convert them back into their original time-domain signals, effectively reconstructing the transmitted data as it may appear in real time. The result of the conversion is that the signals now look like they did when they were initially transmitted over the single-ended channels, only with distortions removed by the equalization process. The reconstructed time-domain signals are now ready for further processing, such as digital-to-analog conversion or being sent to other system components. By converting the frequency-domain signals back to the time domain, the system 102 restores the original transmitted signals, making them usable for downstream data processing. Since the plurality of IFFT implementations work on signals that have already been equalized (interference removed) , the time-domain signals are highly accurate and clean. Each channel is independently handled, ensuring that any channel-specific distortions or conditions are properly corrected before conversion back to the time domain. The use of the plurality of IFFT implementations enables parallel processing across all channels, improving the speed and efficiency of the system 102 in handling high data rates in multi-channel communication networks. The matrix inversion implementation 112 outputs frequency-domain signals that have been equalized and corrected for inter-channel interference. The plurality of IFFT implementations then take these frequency- domain signals and convert them back into the time domain, with each channel having its own dedicated IFFT process. The conversion restores the original time-domain signals for each channel, ready for further data processing or transmission in the system. By assigning a dedicated IFFT process to each channel, the system ensures that each signal is accurately reconstructed, enabling effective communication across multiple channels in a data communication network.

[0053] Mathematical equations: y1XN=x1×N·HNXN YN[k] =FFT {yN [n] } X'1×N=Y1XN×H-1NXN x'N [n] =IFFT {X'N [k] }

[0054] Where:

[0055] ·X [k] : Frequency sampled data;

[0056] ·x [n] : Time sampled data;

[0057] ·N: Total number of samples;

[0058] ·n: Time index, n=0, 1, 2, 3, ., N-1;

[0059] ·k: Freq index, k=0, 1, 2, 3, ., N-1.

[0060] FIG. 2 is a block diagram that depicts a system configured for equalizing the plurality of single-ended channels in a data communication network, in accordance with an embodiment of another disclosure. FIG. 2 is described in conjunction with elements of FIG. 1. With reference to FIG. 2, there is shown a block diagram 200 which includes system 202. The system 202 includes the frequency domain equalizer 108. The frequency domain equalizer 108 includes the FFT implementations (for example, in an illustrated embodiment, the plurality of FFT implementations are the first FFT implementation 110A, the second FFT implementation 110B up to an nth FFT implementation 110N) , the matrix inversion implementation 112, the plurality of Inverse Fast Fourier Transform (IFFT) implementations (for example, in an illustrated embodiment the first IFFT implementation 114A, the second IFFT implementation 114B up to an nth IFFT implementation 114N) .

[0061] In accordance with an embodiment, a plurality of Continuous Time Linear Equalization (CTLE) implementations (for example, in an illustrated embodiment, a first CLTE implementation 204A, a second CLTE implementation 204B up to an nth CLTE implementation 204N) is provided at an input to the frequency domain equalizer 108.

[0062] In accordance with an embodiment, each of the plurality of CTLE implementations are assigned to a respective one of the plurality of channels. CTLE is a technique used in high-speed communication systems to compensate for signal degradation, particularly the loss of high-frequency components. As signals travel over channels (such as copper wires or fiber optics) , they can suffer from attenuation, especially at higher frequencies, due to factors like channel resistance, capacitance, and inductance. The plurality of CTLE implementations acts as a filter that enhances the high-frequency components of the received signals and mitigates the distortions introduced by the channel. By performing the equalization in real-time (continuous time) , the plurality of CTLE implementations smooth out the received signal before it undergoes more complex processing in the frequency domain. The plurality of CTLE is provided at the input of the frequency domain equalizer 108 for several reasons, as the plurality of CTLE improves the SNR by compensating for channel-induced distortions. This ensures that the signals entering the frequency domain equalizer are as clean and robust as possible, improving the accuracy of subsequent frequency-domain processing. The loss of high-frequency components is particularly problematic in high-speed communication channels. CTLE helps to restore these components, ensuring that the equalizer has access to a full-bandwidth signal for further analysis.

[0063] By pre-conditioning the signals with CTLE, the burden on the frequency domain equalizer is reduced. The equalizer can more efficiently correct inter-channel interference and perform matrix inversion on higher-quality inputs. Each of the plurality of CTLE implementations (for example, a first CLTE implementation 204A, a second CLTE implementation 204B up to an nth CLTE implementation 204N) is assigned to a respective one of the plurality of channels. Each single-ended channel has its own dedicated CTLE implementation. For example, the first channel is processed by the first CTLE implementation 204A, the second channel is processed by the second CTLE implementation 204B, and the nth CTLE implementation 204N processes the nth channel. Since each channel can experience different levels of signal degradation, each CTLE implementation of the plurality of CTLE implementation is tuned to the specific characteristics of its respective channel. By assigning a unique CTLE to each channel, the  system 102 may address the unique needs of each signal in parallel, ensuring optimal signal quality before entering the frequency domain equalizer 108.

[0064] Different channels may suffer from varying levels of signal degradation based on factors like channel length, material properties, and crosstalk. The ability to customize CTLE settings for each channel ensures that each signal receives the precise level of compensation needed. Once the signals from each channel are processed by their respective CTLE implementation, the outputs are sent to the frequency domain equalizer 108. At this stage, the signals have been pre-processed to compensate for any high-frequency losses and other distortions. The frequency domain equalizer 108 may now focus on interference correction, crosstalk elimination, and overall signal equalization. The combination of CTLE and frequency-domain equalization ensures that the system 102 can handle high-speed communication efficiently, with minimal signal degradation across multiple channels.

[0065] The plurality of CTLE implementations is used to pre-process and enhance the incoming signals by compensating for high-frequency losses and channel-induced distortions. This is done to improve the overall signal quality before further equalization in the frequency domain, ensuring that the system 102 performs effectively in handling high-speed data communication. By applying the plurality of CTLE implementations at the input of the frequency domain equalizer 108, the system 102 can effectively manage signal integrity in high-speed communication networks, maintaining optimal performance across all channels.

[0066] FIG. 3 is a flowchart depicting a method of equalizing a plurality of single-ended channels in a data communication network, in accordance with an embodiment of the present disclosure. With reference to FIG. 3, there is shown a flowchart of a method 300 of equalizing a plurality of single-ended channels in a data communication network. The method 300 includes steps 302 to 308.

[0067] At step 302, the method 300 includes receiving real symmetrical input values over each of the plurality of single-ended channels at an input of a frequency domain equalizer 108. The frequency domain equalizer 108 is the core processing unit designed to equalize the signals across all channels. The frequency domain equalizer 108 works in the frequency domain, meaning it processes signals after they have been transformed from the time domain into frequency components. The system 102 receives the symmetrical input values at the input of the frequency domain equalizer 108. The received signals are likely noisy, distorted, or degraded due to the channel conditions (such as attenuation, crosstalk, or interference) . Each of the plurality of single-ended channels is connected to the system 102 in such a way that the real symmetrical input signals are received independently for each channel. The signals coming into the frequency domain equalizer 108 represent the raw data transmitted over the network, possibly containing errors or distortions due to physical factors like distance, signal attenuation, and noise introduced during transmission. The signals enter the frequency domain equalizer 108 as an initial step of the equalization process, and the system 102 prepares them for further processing.

[0068] At step 304, method 300 includes processing the received real symmetrical input values using a plurality of FFT implementations of the frequency domain equalizer 108, where each of the plurality of single-ended channels is assigned to one of the plurality of FFT implementations. The input values coming into the system 102 are in the time domain. The input value signals vary over time, representing the data received from the single-ended channels. To better manage and equalize these signals, the system 102 applies the plurality of FFT to convert these time-domain signals into the frequency domain. The FFT is a mathematical algorithm that transforms signals from time-domain representation (how the signal changes over time) to frequency-domain representation (how much of each frequency exists in the signal) . Since there are multiple single-ended channels, each channel needs its own separate FFT processing. The system 102 uses a plurality of FFT implementations, meaning that there is a dedicated FFT process for each channel. For example, if there are four single-ended channels, the system 102 will have four separate FFT processes, one assigned to each channel. Each channel’s input signal is processed individually by its own FFT implementation. Each of the plurality of single-ended channels is assigned to one of the plurality of FFT implementations, that means that each channel has its own FFT unit or process dedicated to converting that specific channel’s time-domain signal into the frequency domain. The assignment ensures that the signals from all the channels are transformed into frequency-domain data separately so that they can be managed and equalized individually in the next steps. The plurality of FFT implementations is used as here, the frequency-domain equalization is often more effective for complex data communication systems, especially in networks with multiple channels. In the frequency domain, the system 102 may more easily detect and correct distortions or interference that occur during transmission over the channels. By processing the signals in the frequency domain, the system 102 may identify specific frequency components that may be distorted and apply equalization techniques to those components, thereby improving  overall signal clarity and reducing errors. The plurality of FFT implementations transforms the input signal into a series of frequency components (called frequency bins) . Each bin corresponds to a specific frequency, showing how much energy or signal is present at that frequency. For each channel, after the plurality of FFT implementations, the system 102 now has a frequency-domain representation of the input signal. The representation shows how the signal is distributed across different frequencies, which is important for further processing like matrix inversion (to correct distortions) and IFFT (to transform the signal back into the time domain) . The frequency domain equalizer 108 uses these FFT-transformed signals to apply corrections and adjustments more effectively. Each frequency component can be equalized separately, which allows the system to fine-tune the signal for each single-ended channel, addressing distortions or signal losses that occurred during transmission.

[0069] At step 306, the method 300 includes processing the outputs of the plurality of FFT implementations using a matrix inversion implementation of the frequency domain equalizer 108. After step 304, the real symmetrical input values from each single-ended channel have been transformed into the frequency domain using the plurality of FFT implementations. Each plurality of FFT implementation output represents the frequency components of the signal for each channel, showing how much signal exists at each frequency. However, the signals on these channels may have been affected by interference or crosstalk, especially in multi-channel communication systems. The interference can distort the signals and make them difficult to interpret correctly. Matrix inversion is a mathematical process used to reverse or undo the effects of signal distortions and interference between channels. It is particularly useful in multi-channel systems where signals can become mixed or interfered with. In the context of data communication, multiple signals travelling through different channels can interact with each other (e.g., due to electromagnetic interference or crosstalk) . The interactions can be represented mathematically as a matrix of relationships between the signals and channels. The matrix inversion process works by taking the frequency domain data (the outputs of the plurality of FFT implementations) and applying a mathematical operation to separate the original signals from the interference. It effectively tries to restore the original signals by reversing the distortions introduced by the communication medium.

[0070] In operation, the signals on each channel can be thought of as components of a larger system, where the mixing of signals across different channels creates a matrix of relationships. If we represent the signals as vectors in a matrix, the distortions between channels are encoded in this matrix. Inverting the matrix mathematically undoes the mixing, separating the channels from the distortions they have experienced. The process requires the system 102 to compute the inverse of the matrix that describes the interaction of the channels. By multiplying the matrix of distorted signals with the inverse of the matrix, the system 102 recovers the original, undistorted signals. The frequency domain equalizer 108 performs the matrix inversion in the frequency domain. Since the signals have already been transformed into the frequency domain using the plurality of FFT implementations, the matrix inversion is applied directly to the frequency components of the signals. By operating in the frequency domain, the equalizer can apply precise corrections to specific frequency components, which makes the inversion process more efficient and accurate. The result of the matrix inversion is that the signals from the different single-ended channels are corrected, with the effects of interference and crosstalk minimized or eliminated. Advantageously, the matrix inversion process effectively cleans up the signal by separating the original information from interference and distortions. The separation process ensures that the signals are more accurate and less noisy. By removing the distortions introduced by the communication medium, matrix inversion helps reduce the likelihood of errors when interpreting the signals on each channel. In multi-channel systems, signals often bleed into one another (crosstalk) . The matrix inversion helps isolate the channels from each other, preserving the integrity of the data on each one.

[0071] At step 308, the method 300 includes processing an output of the matrix inversion implementation 112 using a plurality of IFFT implementations, where each of the plurality of single-ended channels is assigned to one of the plurality of IFFT implementations. The matrix inversion implementation 112 from step 306 produces a corrected set of frequency domain signals. The generated signals have been cleaned up by removing interference and distortions between the channels. The signals are still in the frequency domain, meaning they represent how much signal exists at different frequencies, not in the time domain that is typically used for signal transmission. The plurality of IFFT implementations is the reverse process of the FFT implementations. While the FFT converts time-domain signals into frequency-domain signals, the IFFT converts frequency-domain signals back into time-domain signals. After the matrix inversion in the frequency domain, the signals need to be transformed back to the time domain for further processing or transmission. The transformation is necessary because the communication system typically deals with signals in the time domain for modulation, transmission, or reception. By applying the plurality of IFFT implementations, the system 102 converts the frequency-domain information (after correction) back into a format that can be used in time-domain  communication, restoring the signals to their original time-based form. The corrected signals from the matrix inversion are passed into a plurality of IFFT implementations. Each of the plurality of single-ended channels is assigned to one of the IFFT implementations, that means that for each channel, there is a resolute IFFT that converts the frequency-domain data for that specific channel back into the time domain. Each IFFT implementation of the plurality of IFFT implementations operates independently, ensuring that the corrected signal on each channel is transformed back into the time domain without being affected by the other channels.

[0072] The plurality of IFFT implementation takes the frequency-domain signals for each channel, which are the outputs from the matrix inversion. The signals contain information about the signal’s frequency components, with distortions removed. The plurality of IFFT implementations then performs a mathematical transformation on these frequency components to reconstruct the original time-domain signal. The transformation combines all the frequency components into a signal that changes over time, as it would appear in real-world transmission. The result is a time-domain signal for each single-ended channel, now free from the interference and distortions corrected by the matrix inversion.

[0073] The system 102 has already corrected the signals in the frequency domain through the plurality of FFT implementations and the matrix inversion implementations 112. To fully recover the original signal for communication or further processing, the signals must be returned to the time domain. The plurality of FFT implementations is used to achieve this. In real-time communication systems, signals are typically sent and received in the time domain. By converting the corrected frequency-domain signals back into the time domain, the system ensures that the recovered data is in a usable format for real-time applications such as modulation, demodulation, or storage. Each IFFT implementation of the plurality of FFT implementations operates independently on the signal from its assigned channel. This ensures that the output for each channel is processed individually and accurately, without cross-channel interference. The plurality of FFT implementations IFFT is computationally efficient and allows the system 102 to transform the frequency-domain signals back into the time domain quickly. After matrix inversion, the signal in the frequency domain is still only part of the information. The plurality of FFT implementations ensures that the signal is accurately represented in its original time-domain form, restoring the information as it was before any interference or distortion occurred. By carefully handling the signals with separate IFFT implementations for each channel, the system preserves the integrity of the data, ensuring that each channel’s signal remains distinct and free from errors caused by crosstalk or other interference.

[0074] The steps 302 to 308 are only illustrative, and other alternatives can also be provided where one or more steps are added, one or more steps are removed, or one or more steps are provided in a different sequence without departing from the scope of the claims herein.

[0075] There is provided a computer program comprising instructions that, when executed by a computer system, cause the computer system to implement the method 300. In an example, the instructions are implemented on the computer-readable media, which include, but are not limited to, Electrically Erasable Programmable Read-Only Memory (EEPROM) , Random Access Memory (RAM) , Read-Only Memory (ROM) , Hard Disk Drive (HDD) , Flash memory, a Secure Digital (SD) card, Solid-State Drive (SSD) , a computer-readable storage medium, and / or CPU cache memory.

[0076] FIG. 4 is a diagram illustrating single-ended multiple-input multiple-output (MIMO) “NxN” system using two single ended (SE) signals as pair, in accordance with an embodiment of the present disclosure. FIG. 4 is explained in conjunction with elements of FIGS. 1 to 3. With reference to FIG. 4, there is shown an exemplary diagram 400 including a transmitting end 402 having multiple inputs and outputs shown by dotted lines 404, a plurality of channels (for example, a first channel 406A, a second channel 406B, a third channel 406C, up to nth channel 406N) . The exemplary diagram 400 further includes a receiving end 408 having multiple inputs and multiple output shown by dotted lines 410.

[0077] The exemplary diagram 400 depicts the system 102 using single-ended MIMO (Multiple Input Multiple Output) “NxN” architecture using two single ended (SE) signals as pair between the two MIMO blocks i.e., the transmitting end 402 and the receiving end 408. “NxN” means that there are “N” channels for input and “N” channels for output. The configuration allows for parallel transmission over multiple channels, increasing the data throughput. The two SE signals as pair (for example, a first pair formed by a first channel 406A and a second channel 406B) represent the transmission lines that carry the signals. In differential signalling, two complementary signals are transmitted, and the difference between them is what conveys the information. The method is beneficial for reducing noise and improving signal integrity, especially in high-speed data transmission. The plurality of channels represents the SE signals as pair, which connect the two MIMO blocks. The single-ended MIMO “NxN” takes multiple  inputs from single-ended sources. The single-ended MIMO “NxN” are processed as parallel data streams. The differential pairs help in the transmission of high-speed signals with greater noise immunity. Each SE signals as pair corresponds to one data channel, ensuring that all the channels in the MIMO are transmitted effectively across the medium. “NxN” MIMO allows for multiple streams of data to be sent simultaneously, increasing bandwidth and improving the efficiency of the system 102. The combination of MIMO with SE signals as pair makes the system ideal for high-speed, high-throughput applications, such as data centers, telecommunication networks, or optical communications. The exemplary diagram 400 represents a high-speed data communication system using “NxN” MIMO architecture with electrical differential pairs. The MIMO blocks handle multiple channels for parallel data processing, while the SE signals as pair provide reliable transmission with noise reduction and improved signal integrity. The system 102 is designed for environments where high data rates and low noise interference are essential.

[0078] FIG. 5 is an exemplary diagram illustrating single-ended MIMO (Multiple-Input Multiple-Output) “NxN” system using fiber optic channels, in accordance with an embodiment of the present disclosure. FIG. 5 is explained in conjunction with elements of FIGS. 1 to 4. With reference to FIG. 5, there is shown an exemplary diagram 500 depicting a high-speed data communication system using single-ended MIMO (Multiple Input Multiple Output) “NxN” architecture, where the data is transmitted through fiber optic channels. The exemplary diagram 500 includes a transmitting end 502 including MIMO 504, a plurality of electro-optic (EO) converters (for example, a first EO convertor 506A, a second EO convertor 506B, a third EO convertor 506C up to an nth EO convertor 506N) , a plurality of fiber optic cables (for example, a first optic cable 508A, a second fiber optic cable 508B, a third fiber optic cable 508C up to an nth fiber optic cable 508N) . The exemplary diagram 500 further includes a plurality of transimpedance amplifiers (TIA) (for example, a first transimpedance amplifier 510A, a second transimpedance amplifier 510B, a third transimpedance amplifier 510C up to an nth transimpedance amplifier 510N) , a receiving end 512 including MIMO 514.

[0079] The plurality of EO converters are devices that convert electrical signals into optical signals. In an exemplary scenario, each EO converter takes the electrical signal from one of the MIMO channels and converts it into an optical signal for transmission over fiber optic cables. The conversion is crucial for high-speed, long-distance data transmission, as optical signals can travel over greater distances with lower signal degradation compared to electrical signals. The fiber optic cable section in the exemplary diagram 500 represent the medium through which the optical signals are transmitted. Fiber optics cables are widely used in high-speed communication systems because they provide higher bandwidth, are immune to electromagnetic interference, and can transmit data over long distances with minimal loss. Each fiber optic link connects one EO converter on the left side to the TIA on the right side. In an implementation, any devices convert the received optical signals back into electrical signals. The TIA is positioned at the receiving end 512 of the fiber optic link and amplifies the electrical signal converted from the optical signal. The amplification is necessary because the optical signal may have weakened during its transmission over the fiber optic cable. The TIA ensures that the signal is strong enough for further processing.

[0080] On the transmitting end 502, each channel sends an electrical signal to its corresponding EO converter. The EO converter converts the electrical signal into an optical signal. The optical signal is then transmitted through the fiber optic cables. Each fiber optic cable carries the data of one MIMO channel, providing a high-speed, interference-free link between the two ends of the communication system. On the receiving end 512, each TIA converts the optical signal back into an electrical signal and amplifies it for further processing. The processed signals are then sent to the corresponding output channels in the single-ended MIMO “NxN” block. By using fiber optics, the system 102 may transmit data at very high speeds with minimal signal loss over long distances, making it ideal for high-bandwidth applications. The “NxN” MIMO increases the data throughput, as multiple channels can simultaneously transmit and receive data. The use of EO converters and TIA amplifiers allows for seamless conversion between electrical and optical signals, ensuring that the communication can handle high-speed data transmission while maintaining signal integrity.

[0081] FIG. 6 is a diagram illustrating another implementation of electrical differential pairs used in high-speed data transmission, in accordance with an embodiment of the present disclosure. FIG. 6 is explained in conjunction with elements of FIGS. 1 to 5. With reference to FIG. 6, there is shown an exemplary diagram 600 including a transmitting end 602, an electrical differential pair 604 comprising a first channel 606A, a second channel 606B, and a receiving end 608. The transmitting end 602 generates and sends out signals (data) into the communication system. In some implementations, the first channel 606A and the second channel 606B may be copper wires. The electrical differential pair 604 suggests that the system 102 uses differential signalling, where the data is sent using two channels, one carrying the signal and the other its inverse, which helps improve signal integrity and reduce  noise. The receiving end 608 captures and processes the signals transmitted through the lines. The receiving end 608 processes the difference between the two signals, helping to cancel out common-mode noise or interference that might be picked up along the way. The RX (receiver) receives the transmitted signals, reconstructs the data, and processes it for further use. Differential mode with RMFE is used only when the number of FFE taps is very high and, in this case, MIMO is not required. Differential Pairing helps improve the noise immunity of the signal by ensuring that any interference affects both lines equally. The receiver subtracts one signal from the other, eliminating the common noise and recovering the original signal. This type of setup is often used in high-speed data communication, where maintaining signal integrity over long distances is crucial, such as in Ethernet, USB, or fiber-optic systems.

[0082] Modifications to embodiments of the present disclosure described in the foregoing are possible without departing from the scope of the present disclosure as defined by the accompanying claims. Expressions such as "including" , "comprising" , "incorporating" , "have" , "is" used to describe, and claim the present disclosure are intended to be construed in a non-exclusive manner, namely allowing for items, components or elements not explicitly described also to be present. Reference to the singular is also to be construed to relate to the plural. The word "exemplary" is used herein to mean "serving as an example, instance or illustration" . Any embodiment described as “exemplary” is not necessarily to be construed as preferred or advantageous over other embodiments or to exclude the incorporation of features from other embodiments. The word "optionally" is used herein to mean "is provided in some embodiments and not provided in other embodiments" . It is appreciated that certain features of the present disclosure, which are, for clarity, described in the context of separate embodiments, may also be provided in combination in a single embodiment. Conversely, various features of the invention, which are, for brevity, described in the context of a single embodiment, may also be provided separately or in any suitable combination or as suitable in any other described embodiment of the disclosure.

Claims

1.A method (300) of equalizing a plurality of single ended channels in a data communication network, using a frequency domain equalizer (108) , the method (300) comprising steps of:receiving real symmetrical input values over each of the plurality of single ended channels at an input of a frequency domain equalizer (108) ;processing the received real symmetrical input values using a plurality of Fast Fourier Transform implementations of the frequency domain equalizer (108) , where each of the plurality of single ended channels is assigned to one of the plurality of Fast Fourier Transform implementations;processing the outputs of the plurality of Fast Fourier Transform implementations using a matrix inversion implementation (112) of the frequency domain equalizer (108) ; andprocessing an output of the matrix inversion implementation (112) using a plurality of Inverse Fast Fourier Transform implementations, where each of the plurality of single ended channels is assigned to one of the plurality of Inverse Fast Fourier Transform implementations.2.The method (300) of claim 1, wherein the method is used in a SERDES ecosystem, electrical links.3.The method (300) of claim 1, wherein a plurality of Continuous Time Linear Equalization, CTLE, implementations is provided at an input to the frequency domain equalizer (108) .4.The method (300) of claim 3, wherein each of the plurality of CTLE implementations is assigned to a respective one of the plurality of channels.5.The method (300) of claim 1, wherein the frequency domain equalizer (108) is a SERDES Digital Signal Processing equalizer.6.The method (300) of claim 1, wherein the frequency domain equalizer (108) is applicable to single ended electrical multi-lane modes.7.The method (300) of claim 1, wherein the frequency domain equalizer (108) is applicable to single ended fiber optic multi-lane modes.8.The method (300) of claim 1, wherein the frequency domain equalizer (108) is applicable to 200G / lane technology.9.The method (300) of claim 1, wherein the frequency domain equalizer (108) is applicable to 400G / lane technology and beyond.10.A system (102) comprising means adapted for carrying out all the steps of the method (300) according to any preceding method claim.11.A computer program comprising instructions for carrying out all the steps of the method (300) according to any preceding method claim, when said computer program is executed on a computer system.

Images