Display panel, display apparatus, and method of image display in display panel

Abstract

A display panel is provided. The display panel includes a plurality of data lines and a plurality of gate lines, and a plurality of subpixels arranged in rows and columns. The display panel is configured to display an image in a first image area in a first mode, and configured to display an image in a second image area in a second mode. The first mode and the second mode are non-overlapping with each other. The first image area and the second image area include different sets of subpixels.

Description

DISPLAY PANEL, DISPLAY APPARATUS, AND METHOD OF IMAGE DISPLAY IN DISPLAY PANELTECHNICAL FIELD

[0001] The present invention relates to display technology, more particularly, to a display panel, a display apparatus, and a method of image display in a display panel.BACKGROUND

[0002] Liquid crystal displays (LCDs) have become a fundamental technology in modern electronic devices, widely used in applications ranging from consumer electronics to industrial equipment. LCD technology operates by modulating light through liquid crystals, which align in response to electric fields to control the passage of light from a backlight or reflected ambient light. This ability to create high-resolution images with low power consumption has made LCDs the preferred choice for a vast array of display needs, from small screens in portable devices to large monitors and televisions. The versatility, clarity, and efficiency of LCDs continue to drive their widespread adoption across various industries, making them a cornerstone of modern visual display technology.SUMMARY

[0003] In one aspect, the present disclosure provides a display panel, comprising a plurality of data lines and a plurality of gate lines, and a plurality of subpixels arranged in rows and columns; wherein the display panel is configured to display an image in a first image area in a first mode, and configured to display an image in a second image area in a second mode, wherein the first mode and the second mode are non-overlapping with each other; and the first image area and the second image area comprise different sets of subpixels.

[0004] Optionally, different sets of data lines are used for providing data signals to the first image area and the second image area, respectively.

[0005] Optionally, the display panel comprises N number of gate lines and (M+K) number of data lines, N, M, and K being positive integers; and a plurality of subpixels arranged in N number of rows and (M+K) number of columns; wherein a respective subpixel of the plurality of subpixels is connected to a gate line of the N numbers of gate lines and connected to a data line of the (M+K) numbers of data lines; the first image area comprises subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns; and the second image area comprises subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns.

[0006] Optionally, an individual pixel of the display panel includes L number of subpixels, L being a positive integer; and K = n1×L, n1 being a positive integer.

[0007] Optionally, in the first mode, a first data line of the (M+K) number of data lines to an M-th data line of the (M+K) number of data lines are configured to transmit data signals to subpixels in the first column of the (M+K) number of columns to the M-th column of the (M+K) number of columns, respectively; and in the second mode, a (1+K) -th data line of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines are configured to transmit data signals to subpixels in the (1+K) -th column of the (M+K) number of columns to the (M+K) -th column of the (M+K) number of columns, respectively.

[0008] Optionally, the display panel further comprises one or more processors configured to determine whether an image has been displayed for a duration exceeding a threshold value, and configured to switch from the first mode to the second mode, or from the second mode to the first mode.

[0009] Optionally, different sets of gate lines are used for providing gate scanning signals to the first image area and the second image area, respectively.

[0010] Optionally, the display panel comprises Y number of gate lines and M number of data lines; and a plurality of subpixels arranged in Y number of rows and M number of columns; wherein a respective subpixel of the plurality of subpixels is connected to a gate line of the Y numbers of gate lines and connected to a data line of the M numbers of data lines; the first image area comprises subpixels in a first row of the Y number of rows to an N-th row of the Y number of rows, N, X, Y are positive integers, Y > N > X >1; and the second image area comprises subpixels in a X-th row of the Y number of row to a Y-th row of the Y number of rows.

[0011] Optionally, in the first mode, a first gate line of the Y number of gate lines to an N-th gate line of the Y number of gate lines are configured to transmit gate scanning signals to subpixels in the first row of the Y number of rows to the N-th row of the Y number of rows, respectively; and in the second mode, a X-th gate line of the Y number of gate lines to a Y-th gate line of the Y number of gate lines are configured to transmit gate scanning signals to subpixels in the X-th row of the Y number of row to the Y-th row of the Y number of rows, respectively.

[0012] Optionally, the display panel further comprises a scan circuit configured to receive a first start signal and a second start signal; a first start signal line connected to the scan circuit and configured to transmit the first start signal; a second start signal line connected to the scan circuit and configured to transmit the second start signal; a first control transistor connected to the first start signal line and connected to the scan circuit; and a second control transistor connected to the second start signal line and connected to the scan circuit.

[0013] Optionally, a gate electrode of the first control transistor is configured to receive a first voltage signal, and a gate electrode of the second control transistor is configured to receive a second voltage signal; when the first voltage signal is high and the second voltage signal is  low, the first control transistor is activated, the scan circuit is configured to receive the first start signal, enabling the first mode; and when the first voltage signal is low and the second voltage signal is high, the second control transistor is activated, the scan circuit is configured to receive the second start signal, enabling the second mode.

[0014] Optionally, the display panel further comprises a scan circuit and one or more processors configured to control the scan circuit to transmit gate scanning signals in the first mode or in the second mode.

[0015] In another aspect, the present disclosure provides a display apparatus, comprising the display panel described herein, and one or more integrated circuits connected to the display panel.

[0016] In another aspect, the present disclosure provides a method of image display in a display panel having a plurality of data lines and a plurality of gate lines, and a plurality of subpixels arranged in rows and columns, comprising displaying an image in a first image area in a first mode; and displaying an image in a second image area in a second mode; wherein the first mode and the second mode are non-overlapping with each other.

[0017] Optionally, the method comprises providing data signals to the first image area and the second image area, respectively, using different sets of data lines.

[0018] Optionally, the method comprises, in the first mode, displaying an image in the first image area comprising subpixels in a first column of (M+K) number of columns to an M-th column of the (M+K) number of columns; determining, by a data integrated circuit, whether an image has been displayed for a duration exceeding a first threshold value in the first mode; upon determining that the image has been displayed for the duration exceeding the first threshold value in the first mode, transmitting data signals through a (1+K) -th data line of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines to subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively; in the second mode, displaying an image in the second image area comprising subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns; determining, by the data integrated circuit, whether an image has been displayed for a duration exceeding a second threshold value in the second mode; and upon determining that the image has been displayed for the duration exceeding the second threshold value in the second mode, transmitting data signals through a first data line of the (M+K) number of data lines to an M-th data line of the (M+K) number of data lines to subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns, respectively.

[0019] Optionally, the method comprises, in the first mode, displaying an image in the first image area comprising subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns; determining, by a timing controller, whether an  image has been displayed for a duration exceeding a first threshold value in the first mode; upon determining, by the timing controller, that the image has been displayed for the duration exceeding the first threshold value in the first mode, transmitting, by a data integrated circuit, data signals through a (1+K) -th data line of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines to subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively; in the second mode, displaying an image in the second image area comprising subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns; determining, by the timing controller, whether an image has been displayed for a duration exceeding a second threshold value in the second mode; and upon determining, by the timing controller, that the image has been displayed for the duration exceeding the second threshold value in the second mode, transmitting, by the data integrated circuit, data signals through a first data line of the (M+K) number of data lines to an M-th data line of the (M+K) number of data lines to subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns, respectively.

[0020] Optionally, the method comprises providing data signals to the first image area and the second image area, respectively, using different sets of gate lines.

[0021] Optionally, the method comprises, in the first mode, displaying an image in the first image area comprising subpixels in a first row of Y number of rows to an N-th row of the Y number of rows; switching a first voltage signal from a high level to a low level and switching a second voltage signal from a low level to a high level after a first duration in the first mode, wherein the first voltage signal is provided to a first control transistor and the second voltage signal is provided to a second control transistor, the first control transistor is configured to provide a first start signal to a scan circuit and the second control transistor is configured to provide a second start signal to the scan circuit; stopping transmitting the first start signal to the scan circuit and starting transmitting the second start signal to the scan circuit; in the second mode, displaying an image in the second image area comprising subpixels in a X-th row of the Y number of rows to a Y-th row of the Y number of rows; switching the first voltage signal from the low level to the high level and switching the second voltage signal from the high level to the low level after a second duration in the second mode; and stopping transmitting the second start signal to the scan circuit and starting transmitting the first start signal to the scan circuit.

[0022] Optionally, the method comprises, in the first mode, displaying an image in the first image area comprising subpixels in a first row of Y number of rows to an N-th row of the Y number of rows; determining, by a timing controller, whether an image has been displayed for a duration exceeding a first threshold value in the first mode; upon determining, by the timing controller, that the image has been displayed for the duration exceeding the first threshold value in the first mode, transmitting, by a scan circuit, gate scanning signals through a X-th gate line of the Y number of gate lines to a Y-th data line of the Y number of gate lines to  subpixels in a X-th row of the Y number of rows to a Y-th row of the Y number of rows, respectively; in the second mode, displaying an image in the second image area comprising subpixels in the X-th row of the Y number of rows to the Y-th row of the Y number of rows; determining, by the timing controller, whether an image has been displayed for the duration exceeding a second threshold value in the second mode; and upon determining, by the timing controller, that the image has been displayed for the duration exceeding the second threshold value in the second mode, transmitting, by the scan circuit, gate scanning signals through a first gate line of the Y number of gate lines to an N-th gate line of the Y number of gate lines to subpixels in the first row of the Y number of rows to the N-th row of the Y number of rows, respectively.

[0023] BRIEF DESCRIPTION OF THE FIGURES

[0024] The following drawings are merely examples for illustrative purposes according to various disclosed embodiments and are not intended to limit the scope of the present invention.

[0025] FIG. 1A shows a normal image displayed by a related display panel.

[0026] FIG. 1B shows image sticking occurred in a related display panel.

[0027] FIG. 2 is a schematic diagram illustrating the structure of a related display panel.

[0028] FIG. 3 is a schematic diagram illustrating the structure of a display panel in some embodiments according to the present disclosure.

[0029] FIG. 4 is a schematic diagram illustrating the structure of a display panel in some embodiments according to the present disclosure.

[0030] FIG. 5 illustrates a process of displaying an image in a display panel in some embodiments according to the present disclosure.

[0031] FIG. 6 illustrates a process of displaying an image in a display panel in some embodiments according to the present disclosure.

[0032] FIG. 7 is a schematic diagram illustrating the structure of a display panel in some embodiments according to the present disclosure.

[0033] FIG. 8 is a timing diagram illustrating the operation of a scan circuit in a related display panel.

[0034] FIG. 9 is a timing diagram illustrating the operation of a scan circuit in a display panel in some embodiments according to the present disclosure.

[0035] FIG. 10 illustrates a process of displaying an image in a display panel in some embodiments according to the present disclosure.

[0036] FIG. 11 illustrates a process of displaying an image in a display panel in some embodiments according to the present disclosure.DETAILED DESCRIPTION

[0037] The disclosure will now be described more specifically with reference to the following embodiments. It is to be noted that the following descriptions of some embodiments are presented herein for purpose of illustration and description only. It is not intended to be exhaustive or to be limited to the precise form disclosed.

[0038] In recent years, industrial control products have expanded into two new application areas: projector applications and high-reliability applications. One key criterion for determining whether a product meets high-reliability standards is its ability to function without display abnormalities when used for extended periods in high-temperature and high-brightness environments. A common issue under these conditions is image sticking, also known as image retention. Image sticking occurs when a static image is displayed on the screen for an extended period, causing the liquid crystals to become polarized due to prolonged driving. As a result, the liquid crystal molecules cannot realign correctly under the control of the signal voltage, leading to residual traces of the previous static image on the screen even after the display content changes.

[0039] FIG. 1A shows a normal image displayed by a related display panel. FIG. 1B shows image sticking occurred in a related display panel. Referring to FIG. 1A, a static checkerboard pattern is displayed for an extended period. Referring to FIG. 1B, after the image has been changed, residual traces of the checkerboard pattern remain visible, demonstrating the effect of image retention. This occurs because the liquid crystals, having been polarized by the prolonged display of a static image, do not fully realign when the screen content changes, leaving a faint but noticeable "ghost" image on the screen. This example underscores the challenges faced in maintaining high display quality in environments requiring long-term, high-temperature, and high-brightness operation.

[0040] Accordingly, the present disclosure provides, inter alia, a display panel, a display apparatus, and a method of image display in a display panel that substantially obviate one or more of the problems due to limitations and disadvantages of the related art. In one aspect, the present disclosure provides a display panel. In some embodiments, the display panel includes a plurality of data lines and a plurality of gate lines, and a plurality of subpixels arranged in rows and columns. Optionally, the display panel is configured to display an image in a first image area in a first mode, and configured to display an image in a second image area in a second mode, wherein the first mode and the second mode are non-overlapping with each other. Optionally, the first image area and the second image area comprise different sets of subpixels.

[0041] The inventors of the present disclosure discover a novel display panel that obviates the image retention issues in the related display panel, resulting in higher reliability. The display panel according to the present disclosure significantly reduces image retention, leading to greater overall reliability, especially in demanding environments. The display panel according to the present disclosure is well-suited for continuous use scenarios, such as 24 / 7  operation. By mitigating the image retention issue, the invention reduces the need for extensive labor and time investment typically needed to correct this problem in the related display panel. By embedding the pixel control algorithms directly into the display panel, the present disclosure allows manufacturers to retain greater control over the technology while simultaneously reducing production costs.

[0042] FIG. 2 is a schematic diagram illustrating the structure of a related display panel. Referring to FIG. 2, the display panel includes N number of rows of subpixels and M number of columns of subpixels, N and M being integers greater than 1. The display panel in some embodiments further includes N number of gate lines (e.g., G1, G2, G3, …, G477, G478, G479, …GN) and M number of data lines (e.g., S1, S2, S3, …S2398, S2399, …, SM) . In one particular example, N = 480, and M = 2400. In some embodiments, the display panel includes a plurality of subpixels Sp arranged in N number of rows and M number of columns. A respective subpixel of the plurality of subpixels Sp is connected to a gate line of the N numbers of gate lines and connected to a data line of the M numbers of data lines. In one particular example, subpixels in a same column are of a same color. For example, red, green, blue subpixels are alternately arranged in the M numbers of columns of subpixels. The display panel depicted in FIG. 2 has a resolution of M×N. The display panel includes a data pad DPD for transmitting data signals to the M numbers of data lines. In some embodiments, the display panel further includes a common signal line Vcom.

[0043] FIG. 3 is a schematic diagram illustrating the structure of a display panel in some embodiments according to the present disclosure. Referring to FIG. 3, the display panel in some embodiments includes N number of gate lines (e.g., G1, G2, G3, …, G477, G478, G479, …GN) and (M+K) number of data lines (e.g., S1, S2, S3, …S (1+K) , S (2+K) , S (3+K) , …, S (M-2) , S (M-1) , SM, …, S (M+K-2) , S (M+K-1) , S (M+K) ) , N, M, and K being positive integers. In some embodiments, an individual pixel of the display panel includes L number of subpixels, L being a positive integer. Optionally, K = n1×L, n1 being a positive integer. In one particular example, L = 3. In another example, K = 3. In one particular example, N = 480, and M = 2400. In some embodiments, the display panel includes a plurality of subpixels Sp arranged in N number of rows and (M+K) number of columns. A respective subpixel of the plurality of subpixels Sp is connected to a gate line of the N numbers of gate lines and connected to a data line of the (M+K) numbers of data lines. In one particular example, subpixels in a same column are of a same color. For example, red, green, blue subpixels are alternately arranged in the (M+K) numbers of columns of subpixels. The display panel depicted in FIG. 3 has a resolution of M×N. The display panel includes a data pad DPD for transmitting data signals to the (M+K) numbers of data lines.

[0044] In some embodiments, the display panel is configured to display an image in a first image area IMA1 in a first mode, and configured to display an image in a second image area IMA2 in a second mode, wherein the first mode and the second mode are non-overlapping with each other.

[0045] In some embodiments, the first image area IMA1 includes subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns. Optionally, in the first mode, subpixels in an (M+1) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns are configured not to emit light.

[0046] In some embodiments, the second image area IMA2 includes subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns. Optionally, in the second mode, subpixels in a first column of the (M+K) number of columns to a K-th column of the (M+K) number of columns are configured not to emit light.

[0047] In some embodiments, in the first mode, a first data line S1 of the (M+K) number of data lines to an M-th data line SM of the (M+K) number of data lines are configured to transmit data signals to subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns, respectively. Optionally, in the first mode, an (M+K-2) -th data line S (M+K-2) of the (M+K) number of data lines to an (M+K) -th data line S (M+K) of the (M+K) number of data lines are configured not to transmit data signals to subpixels in an (M+1) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively.

[0048] In some embodiments, in the second mode, a (1+K) -th data line S (1+K) of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines are configured to transmit data signals to subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively. Optionally, in the second mode, a first data line S1 of the (M+K) number of data lines to a K-th data line of the (M+K) number of data lines are configured not to transmit data signals to subpixels in a first column of the (M+K) number of columns to a K-th column of the (M+K) number of columns, respectively.

[0049] In some embodiments, in the first mode and the second mode, the N number of gate lines are configured to transmit gate scanning signals to N number of rows of subpixels, respectively.

[0050] The inventors of the present disclosure discover that the display panel according to the present disclosure obviates the image retention issues, especially during prolonged use in high-temperature, high-brightness environments. The display panel according to the present disclosure ensures that the display area shifts periodically, preventing the liquid crystals from being polarized due to prolonged static driving. As a result, this method effectively reduces the occurrence of image retention, allowing for continuous, high-quality display performance even in scenarios where the screen might otherwise be susceptible to this issue.

[0051] FIG. 4 is a schematic diagram illustrating the structure of a display panel in some embodiments according to the present disclosure. Referring to FIG. 4, the display panel in  some embodiments includes N number of gate lines (e.g., G1, G2, G3, …, G477, G478, G479, …GN) and (M+K) number of data lines (e.g., S1, S2, S3, …S (1+K) , S (2+K) , S (3+K) , …, S (M-2) , S (M-1) , SM, …, S (M+K-2) , S (M+K-1) , S (M+K) ) . In some embodiments, an individual pixel of the display panel includes L number of subpixels, L being a positive integer. Optionally, K = n1×L, n1 being a positive integer. In one particular example, L = 3. In another example, K = 6. In one particular example, N = 480, and M =2400. In some embodiments, the display panel includes a plurality of subpixels Sp arranged in N number of rows and (M+K) number of columns. A respective subpixel of the plurality of subpixels Sp is connected to a gate line of the N numbers of gate lines and connected to a data line of the (M+K) numbers of data lines. In one particular example, subpixels in a same column are of a same color. For example, red, green, blue subpixels are alternately arranged in the (M+K) numbers of columns of subpixels. The display panel depicted in FIG. 4 has a resolution of M×N. The display panel includes a data pad DPD for transmitting data signals to the (M+K) numbers of data lines.

[0052] In some embodiments, the display panel is configured to display an image in a first image area IMA1 in a first mode, configured to display an image in a second image area IMA2 in a second mode, and configured to display an image in a third image area IMA3 in a third mode, wherein the first mode, the second mode, and the third mode are non-overlapping with each other.

[0053] In some embodiments, the first image area IMA1 includes subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns. Optionally, in the first mode, subpixels in an (M+1) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns are configured not to emit light.

[0054] In some embodiments, the second image area IMA2 includes subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns. Optionally, in the second mode, subpixels in a first column of the (M+K) number of columns to a K-th column of the (M+K) number of columns are configured not to emit light.

[0055] In some embodiments, the third image area IMA3 includes subpixels in a (1+J) -th column of the (M+K) number of columns to an (M+J) -th column of the (M+K) number of columns. Optionally, K = n1×L, J = n2×L, n1 and n2 being a positive integer, n2 < n1. In one particular example, L = 3. In another example, J = 3, and K = 6. Optionally, in the third mode, subpixels in a first column of the (M+K) number of columns to a J-th column of the (M+K) number of columns, and subpixels in an (M+J+1) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, are configured not to emit light.

[0056] In some embodiments, in the first mode, a first data line S1 of the (M+K) number of data lines to an M-th data line SM of the (M+K) number of data lines are configured to transmit data signals to subpixels in a first column of the (M+K) number of columns to an M-th  column of the (M+K) number of columns, respectively. Optionally, in the first mode, an (M+K-2) -th data line S (M+K-2) of the (M+K) number of data lines to an (M+K) -th data line S (M+K) of the (M+K) number of data lines are configured not to transmit data signals to subpixels in an (M+1) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively.

[0057] In some embodiments, in the second mode, a (1+K) -th data line S (1+K) of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines are configured to transmit data signals to subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively. Optionally, in the second mode, a first data line S1 of the (M+K) number of data lines to a K-th data line of the (M+K) number of data lines are configured not to transmit data signals to subpixels in a first column of the (M+K) number of columns to a K-th column of the (M+K) number of columns, respectively.

[0058] In some embodiments, in the third mode, a (1+J) -th data line S (1+J) of the (M+K) number of data lines to an (M+J) -th data line of the (M+K) number of data lines are configured to transmit data signals to subpixels in a (1+J) -th column of the (M+K) number of columns to an (M+J) -th column of the (M+K) number of columns, respectively. Optionally, in the third mode, a first data line S1 of the (M+K) number of data lines to a J-th data line SM of the (M+K) number of data lines are configured not to transmit data signals to subpixels in a first column of the (M+K) number of columns to a J-th column of the (M+K) number of columns, respectively; and an (M+J+1) -th data line of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines are configured not to transmit data signals to subpixels in an (M+J+1) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns.

[0059] In some embodiments, in the first mode, the second mode, and the third mode, the N number of gate lines are configured to transmit gate scanning signals to N number of rows of subpixels, respectively.

[0060] The inventors of the present disclosure discover that the display panel according to the present disclosure obviates the image retention issues, especially during prolonged use in high-temperature, high-brightness environments. The display panel according to the present disclosure ensures that the display area shifts periodically, preventing the liquid crystals from being polarized due to prolonged static driving. As a result, this method effectively reduces the occurrence of image retention, allowing for continuous, high-quality display performance even in scenarios where the screen might otherwise be susceptible to this issue.

[0061] In some embodiments, the display panel further includes one or more processors configured to determine whether an image has been displayed for a duration exceeding a threshold value, and configured to switch from the first mode to the second mode, or from the second mode to the first mode. Optionally, the image is a static image.

[0062] In some embodiments, the display panel further includes one or more processors configured to determine whether an image has been displayed for a duration exceeding a threshold value, and configured to switch from the first mode to the third mode, or from the third mode to the first mode. Optionally, the image is a static image.

[0063] In some embodiments, the display panel further includes one or more processors configured to determine whether an image has been displayed for a duration exceeding a threshold value, and configured to switch from the second mode to the third mode, or from the third mode to the second mode. Optionally, the image is a static image.

[0064] In some embodiments, the one or more processors include a data integrated circuit having a timing controller integrated therein. FIG. 5 illustrates a process of displaying an image in a display panel in some embodiments according to the present disclosure. Referring to FIG. 5, the method in some embodiments includes, in a first mode, displaying an image in a first image area comprising subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns; determining, by a data integrated circuit, whether an image has been displayed for a duration exceeding a first threshold value in the first mode; upon determining that the image has been displayed for the duration exceeding the first threshold value in the first mode, transmitting data signals through a (1+K) -th data line of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines to subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively; in a second mode, displaying an image in a second image area comprising subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns; determining, by the data integrated circuit, whether an image has been displayed for the duration exceeding the second threshold value in the second mode; upon determining that the image has been displayed for the duration exceeding the second threshold value in the second mode, transmitting data signals through a first data line of the (M+K) number of data lines to an M-th data line of the (M+K) number of data lines to subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns, respectively; and reiterating the above steps.

[0065] In the first mode, the method includes displaying an image in a first image area that comprises subpixels in a defined range of columns, specifically from a first column to an M-th column of the data lines. These data lines are connected to the corresponding subpixels, and data signals are transmitted through them to ensure that the desired image is displayed within this specified active area.

[0066] During the first mode, a data integrated circuit (IC) or timing controller monitors the duration for which the image has been displayed in the first image area. If the duration exceeds a predefined threshold value, the IC triggers the next step to alter the active display area.

[0067] Upon determining that the image display duration has exceeded the threshold, the method includes switching the transmission of data signals from the first set of data lines (S1 to  SM) to a second set of data lines. This switch is designed to transmit data signals through a (1+K) -th data line to an (M+K) -th data line of the panel. This effectively shifts the active display area, thereby displaying the image across a new set of subpixels.

[0068] In the second mode, the image is displayed in a second image area, which now includes subpixels in the newly defined range from the (1+K) -th column to the (M+K) -th column. The data IC continues to transmit the appropriate signals to these new subpixels, maintaining the integrity of the image while distributing the load across a different set of pixels.

[0069] Similar to the first mode, the data IC monitors the duration for which the image has been displayed in the second image area. If this duration exceeds the threshold, the method prepares to switch back to the original data lines.

[0070] Upon exceeding the threshold duration in the second mode, the method includes reverting the transmission of data signals back to the first data line through the M-th data line. This reversion returns the operation to the first mode, effectively shifting the active display area back to the original columns.

[0071] The method repeats these steps in a cyclic manner, continuously alternating between the first and second modes. By shifting the active display area periodically, the method prevents prolonged exposure of any specific set of subpixels, thus reducing the likelihood of image retention. This approach ensures that the display panel can maintain high-quality image output, especially during extended periods of operation in environments prone to high temperature and brightness.

[0072] In some embodiments, the one or more processors include a timing controller. Optionally, the timing controller is connected to a data integrated circuit. FIG. 6 illustrates a process of displaying an image in a display panel in some embodiments according to the present disclosure. Referring to FIG. 6, the method in some embodiments includes, in a first mode, displaying an image in a first image area comprising subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns; determining, by a timing controller, whether an image has been displayed for a duration exceeding a first threshold value in the first mode; upon determining, by the timing controller, that the image has been displayed for the duration exceeding the first threshold value in the first mode, transmitting, by a data integrated circuit, data signals through a (1+K) -th data line of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines to subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively; in a second mode, displaying an image in a second image area comprising subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns; determining, by the timing controller, whether an image has been displayed for the duration exceeding the second threshold value in the second mode; upon determining, by the timing controller, that the image  has been displayed for the duration exceeding the second threshold value in the second mode, transmitting, by the data integrated circuit, data signals through a first data line of the (M+K) number of data lines to an M-th data line of the (M+K) number of data lines to subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns, respectively; and reiterating the above steps.

[0073] In the first mode, the method involves displaying an image in a first image area that includes subpixels in a defined range of columns from a first column to an M-th column of the data lines. The data signals are transmitted through the corresponding data lines, ensuring that the intended image is displayed across this active area.

[0074] During the first mode, a timing controller monitors the duration for which the image has been displayed. If the timing controller determines that the image has been displayed for a duration exceeding a predefined threshold value, it triggers the next steps.

[0075] Upon determining that the image display duration has exceeded the threshold in the first mode, the method includes switching the transmission of data signals to a (1+K) -th data line through an (M+K) -th data line. These data lines correspond to subpixels in a shifted range of columns, effectively altering the active image area. The new active area now spans from the (1+K) -th column to the (M+K) -th column.

[0076] In the second mode, the image is displayed in a second image area, which includes subpixels in this newly defined range of columns. The data signals continue to be transmitted through the corresponding data lines, ensuring the image is correctly displayed across the shifted active area.

[0077] Similar to the first mode, the timing controller checks the duration for which the image has been displayed in the second mode. If the duration exceeds the threshold, the method prepares to switch back to the original data lines.

[0078] Upon exceeding the threshold in the second mode, the method includes reverting the transmission of data signals back to the first data line through the M-th data line, returning the display operation to the original active area.

[0079] This process is repeated cyclically, with the active display area shifting periodically between the first and second image areas. By alternating the active columns of subpixels, the method prevents prolonged exposure of any particular set of pixels, thereby reducing the likelihood of image retention and maintaining high-quality image output.

[0080] FIG. 7 is a schematic diagram illustrating the structure of a display panel in some embodiments according to the present disclosure. Referring to FIG. 7, the display panel in some embodiments includes Y number of gate lines (e.g., G1, …, GX, …, GN, …GY) and M number of data lines (e.g., S1, S2, S3, …, S (M-2) , S (M-1) , SM) . In some embodiments, N, X, Y are positive integers, Y > N > X >1. In one particular example, N = 480, and M = 2400. In  another example, Y = 481, X = 2. In some embodiments, the display panel includes a plurality of subpixels Sp arranged in Y number of rows and M number of columns. A respective subpixel of the plurality of subpixels Sp is connected to a gate line of the Y numbers of gate lines and connected to a data line of the M numbers of data lines. In one particular example, subpixels in a same column are of a same color. For example, red, green, blue subpixels are alternately arranged in the M numbers of columns of subpixels. The display panel depicted in FIG. 7 has a resolution of M×N. The display panel includes a data pad DPD for transmitting data signals to the M numbers of data lines.

[0081] In some embodiments, the display panel is configured to display an image in a first image area IMA1 in a first mode, and configured to display an image in a second image area IMA2 in a second mode, wherein the first mode and the second mode are non-overlapping with each other.

[0082] In some embodiments, the first image area IMA1 includes subpixels in a first row of the Y number of rows to an N-th row of the Y number of rows. Optionally, in the first mode, subpixels in an (N+1) -th row of the Y number of rows to a Y-th row of the Y number of rows are configured not to emit light.

[0083] In some embodiments, the second image area IMA2 includes subpixels in a X-th row of the Y number of rows to a Y-th row of the Y number of rows. Optionally, in the second mode, subpixels in a first row of the Y number of rows to a (X-1) -th row of the Y number of rows are configured not to emit light.

[0084] In some embodiments, in the first mode, a first gate line G1 of the Y number of gate lines to an N-th gate line GN of the Y number of gate lines are configured to transmit gate scanning signals to subpixels in a first row of the Y number of rows to an N-th row of the Y number of rows, respectively. Optionally, in the first mode, an (N+1) -th gate line of the Y number of gate lines to a Y-th gate line GY of the Y number of gate lines are configured not to transmit gate scanning signals to subpixels in an (N+1) -th row of the Y number of rows to a Y-th row of the Y number of rows, respectively.

[0085] In some embodiments, in the second mode, a X-th gate line GX of the Y number of gate lines to a Y-th gate line of the Y number of gate lines are configured to transmit gate scanning signals to subpixels in a X-th row of the Y number of row to a Y-th row of the Y number of rows, respectively. Optionally, in the second mode, a first gate line G1 of the Y number of gate lines to a (X-1) -th gate line of the Y number of gate lines are configured not to transmit gate scanning signals to subpixels in a first row of the Y number of rows to a (X-1) -th row of the Y number of rows, respectively.

[0086] In some embodiments, in the first mode and the second mode, the M number of data lines are configured to transmit data signals to M number of columns of subpixels, respectively.

[0087] The inventors of the present disclosure discover that the display panel according to the present disclosure obviates the image retention issues, especially during prolonged use in high-temperature, high-brightness environments. The display panel according to the present disclosure ensures that the display area shifts periodically, preventing the liquid crystals from being polarized due to prolonged static driving. As a result, this method effectively reduces the occurrence of image retention, allowing for continuous, high-quality display performance even in scenarios where the screen might otherwise be susceptible to this issue.

[0088] In some embodiments, the display panel further includes a scan circuit. FIG. 8 is a timing diagram illustrating the operation of a scan circuit in a related display panel. Referring to FIG. 8, the scan circuit is designed to drive the gate lines of the display panel during the display of images. The timing diagram shows the relationship between various signals and the activation of gate lines over consecutive frames.

[0089] In some embodiments, the display panel includes Y number of gate lines (e.g., G1, …, GX, …, G (N-1) , GN, …GY) that are driven by the scan circuit. The scan circuit operates using a series of clock signals (e.g., CLK1, CLK2, …, CLK8) that control the sequential activation of these gate lines during each frame period.

[0090] The timing diagram in FIG. 8 depicts the operation of two frames, referred to as the N-th frame and the M-th frame, with a blanking period (denoted as “Blank” ) between the two frames during which no active subpixel data is being displayed. During the N-th frame, the scan circuit drives the first set of gate lines starting from G1 to GN. In contrast, during the M-th frame, the scan circuit drives the second set of gate lines, starting from GX to GY. This alternating sequence helps distribute the display load across different gate lines, thus reducing the likelihood of image retention, especially during prolonged display periods.

[0091] Start signals STV1 and STV2 are start signals used to initiate the vertical scanning of the gate lines. During the N-th frame, the start signal STV1 is active, and it triggers the scanning of gate lines from G1 through GN. During the M-th frame, the start signal STV2 becomes active, initiating the scanning from GX through GY. The transition between these frames occurs during a “1H” period, which is a short time delay between the end of one horizontal scan line and the beginning of the next. It is a timing interval equivalent to the time it takes to scan a single horizontal line (H) . The 1H period is necessary to allow the display to prepare for the next scan line, and it ensures smooth synchronization between rows during the scanning process.

[0092] FIG. 8 also includes annotations for the clock signals CLK1 to CLK8, which are clock signals that control the timing of when each gate line is activated. Each clock signal corresponds to a specific set of gate lines, ensuring that they are activated in the correct sequence during the frame period. This precise timing helps maintain the integrity of the displayed image and prevents cross-talk between adjacent gate lines.

[0093] Dummy gate lines are shown in the timing diagram, positioned between the active gate lines. These dummy lines are used to stabilize the display and minimize the effects of cross-talk between the active gate lines. The presence of dummy gate lines ensures that the signal integrity is maintained across the entire display panel, leading to clearer and more accurate image reproduction.

[0094] The diagram also shows the relationship between voltage signals (e.g., VDS, VSD, VDDO, VDDE, and VGL) and the activation of the gate lines. For instance, the voltage signal VDS is set to VGH (high voltage) , and the voltage signal VSD is set to the voltage signal VGL (low voltage) , controlling whether the gate lines are in an active or inactive state. During the N-th frame, the voltage signal VDDO is set to the voltage signal VGL, and the voltage signal VDDE is set to the voltage signal VGH. These voltage levels are inverted during the M-th frame to control the activation of a different set of gate lines, providing a method for alternating between frames

[0095] Additionally, an annotation of 8H is present in FIG. 8. This indicates a specific timing offset or delay introduced within the timing sequence, ensuring that the transition between frames is smooth and does not introduce any visual artifacts in the displayed image. The 8H offset might relate to a delay equivalent to eight horizontal scan lines, allowing for synchronization between the switching of gate lines and the display of image data.

[0096] By periodically switching the active gate lines between the N-th and M-th frames, along with the precise timing provided by the clock signals and voltage levels, the scan circuit effectively mitigates the risk of image retention. This approach ensures that no single set of gate lines is overused, thereby preventing the polarization of liquid crystals that can lead to permanent image retention, especially in high-temperature and high-brightness environments.

[0097] FIG. 9 is a timing diagram illustrating the operation of a scan circuit in a display panel in some embodiments according to the present disclosure. Referring to FIG. 9, in some embodiments, the voltage signal VDDO and the voltage signal VDDE are signals that control the inversion period of the display pixels. This period can be utilized as the switching cycle for the display pixels. During the initial period (N-th frame) , the image is displayed using gate lines from G1 through GN. However, when the voltage signal VDDO and the voltage signal VDDE invert their states, the display shifts to a second period (M-th frame) , where the image is now displayed using gate lines from GX through GY. This alternating sequence between the voltage signal VDDO and the voltage signal VDDE effectively shifts the active display area, helping to distribute the load and reduce potential image retention.

[0098] To implement this functionality, adjustments are made as shown in FIG. 9. Both the start signal STV1 and the start signal STV2 are used as start signals for each frame. However, because the start signal STV1 and the start signal STV2 are connected to the voltage signal VDDO and the voltage signal VDDE through separate TFTs (thin-film transistors) , the active start signal depends on the states of the voltage signal VDDO and the voltage signal VDDE.  When the voltage signal VDDO is at a high level and the voltage signal VDDE is at a low level, the start signal STV1 serves as the start signal for the frame. Conversely, after the switching period, when the voltage signal VDDO is at a low level and the voltage signal VDDE is at a high level, the start signal STV2 becomes the start signal.

[0099] Based on this design, the Gate on Array (GOA) is configured such that when the start signal STV1 is the start signal, the gate scanning begins from G1 and proceeds sequentially through GY. However, because the input image data is limited to N rows of subpixels, by the time the scan reaches G (N+1) to GY, no additional data is available for display, meaning the actual display area is limited to G1 through GN. When the start signal STV2 becomes the start signal, the gate scanning begins from GX and proceeds sequentially through GY. In this case, the subpixels controlled by gate lines G1 through G (X-1) will not display, and the active display area shifts to the pixels controlled by GX through GY. This ensures that the first active pixel is controlled by the first data line S1 and gate line GX, effectively achieving control over the switching of the display area.

[0100] The diagram also includes clock signals (CLK1 through CLK8) that control the precise timing for activating each gate line. These clock signals ensure that the gate lines are activated in the correct sequence during each frame, maintaining the integrity of the displayed image and preventing issues like cross-talk between adjacent gate lines.

[0101] Additionally, the voltage signals VDS, VSD, VDDO, and VDDE are crucial in determining whether the gate lines are active or inactive during each frame. For instance, during the N-th frame, VDDO is set to VGL (low voltage) , and VDDE is set to VGH (high voltage) , which defines the active gate lines. These voltage levels are inverted during the M-th frame to switch the active display area, enabling the periodic shifting of the displayed image.

[0102] The transition between these frames occurs during the 1H period, which is a short time delay between the end of one horizontal scan line and the beginning of the next. It is a timing interval equivalent to the time it takes to scan a single horizontal line (H) . The 1H period is necessary to allow the display to prepare for the next scan line, and it ensures smooth synchronization between rows during the scanning process. The timing sequence also includes a specific annotation of 8H, indicating a horizontal delay equivalent to eight horizontal lines, ensuring smooth synchronization between frame transitions and preventing any visual artifacts.

[0103] By periodically shifting the active display area between G1-GN and GX-GY, the scan circuit ensures that no single set of gate lines is overused, thereby reducing the risk of image retention. This approach is particularly effective in high-temperature and high-brightness environments, where the potential for image retention is higher. The ability to switch between different sets of gate lines also enhances the overall longevity and performance of the display panel.

[0104] Accordingly, referring to FIG. 7 and FIG. 9, the display panel in some embodiments includes a scan circuit (e.g., a gate-on-array) and Y number of gate lines (e.g., G1, …, GX, …, GN, …GY) and M number of data lines (e.g., S1, S2, S3, …, S (M-2) , S (M-1) , SM) . In some embodiments, N, X, Y are positive integers, Y > N > X >1. In one particular example, N =480, and M = 2400. In another example, Y = 481, X = 2. In some embodiments, the display panel includes a plurality of subpixels Sp arranged in Y number of rows and M number of columns. A respective subpixel of the plurality of subpixels Sp is connected to a gate line of the Y numbers of gate lines and connected to a data line of the M numbers of data lines. In one particular example, subpixels in a same column are of a same color. For example, red, green, blue subpixels are alternately arranged in the M numbers of columns of subpixels. The display panel depicted in FIG. 7 has a resolution of M×N. The display panel includes a data pad DPD for transmitting data signals to the M numbers of data lines.

[0105] In some embodiments, the display panel is configured to display an image in a first image area IMA1 in a first mode, and configured to display an image in a second image area IMA2 in a second mode, wherein the first mode and the second mode are non-overlapping with each other.

[0106] In some embodiments, the first image area IMA1 includes subpixels in a first row of the Y number of rows to an N-th row of the Y number of rows. Optionally, in the first mode, subpixels in an (N+1) -th row of the Y number of rows to a Y-th row of the Y number of rows are configured not to emit light.

[0107] In some embodiments, the second image area IMA2 includes subpixels in a X-th row of the Y number of row to a Y-th row of the Y number of rows. Optionally, in the second mode, subpixels in a first row of the Y number of rows to a (X-1) -th row of the Y number of rows are configured not to emit light.

[0108] In some embodiments, in the first mode, a first gate line G1 of the Y number of gate lines to an N-th gate line GN of the Y number of gate lines are configured to transmit gate scanning signals to subpixels in a first row of the Y number of rows to an N-th row of the Y number of rows, respectively. Optionally, in the first mode, an (N+1) -th data line of the Y number of gate lines to a Y-th gate line GY of the Y number of gate lines are configured not to transmit gate scanning signals to subpixels in an (N+1) -th row of the Y number of rows to a Y-th row of the Y number of rows, respectively.

[0109] In some embodiments, in the second mode, a X-th gate line GX of the Y number of gate lines to a Y-th gate line of the Y number of gate lines are configured to transmit gate scanning signals to subpixels in a X-th row of the Y number of row to a Y-th row of the Y number of rows, respectively. Optionally, in the second mode, a first gate line G1 of the Y number of gate lines to a (X-1) -th gate line of the Y number of gate lines are configured not to transmit gate scanning signals to subpixels in a first row of the Y number of rows to a (X-1) -th row of the Y number of rows, respectively.

[0110] In some embodiments, in the first mode and the second mode, the M number of data lines are configured to transmit data signals to M number of columns of subpixels, respectively.

[0111] In some embodiments, the scan circuit is configured to transition the display panel between the first mode and the second mode. In some embodiments, the scan circuit is configured to receive a first start signal STV1 and a second start signal STV2. In some embodiments, the scan circuit is configured to control sequential activation of gate lines in response to the first start signal STV1 and the second start signal STV2. The first start signal STV1 is configured to initiate scanning in the first mode, starting from gate line G1 and proceeding through GN. The second start signal STV2 is configured to initiate scanning in the second mode, starting from gate line GX and continuing through GY.

[0112] In some embodiments, the display panel further includes a first start signal line connected to the scan circuit and configured to transmit the first start signal STV1, and a second start signal line connected to the scan circuit and configured to transmit the second start signal STV2. In some embodiments, the display panel further includes a first control transistor connected to the first start signal line and connected to the scan circuit, and a second control transistor connected to the second start signal line and connected to the scan circuit. In some embodiments, a gate electrode of the first control transistor is configured to receive a first voltage signal (e.g., VDDO) , and a gate electrode of the second control transistor is configured to receive a second voltage signal (e.g., VDDE) . In some embodiments, when the first voltage signal (e.g., VDDO) is high and the second voltage signal (e.g., VDDE) is low, the first control transistor is activated, the scan circuit is configured to receive the first start signal STV1, enabling the first mode. In some embodiments, when the first voltage signal (e.g., VDDO) is low and the second voltage signal (e.g., VDDE) is high, the second control transistor is activated, the scan circuit is configured to receive the second start signal STV2, enabling the second mode.

[0113] The inventors of the present disclosure discover that the display panel according to the present disclosure obviates the image retention issues, especially during prolonged use in high-temperature, high-brightness environments. The display panel according to the present disclosure ensures that the display area shifts periodically, preventing the liquid crystals from being polarized due to prolonged static driving. As a result, this method effectively reduces the occurrence of image retention, allowing for continuous, high-quality display performance even in scenarios where the screen might otherwise be susceptible to this issue.

[0114] FIG. 10 illustrates a process of displaying an image in a display panel in some embodiments according to the present disclosure. Referring to FIG. 10, the method in some embodiments includes, in a first mode, displaying an image in a first image area comprising subpixels in a first row of Y number of rows to an N-th row of the Y number of rows; switching a first voltage signal from a high level to a low level and switching a second voltage  signal from a low level to a high level after a first duration in the first mode, wherein the first voltage signal is provided to a first control transistor and the second voltage signal is provided to a second control transistor, the first control transistor is configured to provide a first start signal to a scan circuit and the second control transistor is configured to provide a second start signal to the scan circuit; stopping transmitting the first start signal to the scan circuit and starting transmitting the second start signal to the scan circuit; in a second mode, displaying an image in a second image area comprising subpixels in a X-th row of the Y number of rows to a Y-th row of the Y number of rows; switching the first voltage signal from the low level to the high level and switching the second voltage signal from the high level to the low level after a second duration in the second mode; stopping transmitting the second start signal to the scan circuit and starting transmitting the first start signal to the scan circuit; and reiterating the above steps.

[0115] The method begins with the display panel operating in the first mode. During the first mode, an image is displayed in a first image area, which comprises subpixels in a first row to an N-th row. The first start signal (STV1) is transmitted to the scan circuit to initiate the sequential activation of gate lines G1 through GN. The corresponding data lines transmit image data to the subpixels, ensuring that the intended image is displayed across the defined active area.

[0116] After a first duration in the first mode, the method proceeds by inverting the control signals VDDO and VDDE. Specifically, the control signal VDDO is switched from a high level to a low level, and the control signal VDDE is switched from a low level to a high level. This inversion is critical for transitioning the operation of the panel from the first mode to the second mode.

[0117] Following the inversion of the control signals, the method involves stopping the transmission of the first start signal (STV1) to the scan circuit and initiating the transmission of the second start signal (STV2) . This switch in start signals alters the starting point of the gate line activation process, effectively shifting the active display area on the panel.

[0118] In the second mode, the scan circuit begins activating gate lines starting from GX and proceeding to GY under the control of the second start signal (STV2) . The image is now displayed in a second image area, which includes subpixels in the range of a X-th row to a Y-th row. The data lines continue to transmit the corresponding image data to the subpixels, maintaining the integrity and continuity of the displayed image while spreading the load across a different set of gate lines.

[0119] After a second duration in the second mode, the control signals VDDO and VDDE are inverted again, reverting to their original states (with the control signal VDDO at a high level and the control signal VDDE at a low level) . This inversion allows the method to stop transmitting the second start signal (STV2) and resume transmitting the first start signal  (STV1) . Consequently, the operation returns to the first mode, and the active display area shifts back to the initial set of gate lines G1 through GN.

[0120] The method repeats these steps, continuously alternating between the first and second modes. This periodic shifting of the active display area helps to prevent prolonged exposure of any particular set of subpixels, thereby reducing the risk of image retention. The method ensures that the display panel delivers consistent performance, particularly in demanding conditions such as high brightness and extended usage periods.

[0121] In some embodiments, the display panel further includes one or more processors configured to determine whether an image has been displayed for a duration exceeding a threshold value, and configured to switch from the first mode to the second mode, or from the second mode to the first mode. Optionally, the image is a static image. In one example, the one or more processors include a timing controller.

[0122] FIG. 11 illustrates a process of displaying an image in a display panel in some embodiments according to the present disclosure. Referring to FIG. 11, the method in some embodiments includes in a first mode, displaying an image in a first image area comprising subpixels in a first row of Y number of rows to an N-th row of the Y number of rows; determining, by a timing controller, whether an image has been displayed for a duration exceeding a first threshold value in the first mode; upon determining, by the timing controller, that the image has been displayed for the duration exceeding the first threshold value in the first mode, transmitting, by a scan circuit, gate scanning signals through a X-th gate line of the Y number of gate lines to a Y-th data line of the Y number of gate lines to subpixels in a X-th row of the Y number of rows to a Y-th row of the Y number of rows, respectively; in a second mode, displaying an image in a second image area comprising subpixels in the X-th row of the Y number of rows to the Y-th row of the Y number of rows; determining, by the timing controller, whether an image has been displayed for the duration exceeding a second threshold value in the second mode; upon determining, by the timing controller, that the image has been displayed for the duration exceeding the second threshold value in the second mode, transmitting, by the scan circuit, gate scanning signals through a first gate line of the Y number of gate lines to an N-th gate line of the Y number of gate lines to subpixels in the first row of the Y number of rows to the N-th row of the Y number of rows, respectively; and reiterating the above steps.

[0123] In some embodiments, the display panel further includes one or more processors configured to control the scan circuit to transmit gate scanning signals in the first mode or in the second mode. In one example, the one or more processors include a control integrated circuit such as a gateway.

[0124] The foregoing description of the embodiments of the invention has been presented for purposes of illustration and description. It is not intended to be exhaustive or to limit the invention to the precise form or to exemplary embodiments disclosed. Accordingly, the  foregoing description should be regarded as illustrative rather than restrictive. Obviously, many modifications and variations will be apparent to practitioners skilled in this art. The embodiments are chosen and described in order to explain the principles of the invention and its best mode practical application, thereby to enable persons skilled in the art to understand the invention for various embodiments and with various modifications as are suited to the particular use or implementation contemplated. It is intended that the scope of the invention be defined by the claims appended hereto and their equivalents in which all terms are meant in their broadest reasonable sense unless otherwise indicated. Therefore, the term “the invention” , “the present invention” or the like does not necessarily limit the claim scope to a specific embodiment, and the reference to exemplary embodiments of the invention does not imply a limitation on the invention, and no such limitation is to be inferred. The invention is limited only by the spirit and scope of the appended claims. Moreover, these claims may refer to use “first” , “second” , etc. following with noun or element. Such terms should be understood as a nomenclature and should not be construed as giving the limitation on the number of the elements modified by such nomenclature unless specific number has been given. Any advantages and benefits described may not apply to all embodiments of the invention. It should be appreciated that variations may be made in the embodiments described by persons skilled in the art without departing from the scope of the present invention as defined by the following claims. Moreover, no element and component in the present disclosure is intended to be dedicated to the public regardless of whether the element or component is explicitly recited in the following claims.

Claims

1.A display panel, comprising a plurality of data lines and a plurality of gate lines, and a plurality of subpixels arranged in rows and columns;wherein the display panel is configured to display an image in a first image area in a first mode, and configured to display an image in a second image area in a second mode, wherein the first mode and the second mode are non-overlapping with each other; andthe first image area and the second image area comprise different sets of subpixels.2.The display panel of claim 1, wherein different sets of data lines are used for providing data signals to the first image area and the second image area, respectively.3.The display panel of claim 2, wherein the display panel comprises:N number of gate lines and (M+K) number of data lines, N, M, and K being positive integers; anda plurality of subpixels arranged in N number of rows and (M+K) number of columns;wherein a respective subpixel of the plurality of subpixels is connected to a gate line of the N numbers of gate lines and connected to a data line of the (M+K) numbers of data lines;the first image area comprises subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns; andthe second image area comprises subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns.4.The display panel of claim 3, wherein an individual pixel of the display panel includes L number of subpixels, L being a positive integer; andK = n1×L, n1 being a positive integer.5.The display panel of claim 3, wherein, in the first mode, a first data line of the (M+K) number of data lines to an M-th data line of the (M+K) number of data lines are configured to transmit data signals to subpixels in the first column of the (M+K) number of columns to the M-th column of the (M+K) number of columns, respectively; andin the second mode, a (1+K) -th data line of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines are configured to transmit data signals to subpixels in the (1+K) -th column of the (M+K) number of columns to the (M+K) -th column of the (M+K) number of columns, respectively.6.The display panel of claim 3, further comprising one or more processors configured to determine whether an image has been displayed for a duration exceeding a threshold value, and configured to switch from the first mode to the second mode, or from the second mode to the first mode.7.The display panel of claim 1, wherein different sets of gate lines are used for providing gate scanning signals to the first image area and the second image area, respectively.8.The display panel of claim 7, wherein the display panel comprises:Y number of gate lines and M number of data lines; anda plurality of subpixels arranged in Y number of rows and M number of columns;wherein a respective subpixel of the plurality of subpixels is connected to a gate line of the Y numbers of gate lines and connected to a data line of the M numbers of data lines;the first image area comprises subpixels in a first row of the Y number of rows to an N-th row of the Y number of rows, N, X, Y are positive integers, Y > N > X >1; andthe second image area comprises subpixels in a X-th row of the Y number of row to a Y-th row of the Y number of rows.9.The display panel of claim 8, wherein, in the first mode, a first gate line of the Y number of gate lines to an N-th gate line of the Y number of gate lines are configured to transmit gate scanning signals to subpixels in the first row of the Y number of rows to the N-th row of the Y number of rows, respectively; andin the second mode, a X-th gate line of the Y number of gate lines to a Y-th gate line of the Y number of gate lines are configured to transmit gate scanning signals to subpixels in the X-th row of the Y number of row to the Y-th row of the Y number of rows, respectively.10.The display panel of claim 8, further comprising:a scan circuit configured to receive a first start signal and a second start signal;a first start signal line connected to the scan circuit and configured to transmit the first start signal;a second start signal line connected to the scan circuit and configured to transmit the second start signal;a first control transistor connected to the first start signal line and connected to the scan circuit; anda second control transistor connected to the second start signal line and connected to the scan circuit.11.The display panel of claim 10, wherein a gate electrode of the first control transistor is configured to receive a first voltage signal, and a gate electrode of the second control transistor is configured to receive a second voltage signal;when the first voltage signal is high and the second voltage signal is low, the first control transistor is activated, the scan circuit is configured to receive the first start signal, enabling the first mode; and / orwhen the first voltage signal is low and the second voltage signal is high, the second control transistor is activated, the scan circuit is configured to receive the second start signal, enabling the second mode.12.The display panel of claim 8, further comprising a scan circuit and one or more processors configured to control the scan circuit to transmit gate scanning signals in the first mode or in the second mode.13.A display apparatus, comprising the display panel of any one of claims 1 to 12, and one or more integrated circuits connected to the display panel.14.A method of image display in a display panel having a plurality of data lines and a plurality of gate lines, and a plurality of subpixels arranged in rows and columns, comprising:displaying an image in a first image area in a first mode; anddisplaying an image in a second image area in a second mode;wherein the first mode and the second mode are non-overlapping with each other.15.The method of claim 14, comprising providing data signals to the first image area and the second image area, respectively, using different sets of data lines.16.The method of claim 15, comprising:in the first mode, displaying an image in the first image area comprising subpixels in a first column of (M+K) number of columns to an M-th column of the (M+K) number of columns;determining, by a data integrated circuit, whether an image has been displayed for a duration exceeding a first threshold value in the first mode;upon determining that the image has been displayed for the duration exceeding the first threshold value in the first mode, transmitting data signals through a (1+K) -th data line of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines to subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively;in the second mode, displaying an image in the second image area comprising subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns;determining, by the data integrated circuit, whether an image has been displayed for a duration exceeding a second threshold value in the second mode; andupon determining that the image has been displayed for the duration exceeding the second threshold value in the second mode, transmitting data signals through a first data line of the (M+K) number of data lines to an M-th data line of the (M+K) number of data lines to subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns, respectively.17.The method of claim 15, comprising:in the first mode, displaying an image in the first image area comprising subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns;determining, by a timing controller, whether an image has been displayed for a duration exceeding a first threshold value in the first mode;upon determining, by the timing controller, that the image has been displayed for the duration exceeding the first threshold value in the first mode, transmitting, by a data integrated circuit, data signals through a (1+K) -th data line of the (M+K) number of data lines to an (M+K) -th data line of the (M+K) number of data lines to subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns, respectively;in the second mode, displaying an image in the second image area comprising subpixels in a (1+K) -th column of the (M+K) number of columns to an (M+K) -th column of the (M+K) number of columns;determining, by the timing controller, whether an image has been displayed for a duration exceeding a second threshold value in the second mode; andupon determining, by the timing controller, that the image has been displayed for the duration exceeding the second threshold value in the second mode, transmitting, by the data integrated circuit, data signals through a first data line of the (M+K) number of data lines to an M-th data line of the (M+K) number of data lines to subpixels in a first column of the (M+K) number of columns to an M-th column of the (M+K) number of columns, respectively.18.The method of claim 14, comprising providing data signals to the first image area and the second image area, respectively, using different sets of gate lines.19.The method of claim 18, comprising:in the first mode, displaying an image in the first image area comprising subpixels in a first row of Y number of rows to an N-th row of the Y number of rows;switching a first voltage signal from a high level to a low level and switching a second voltage signal from a low level to a high level after a first duration in the first mode, wherein the first voltage signal is provided to a first control transistor and the second voltage signal is provided to a second control transistor, the first control transistor is configured to provide a first start signal to a scan circuit and the second control transistor is configured to provide a second start signal to the scan circuit;stopping transmitting the first start signal to the scan circuit and starting transmitting the second start signal to the scan circuit;in the second mode, displaying an image in the second image area comprising subpixels in a X-th row of the Y number of rows to a Y-th row of the Y number of rows, N, X, Y are positive integers, Y > N > X >1;switching the first voltage signal from the low level to the high level and switching the second voltage signal from the high level to the low level after a second duration in the second mode; andstopping transmitting the second start signal to the scan circuit and starting transmitting the first start signal to the scan circuit.20.The method of claim 18, comprising:in the first mode, displaying an image in the first image area comprising subpixels in a first row of Y number of rows to an N-th row of the Y number of rows;determining, by a timing controller, whether an image has been displayed for a duration exceeding a first threshold value in the first mode;upon determining, by the timing controller, that the image has been displayed for the duration exceeding the first threshold value in the first mode, transmitting, by a scan circuit, gate scanning signals through a X-th gate line of the Y number of gate lines to a Y-th data line of the Y number of gate lines to subpixels in a X-th row of the Y number of rows to a Y-th row of the Y number of rows, respectively, N, X, Y are positive integers, Y > N > X >1;in the second mode, displaying an image in the second image area comprising subpixels in the X-th row of the Y number of rows to the Y-th row of the Y number of rows;determining, by the timing controller, whether an image has been displayed for the duration exceeding a second threshold value in the second mode; andupon determining, by the timing controller, that the image has been displayed for the duration exceeding the second threshold value in the second mode, transmitting, by the scan circuit, gate scanning signals through a first gate line of the Y number of gate lines to an N-th gate line of the Y number of gate lines to subpixels in the first row of the Y number of rows to the N-th row of the Y number of rows, respectively.

Images