Digital output

Abstract

The present application refers to a digital output circuit, which includes a first configuration unit and at least one control unit connected in sequence; wherein the first configuration unit is configured to output a first signal and a second signal; and each of the at least one control unit is configured to control an output circuit to be in a first mode or a second mode based on the first signal, and to control the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal. The invention also refers to a method for operating the digital output circuit.

Description

DIGITAL OUTPUTTECHNICAL FIELD

[0001] The present application refers to the technical field of digital output, preferably industrial digital output, and particularly relates to a digital output circuit and a method for operating thedigital output circuit.BACKGROUND

[0002] Industrial digital output refers to the process of controlling the switching state of an actuator (e.g., motor, cylinder, etc. ) or outputting an analog signal by outputting a control signal through a digital signal in industrial automation control. Digital output is usually realized by digital signal processor (DSP) or Micro Control Unit (MCU) . Common digital output signals include pulse signals, pulse width modulation (PWM) signals, MODBUS signals and so on. Digital output is widely used in industrial automation control field, such as machining, manufacturing, power, transportation and other fields.

[0003] Industrial field for digital output (DO) has a greater demand, generally have two types, such as NPN or PNP, a proportion of PNP accounted for about 80%, while NPN accounted for about 20%. Because the digital output needs to meet the isolation design and IEC61131 standard requirements, the existing industrial PLC, DCS system have three digital output technologies. The first digital output technology is realized through a combination of optocouplers, transistors, MOSs, resistive devices and other original components, lacks diagnostics, has not strong robustness and not high error tolerance for the external wiring, and is burned easily, and cannot meet the demand for simultaneous compatibility of the NPN / PNP, it needs a large number of additional auxiliary circuits to complete, and additional external signals to switch between the NPN / PNP, thus it costs too much and is operated inconveniently. The second digital output technology uses a solid state relay or electromagnetic relay to realize the design of DO, adopts mostly floating-point computing unit (floating) design, costs too much, and occupies more volume. The third digital output technology is realized through the integrated digital output chip, such as ON Semiconductor or Infineon and other companies to provide an integrated solution to the chip program, which only can achieve the PNP output, or NPN output, basically cannot achieve the compatibility of NPN / PNP simultaneously.SUMMARY

[0004] An object of the present application is to improve digital output and / or a digital output circuit. Preferably the present application may reduce or avoid one or more of the drawbacks mentioned above. It may be an object of the present application to provide a digital output circuit which can realize the compatibility of NPN / PNP simultaneously, wherein the compatibility preferably can be realized by software free configuration or hardware configuration.

[0005] Theobject (s) is / are achieved in particular by a digital output circuit with the features of claim 1. Claim 18 refers to a method for operating a digital output circuit as described herein. Subclaims refer to advantageous embodiments. According to aspects of the present application a digital output circuit, comprises: a first configuration unit and at least one control unit connected in sequence; wherein the first configuration unit outputs a first signal and a second signal, or is configured to  output a first signal and a second signal, respectively; and each of the at least one control unit controls an output circuit to be in a first mode or a second  mode based on the first signal and controls the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal, or is configured to control an output circuit to be in a first mode or a second mode based on the first signal and to control the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal, respectively.

[0006] In some embodiments, the digital output circuit is an industrial digital output circuit.

[0007] In some embodiments, the digital output circuit selects whether the output method of DO is NPN or PNP by controlling the first signal, and then controls the output high and low level of DO by the second signal to realize the compatibility of NPN / PNP simultaneously, or is configured for this purpose, respectively.

[0008] In some embodiments, the first configuration unit comprises a logic unit and an isolation unit connected in sequence; wherein the logic unit outputs the first signal and the second signal to the isolation unit, or is  configured to output the first signal and the second signal to the isolation unit, respectively; and the isolation unit isolates the first signal and the second signal and outputs the isolated first signal and the isolated second signal to the at least one control unit, or is configured to isolate the first signal and the second signal and output the isolated first signal and the isolated second signal to the at least one control unit, respectively.

[0009] In some embodiments, the output circuit is provided within the at least one control unit or the output circuit is provided independently from the at least one control unit.

[0010] In some embodiments, the output circuit comprises a first Metal-Oxide-Semiconductor Field-Effect Transistor (MOS) and a second MOS; wherein a first end of the first MOS is connected to the at least one control unit; a first end of the second MOS is connected to the at least one control unit; and a second end of the first MOS is connected to a second end of the second MOS.

[0011] In some embodiments, the first MOS is a PNP-type MOS and / or the second MOS is a NPN-type MOS.

[0012] In some embodiments, each of the at least one control unit controlling the output circuit to be in the first mode or the second mode based on the first signal, or being configured to control the output circuit to be in the first mode or the second mode based on the first signal, respectively, comprises: control (ling) the first MOS to be in the off state and the second MOS to be in the on state or in  the off state when the first signal is a first high level signal, or being configured to control the first MOS to be in the off state and the second MOS to be in the on state or in the off state when the first signal is a first high level signal, respectively; and control (ling) the first MOS to be in the on state or in the off state and the second MOS to be in  the off state when the first signal is a first low level signal, or being configured to control the first MOS to be in the on state or in the off state and the second MOS to be in the off state when the first signal is a first low level signal, respectively. Additionally or alternatively, each of the at least one control unit controlling the output circuit  to be in an on state or an off state in the first mode or the second mode based on the second signal, or being configured to control the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal, respectively, comprises: control (ling) the first MOS to be in the off state and the second MOS to be in the on state when  the first signal is the first high level signal and the second signal is a second high level signal, or being configured to control the first MOS to be in the off state and the second MOS to be in the on state when the first signal is the first high level signal and the second signal is a second high level signal, respectively; control (ling) the first MOS to be in the off state and the second MOS to be in the off state when  the first signal is the first high level signal and the second signal is a second low level signal, or being configured to control the first MOS to be in the off state and the second MOS to be in the off state when the first signal is the first high level signal and the second signal is a second low level signal, respectively; control (ling) the first MOS to be in the on state and the second MOS to be in the off state when  the first signal is the first low level signal and the second signal is a second high level signal, or being configured to controlthe first MOS to be in the on state and the second MOS to be in the off state when the first signal is the first low level signal and the second signal is a second high level signal, respectively; and control (ling) the first MOS to be in the off state and the second MOS to be in the off state when  the first signal is the first low level signal and the second signal is the second low level signal, or being configured to control the first MOS to be in the off state and the second MOS to be in the off state when the first signal is the first low level signal and the second signal is the second low level signal, respectively.

[0013] In some embodiments, the digital output circuit comprises a first protection unit; wherein a first end of the first protection unit is connected to the at least one control unit, the isolation unit and the output circuit respectively; the second end of the first protection unit is connected to an external power supply; and  the first protection unit supplies a first voltage to the at least one control unit, the isolation unit and the output circuit, or is configured to supply a first voltage to the at least one control unit, the isolation unit and the output circuit, respectively.

[0014] In some embodiments, the digital output circuit comprises a second protection unit; wherein the second protection unit is connected to the at least one control unit and / or the output circuit; and the second protection unit protects the at least one control unit and / or the output circuit, or is  configured to protect the at least one control unit and / or the output circuit, respectively.

[0015] In some embodiments, the control unit comprises a detection unit and a comparator and the digital output circuit comprises a diagnostic acquisition unit; wherein one end of the diagnostic acquisition unit is connected to the at least one control unit,  and another end of the diagnostic acquisition unit is connected to the isolation unit; the detection unit detects temperature, current or voltage of the control unit, or is configured to  detect temperature, current or voltage of the control unit, respectively; the comparator compares whether the detected temperature, current or voltage exceeds a preset  threshold, or is configured to compare whether the detected temperature, current or voltage exceeds a preset threshold, respectively; each of the at least one control unit determines that a fault occurs in the digital output circuit  when the detected temperature, current or voltage exceeds a predetermined threshold value and transmits a low level signal indicating fault information to the diagnostic acquisition unit, or is configured to determine that a fault occurs in the digital output circuit when the detected temperature, current or voltage exceeds a predetermined threshold value, and to transmit a low level signal indicating fault information to the diagnostic acquisition unit, respectively; the diagnostic acquisition unit acquires the fault information reported by the at least one control  unit, or is configured to acquire the fault information reported by the at least one control unit, respectively; and the logic unit periodically reads the fault information from the diagnostic acquisition unit, or is  configured to periodically read the fault information from the diagnostic acquisition unit, respectively.

[0016] In some embodiments, in which the first MOS in particular may be a PNP-type MOS and the second MOS in particular may be a NPN-type MOS, the digital output circuit comprises a first diode and a second diode; wherein a third end of the first MOS is connected to a first end of the first diode, and a second  end of the first diode is connected to the first protection unit; and a second end of the second MOS connected to a first end of the second diode, a second end of  the second diode connected to a second end of the first MOS.

[0017] In some embodiments, the digital output circuit comprises a second protection unit; wherein the second protection unit is connected between the first MOS and the second diode; and the second protection unit protects the at least one control unit and / or the output circuit, or is  configured to protect the at least one control unit and / or the output circuit, respectively. Thesecond protection unit may in particular be the second protection unit already mentioned above, which connected to the at least one control unit and / or the output circuit.

[0018] In some embodiments, the digital output circuit comprises a voltage regulator; wherein a first end of the voltage regulator is connected to the first protection unit; a second end of the voltage regulator is connected to the at least one control unit, and the  isolation unit, respectively; the voltage regulator steps down and converts the first voltage provided by the first protection  unit to a voltage required by the at least one control unit and the isolation unit, or is configured to step down and convert the first voltage provided by the first protection unit to a voltage required by the at least one control unit and the isolation unit, respectively.

[0019] In some embodiments, the digital output circuit comprises a power supply unit and / or a storage unit; wherein the power supply unit supplies a second voltage to the logic unit and the isolation unit,  or is configured to supply a second voltage to the logic unit and the isolation unit, respectively; and / or the storage unit is connected to the logic unit and stores programs and data, or is configured to  store programs and data, respectively.

[0020] In some embodiments, the first configuration unit is replaced with a second configuration unit, wherein the second configuration unit comprises: a first end of a first terminal pin being connected to a first end of a first switch, a second end of  the first terminal pin being connected to a first end of an optocoupler component, a first end of a second terminal pin being connected to a second end of the first switch, a second end of the second terminal pin being grounded, a second end of the optocoupler component being connected to the external power supply, a third end of the optocoupler component being connected to the voltage regulator, and a fourth end of the optocoupler component being connected to the at least one control unit.

[0021] In some embodiments, at least one diode and / or at least one capacitor is connected in parallel between the second end of the first terminal pin and the second end of the second terminal pin.

[0022] In some embodiments, at least one resistor is connected between a second end of the first terminal pin and a first end of the optocoupler component.

[0023] In some embodiments, at least one resistor is connected between the second end of the optocoupler component and the external power supply.

[0024] In some embodiments, at least one resistor is connected between a fourth end of the optocoupler component and the ground.

[0025] In some embodiments, a microcontroller unit is provided between the isolation unit and the at least one control unit, an end of the isolation unit is connected to an end of the microcontroller unit, and another end of the microcontroller unit is connected to the at least one control unit for controlling the at least one control unit to control the output circuit to be in the first mode or the second mode based on the first signal, and to control the output circuit to be in the on state or the off state in the first mode or the second mode based on the second signal.

[0026] According to a first exemplary embodiment of the present application, a digital output circuit comprises: a first configuration unit and at least one control unit connected in sequence; wherein the first configuration unit is configured to output a first signal and a second  signal; and each of the at least one control unit is configured to control an output circuit to be in a first  mode or a second mode based on the first signal, and to control the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal.

[0027] According to a second exemplary embodiment the digital output circuit according to the first exemplary embodiment is characterized in that the first configuration unit comprises a logic unit and an isolation unit connected in sequence; wherein the logic unit is configured to output the first signal and the second signal to the  isolation unit; and the isolation unit is configured to isolate the first signal and the second signal and output the  isolated first signal and the isolated second signal to the at least one control unit.

[0028] According to a third exemplary embodiment the digital output circuit according to the second exemplary embodiment is characterized in that a microcontroller unit is provided between the isolation unit and the at least one control unit; wherein an end of the isolation unit is connected to an end of the microcontroller unit, and  another end of the microcontroller unit is connected to the at least one control unit for controlling the at least one control unit to control the output circuit to be in the first mode or the second mode based on the first signal, and to control the output circuit to be in the on state or the off state in the first mode or the second mode based on the second signal.

[0029] According to a fourth third exemplary embodiment the digital output circuit according to the second or third exemplary embodiment is characterized in that the digital output circuit comprises a first protection unit; wherein a first end of the first protection unit is connected to the at least one control unit, the  isolation unit and the output circuit respectively; the second end of the first protection unit is connected to an external power supply; and  the first protection unit is configured to supply a first voltage to the at least one control unit, the isolation unit and the output circuit.

[0030] According to a fifth exemplary embodiment the digital output circuit according to the fourth exemplary embodiment is characterized in that the digital output circuit comprises a voltage regulator; wherein a first end of the voltage regulator is connected to the first protection unit; a second end of the voltage regulator is connected to the at least one control unit, and the  isolation unit, respectively; and the voltage regulator is configured to step down and convert the first voltage provided by the  first protection unit to a voltage required by the at least one control unit and the isolation unit.

[0031] According to a sixth exemplary embodiment the digital output circuit according to the fifth exemplary embodiment is characterized in that the first configuration unit is replaced with a second configuration unit, wherein the second configuration unit comprises a first end of a first terminal pin being connected to a first end of a first switch, a second end of the first terminal pin being connected to a first end of an optocoupler component, a first end of a second terminal pin being connected to a second end of the first switch, a second end of the second terminal pin being grounded, a second end of the optocoupler component being connected to the external power supply, a third end of the optocoupler component being connected to the voltage regulator, and a fourth end of the optocoupler component being connected to the at least one control unit.

[0032] According to a seventh exemplary embodiment the digital output circuit according to the sixth exemplary embodiment is characterized in that at least one diode and / or at least one capacitor is connected in parallel between the second end of the first terminal pin and the second end of the second terminal pin.

[0033] According to an eighth exemplary embodiment the digital output circuit according to any one of the second to seventh exemplary embodiment is characterized in that the digital output circuit comprises a power supply unit which is configured to supply a second voltage to the logic unit and the isolation unit.

[0034] According to a ninth exemplary embodiment the digital output circuit according to any one of the second to eighth exemplary embodiment is characterized in that the control unit comprises a detection unit and a comparator and that the digital output circuit comprises a diagnostic acquisition unit; wherein one end of the diagnostic acquisition unit is connected to the at least one control unit,  and another end of the diagnostic acquisition unit is connected to the isolation unit; the detection unit is configured to detect temperature, current or voltage of the at least one  control unit; the comparator is configured to compare whether the detected temperature, current or voltage  exceeds a preset threshold; each of the at least one control unit is configured to determine that a fault occurs in the digital  output circuit when the detected temperature, current or voltage exceeds a predetermined threshold value, and to transmit a low level signal indicating fault information to the diagnostic acquisition unit; the diagnostic acquisition unit is configured to acquire the fault information reported by the at  least one control unit; and the logic unit is configured to periodically read the fault information from the diagnostic  acquisition unit.

[0035] According to a tenth exemplary embodiment the digital output circuit according to any one of the first to ninth exemplary embodiment is characterized in that the output circuit is provided within the at least one control unit.

[0036] According to an eleventh exemplary embodiment the digital output circuit according to any one of the first to ninth exemplary embodiment is characterized in that the output circuit is provided independently from the at least one control unit.

[0037] According to a twelfth exemplary embodiment the digital output circuit according to any one of the first to eleventh exemplary embodiment is characterized in that the output circuit comprises a first Metal-Oxide-Semiconductor Field-Effect Transistor (MOS) and a second MOS; wherein a first end of the first MOS is connected to the at least one control unit; a first end of the second MOS is connected to the at least one control unit; and a second end of the first MOS is connected to a second end of the second MOS.

[0038] According to a thirteenth exemplary embodiment the digital output circuit according to the twelfth exemplary embodiment is characterized in that the first MOS is a PNP-type MOS and the second MOS is a NPN-type MOS.

[0039] According to a fourteenth exemplary embodiment the digital output circuit according to the twelfth or thirteenth exemplary embodiment is characterized in that each of the at least one control unit being configured to control the output circuit to be in the first mode or the second mode based on the first signal comprises being configured to: control the first MOS to be in the off state and the second MOS to be in the on state or in the off  state when the first signal is a first high level signal; and control the first MOS to be in the on state or in the off state and the second MOS to be in the off  state when the first signal is a first low level signal; wherein each of the at least one control unit being configured to control the output circuit to be  in an on state or an off state in the first mode or the second mode based on the second signal comprises being configured to: control the first MOS to be in the off state and the second MOS to be in the on state when the  first signal is the first high level signal and the second signal is a second high level signal; control the first MOS to be in the off state and the second MOS to be in the off state when the first signal is the first high level signal and the second signal is a second low level signal; control the first MOS to be in the on state and the second MOS to be in the off state when the first signal is the first low level signal and the second signal is a second high level signal; and control the first MOS to be in the off state and the second MOS to be in the off state when the first signal is the first low level signal and the second signal is the second low level signal.

[0040] According to a fifteenth exemplary embodiment the digital output circuit according to any one of the twelfth to fourteenth exemplary embodiment is characterized in that the first configuration unit comprises an or the logic unit and an or the isolation unit connected in sequence, respectively; and in that the digital output circuit comprises an or the first protection unit, respectively, a first diode and a second diode; wherein the logic unit is configured to output the first signal and the second signal to  the isolation unit; the isolation unit is configured to isolate the first signal and the second signal and  output the isolated first signal and the isolated second signal to the at least one control unit; a first end of the first protection unit is connected to the at least one control unit, the isolation unit and the output circuit respectively; the second end of the first protection unit is connected to an or the external power supply,  respectively; the first protection unit is configured to supply a first voltage to the at least one control unit, the  isolation unit and the output circuit; a third end of the first MOS is connected to a first end of the first diode, and a second end of the  first diode is connected to the first protection unit; and a second end of the second MOS connected to a first end of the second diode, a second end of  the second diode connected to a second end of the first MOS.

[0041] According to a sixteenth exemplary embodiment the digital output circuit according to any one of the first to fifteenth exemplary embodiment is characterized in that the digital output circuit comprises a second protection unit; wherein the second protection unit is connected to the at least one control unit and / or the output  circuit; and the second protection unit is configured to protect the at least one control unit and / or the output  circuit.

[0042] According to a seventeenth exemplary embodiment the digital output circuit according to the fifteenth and sixteenth exemplary embodiment is characterized in that the second protection unit is connected between the first MOS and the second diode.

[0043] According to an eighteenth exemplary embodiment the digital output circuit according to any one of the first to seventeenth exemplary embodiment is characterized in that the digital output circuit comprises a storage unit; wherein the storage unit which is connected to the logic unit and is configured to store  programs and data.

[0044] According to a nineteenth exemplary embodiment of the present application, a method for operating a digital output circuit as described herein, in particular a digital output circuit according to any one of the first to eighteenth exemplary embodiment, comprises: the first configuration unit outputting at least one of a first signal and a second signal; and each of the at least one control unit controlling the output circuit to be in a first mode or a second mode based on the first signal, and controlling the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal.

[0045] It should be understood in this application that the above general description and the detailed descriptions that follow are exemplary and explanatory only, and do not limit the present application. In particular, referring to features as a “first” feature, “second” feature, “third” feature or the like is used without loss of generality and does not imply any further limitations, in particular a feature addressed as a “second” feature does not require that also a corresponding other ( “first” ) feature is necessarily provided nor implies a feature addressed as a “third” feature require that also at least two corresponding other ( “first” and “second” ) features are necessarily provided. It also is emphasized that two or more features mentioned above and in the sub-claims may advantageously be combined with each other in preferred embodiments while the invention is not limited thereto.BRIEF DESCRIPTION OF THE DRAWINGS

[0046] The accompanying drawings herein are incorporated into and form a part of the specification, illustrate embodiments in accordance with the present application, and are used in conjunction with the specification to explain the principles of the present application. It will be apparent that the accompanying drawings in the following description are only some of the embodiments of the present application, and that other accompanying drawings may be obtained from these drawings without creative labor for those skilled in the art.

[0047] FIG. 1 schematically illustrates a first schematic structure of a digital output circuit according to an embodiment of the present application.

[0048] FIG. 2 schematically illustrates a second schematic structure of the digital output circuit according to an embodiment of the present application.

[0049] FIG. 3 schematically illustrates a third schematic structure of the digital output circuit according to an embodiment of the present application.

[0050] FIG. 4 schematically illustrates a fourth schematic structure of the digital output circuit according to an embodiment of the present application.

[0051] FIG. 5 schematically illustrates a fifth schematic structure of the digital output circuit according to an embodiment of the present application.

[0052] FIG. 6 schematically illustrates a sixth schematic structure of the digital output circuit according to an embodiment of the present application.

[0053] FIG. 7 schematically illustrates a seventh schematic structure of the digital output circuit according to an embodiment of the present application.

[0054] FIG. 8 schematically illustrates an eighth schematic structure of the digital output circuit according to an embodiment of the present application.

[0055] FIG. 9 schematically illustrates a ninth schematic structure of the digital output circuit according to an embodiment of the present application.

[0056] FIG. 10 schematically illustrates a tenth schematic structure of the digital output circuit according to an embodiment of the present application.

[0057] FIG. 11 schematically illustrates a schematic structure of a MCU control architecture according to an embodiment of the present application.

[0058] FIG. 12 schematically illustrates a schematic diagram of a second MOS in the off state.

[0059] FIG. 13 schematically illustrates a schematic diagram of a first MOS in the off state.

[0060] FIG. 14 schematically illustrates a schematic diagram of the logic states of NPN and PNP.

[0061] FIG. 15 schematically illustrates a schematic structure of outputting a first signal by hardware.

[0062] FIG. 16 schematically illustrates a schematic structure block diagram of a computer system for realizing an electronic device of an embodiment of the present application. DETAILED DESCRIPTION OF THE EMBODIMENTS

[0063] Example embodiments will now be described more fully with reference to the accompanying drawings. However, the example embodiments can be implemented in a variety of forms and should not be construed as is limited to the examples set forth herein; rather, the provision of these embodiments allows the present application to be more comprehensive and complete and conveys the idea of the example embodiments in a comprehensive manner to those skilled in the art. In particular, features described with respect to the example embodiments in combination with each other may form advantageous embodiments while the invention is not limited thereto. In particular, one or more features described in combination with further features may be optional or omitted, respectively, within the scope of the present application.

[0064] Referring to FIGS. 1 and 9, an embodiment of the present application provides a digital output circuit 100, the digital output circuit 100 includes a first configuration unit and and at least one control unit 130 connected in sequence. The first configuration unit is configured to output a first signal and a second signal, and each of the at least one control unit 130 is configured to controlan output circuit to be a first mode or a second mode based on the first signal, and to control the output circuit to be in an on state or an off state in the first mode or the second mode based onthe second signal. The first configuration unit includes a logic unit 110 and an isolation unit 120 connected in sequence. The logic unit 110 is configured to output the first signal and the second signal to the isolation unit 120. The isolation unit 120 is configured to isolate the first signal and the second signal and output the isolated first signal and the isolatedsecond signal to at least one control unit 130. The at least one control unit 130 includes the control unit 130.1, the control unit 130.2, ......, the control unit 130. n, n is the integral number, as shown in FIG. 9.

[0065] The digital output circuit 100 of the present application selects whether the output method of DO is NPN or PNP by controlling the first signal, and then controls the output high and low level of DO by the second signal to realize the compatibility of NPN / PNP simultaneously.

[0066] In an embodiment, the output circuit is provided within the at least one control unit 130 or the output circuit is provided independently from the at least one control unit 130.

[0067] In an embodiment, referring to FIGS. 2 and 9, the output circuit 100 includes a first MOS 140 and a second MOS 150, a first end of the first MOS 140 is connected to the at least one control unit 130, a first end of the second MOS 150 is connected to the at least one control unit 130, and a second end of the first MOS 140 is connected to a second end of the second MOS 150.

[0068] Specifically, in the present application, the first MOS140 is a PNP-type MOS, and the second MOS150 is a NPN-type MOS, and 140 and 150 function as a high-side switch and a low-side switch, respectively. As shown in FIG. 9, for each of the control units130.1, ......, 130. n such a first and second MOS may be provided. For reference, the first MOS for control unit 130.1 is denoted by Q1 and the second MOS for control unit 130.1 is denoted by Q2.

[0069] In an embodiment, referring to FIGS. 12-14, each of the at least one control unit 130 is configured to control the output circuit to be in the first mode or the second mode based on the first signal including: control the first MOS 140 to be in the off state and the second MOS 150 to be in the on state or in the off state when the first signal is a first high level signal; and control the first MOS 140 to be in the on state or in the off state and the second MOS 150 to be in the off state when the first signal is a first low level signal.

[0070] Each of the at least one control unit 130 is configured to control the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal including: each of the at least one control unit 130 is configured to control the first MOS 140 to be in the off state and the second MOS 150 to be in the on state when the first signal is the first high level signal and the second signal is a second high level signal; control the first MOS 140 to be in the off state and the second MOS 150 to be in the off state when the first signal is the first high level signal and the second signal is a second low level signal; control the first MOS 140 to be in the on state and the second MOS 150 to be in the off state when the first signal is the first low level signal and the second signal is a second high level signal; and control the first MOS 140 to be in the off state and the second MOS 150 to be in the off state when the first signal is the first low level signal and the second signal is the second low level signal.

[0071] Specifically, as shown in FIGS. 9-13, in this embodiment, the first signal is a SEL signal, and the second signal is a CTRL signal. The logic unit 110 transmits the electrically isolated CTRL signal and SEL signal to each DO control unit 130 on the field side through the isolation unit 120. The SEL signal can be transmitted to the digital output circuit 100 through the upper software configuration. As shown in FIG. 12 , the control unit 130 can select the PNP mode through the SEL signal, that is, the first MOS Q1, 140 on the high side is in the on state / off state, and the second MOS Q2, 150 is in the off state, or as shown in FIG. 13, select the NPN mode -the first MOS Q1, 140 on the high side is in the off state, and the second MOS Q2, 150 on the low side is in the on state / off state, then the CTRL control signal determines whether the first MOS Q1, 140 or the second MOS Q2, 150 is in the on state / off state, thereby affecting the high and low level states of the digital output.

[0072] Referring to FIG. 14, in the present application, a high level signal is represented by a logic “1” and a low level signal is represented by a logic “0” .

[0073] In an embodiment, referring to FIG. 3, the digital output circuit 100 further includes: a first protection unit 160; a first end of the first protection unit 160 is connected to the at least one control unit 130, the isolation unit 120, and the output circuit, respectively; a second end of the first protection unit 160 is connected to an external power supply; and the first protection unit 160 is configured to provide a first voltage to the at least one control unit 130, the isolation unit 120, and the output circuit.

[0074] Specifically, in this application, the 24V power supply of the digital output circuit 100 comes from an external source via a 24V interface 500, and first the external power supply enters into the corresponding e-Fuse protection unit 160, which can provide advantageous protection functions such as anti-reverse connection, over-voltage, under-voltage, over-current, short-circuit, and anti-current backflow.

[0075] In an embodiment, referring to FIG. 4, the digital output circuit 100 further includes: a second protection unit 170; the second protection unit 170 is connected to the at least one control unit 130 and / or the output circuit; and the second protection unit 170 is configured to protect the at least one control unit and / or the output circuit.

[0076] Specifically, the in the present application is an EMC / EMI protection circuit, which is designed to prevent interference from transients and to meet EMC test requirements. The EMC / EMI protection circuit is connected to the DO interface 510, as shown in FIG. 9. The second protection unit 170 may comprise EMC / EMI protections 520.1, 520.1, …, 520. n, as shown in FIG. 9.

[0077] In an embodiment, shown with reference to FIGS. 5 and 9, the control unit 130 further includes: a detection unit and a comparator (not shown) ; the digital output circuit 100 further includes: a diagnostic acquisition unit 180; one end of the diagnostic acquisition unit 180 is connected to the at least one control unit 130, and another end of the diagnostic acquisition unit 180 is connected to the isolation unit 120; the detection unit is configured to detect temperature, current or voltage of the at least one control unit; the comparator is configured to compare whether the detected temperature, current or voltage exceeds a preset threshold; each of the at least one control unit 130 is further configured to determine that a fault occurs in the digital output circuit 100 when the detected temperature, current or voltage exceeds a predetermined threshold value, and to transmit a low level signal indicating fault information to the diagnostic acquisition unit 180; the diagnostic acquisition unit 180 is configured to acquire the fault information reported by the at least one control unit 130; and the logic unit 110 is further configured to periodically read the fault information from the diagnostic acquisition unit.

[0078] Specifically, the control unit 130 in this embodiment, in addition to controlling the MOSs to accomplish the configuration and DO control, also assumes the diagnostic functions for each DO, and these diagnostic protections include reverse connection protection, overcurrent and short-circuit protection, under-voltage protection for the DOs, and over-temperature protection for the control unit itself. When any of the above faults occurs, the control unit 130 first reacts with protection to cut off the output, and will transmit the fault information to the diagnostic acquisition unit 180 via a nFault low level signal.

[0079] In addition, the logic unit 110, which is the center of the control, communication and operation of the entire DO circuit, can control the high and low levels of the output of the DO by controlling the CTRL signal, and can control the SEL signal to select whether the output of the DO is NPN or PNP, and it will collect the diagnostic information of the digital output from the diagnostic acquisition unit 180 by the signal of the serial communication protocol (I2C) to make judgment and timely response to the faults in each of the digital outputs. The diagnostic acquisition unit 180 collects the digital output diagnostic information from the diagnostic acquisition unit 180 via the serial communication protocol (I2C) signal, so that it can make judgment and timely response to each digital output in the event of failure. The diagnostic acquisition unit 180 collects the fault information reported by the control unit 130, and the logic unit 110 will periodically read the fault information from the diagnostic acquisition unit 180 in real time, so as to know which channel is faulty, so as to allow the staff to locate and eliminate specific field wiring faults.

[0080] In one embodiment, referring to FIG. 6, the first MOS 140 is a PNP-type MOS and the second MOS 150 is an NPN-type MOS. The digital output circuit 100 further includes: a first diode 151 and a second diode 152; a third end of the first MOS 140 is connected to a first end of the first diode 151, and a second end of the first diode 151 is connected to the first protection unit 160; and a second end of the second MOS 150 is connected to a first end of the second diode 152, and a second end of the second diode 152 is connected to the second end of the first MOS 140 is connected to the second end of the second diode 152. The second protection unit 170 is connected between the first MOS 140 and the second diode 152.

[0081] Specifically, in the present application, the first diode D1 151 is to prevent a power reversal fault from occurring when the PNP output-high side MOS is operating, and the second diode D2 152 is to prevent a field power is reversed fault from occurring in the NPN output mode.

[0082] In an embodiment, shown with reference to FIGS. 7 and 9, the digital output circuit 100 further includes: a voltage regulator 190; a first end of the voltage regulator 190 is connected to the first protection unit 160; a second end of the voltage regulator 190 is connected to the control unit 130, and the isolation unit 120, respectively; and the voltage regulator 190 is configured to step down and convert the first voltage provided by the first protection unit 160to a voltage required by the at least one control unit 130 and the isolation unit 120.

[0083] Specifically, the 24V voltage provided by the external power supply in the present application is further step-down converted by the voltage regulator 190 to the voltage required by the at least one control unit 130 and the isolation unit 120 in order to supply these circuits for operation, and there are usually control units 130 integrated with a step-down converter, which eliminates the need for an external step-down conversion circuit.

[0084] In an embodiment, shown with reference to FIG. 8, the digital output circuit 100 further includes: a power supply unit 111 and a storage unit 112; the power supply unit 111 is configured to supply voltage to the logic unit 110 and the isolation unit 120; and the storage unit 112 is connected to the logic unit 110 and is configured to store programs and data. The storage unit may be a memory unit.

[0085] The NPN / PNP of the above digital output circuit 100 can be configured by software in addition to that the NPN / PNP switching can be opened to the user by hardwiring.

[0086] In an embodiment shown in FIG. 11, a microcontroller unit 530 is provided between the isolation unit 120 and the at least one control unit 130, an end of the isolation unit 120 is connected to an end of the microcontroller unit, and another end of the microcontroller unit is connected to the at least one control unit 130 for controlling the at least one control unit 130 to control an output circuit to be in a first mode or a second mode based on the first signal, and to control the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal.

[0087] As shown in FIG. 15, a first end of the first terminal pin 141 is connected to a first end of the first switch 143, a second end of the first terminal pin 141 is connected to a first end of the optocoupler component 144, a first end of the second terminal pin 142 is connected to a second end of the first switch 143, and a second end of the second terminal pin 142 is grounded; a second end of the optocoupler component 144 is connected to the external power supply; and a third end of the optocoupler component 144 is connected to the voltage regulator 190; and a fourth end of the photocoupling member 144 is connected to the control unit 130.

[0088] In an embodiment, at least one diode and / or at least one capacitor is connected in parallel between the second end of the first terminal pin 141 and the second end of the second terminal pin 142.

[0089] Specifically, the diode is a Transient Voltage Suppressors (TVS) and the capacitor is a capacitor of a high voltage .

[0090] In an embodiment, at least one resistor is connected between the second end of the first terminal pin 141 and the first end of the optocoupler component 144. The resistor may have a resistance value of 1000-10000 ohms.

[0091] In an embodiment, the at least one resistor is connected between the second end of the optocoupler component 144 and the external power source.

[0092] In an embodiment, at least one resistor is connected between the fourth end of the optocoupler component 144 and ground. The resistor may have a resistance value of 1000-10000 ohms.

[0093] Specifically, when the first terminal pin 141 and the second terminal pin 142 are shorted via the external first switch 143, the optocoupler 144 TLPR91 conducts, at which time the transistor of the optocoupler component 144 is in a conductive state, and the SEL pin of the control unit 130 is at a high level, i.e., the NPN mode is outputted; and vice versa, and when the user disconnects the external first terminal pin 141 and the first switch 143 on the second terminal pin 142, the optocoupler component 144 is turned off because there is no current flowing through it, and a transistor of the optocoupler 144 is in a cut-off state, and the SEL pin is pulled low by the pull-down resistor, thereby being in a low level state, i.e., a PNP mode output.

[0094] FIG. 16 schematically illustrates a block diagram of a computer system structure for implementing an electronic device of an embodiment of the present application.

[0095] It should be noted that the computer system 1000 of the electronic device illustrated in FIG. 16 is only an example, and should not bring about any limitation on the functions and scope of use of the embodiments of the present application.

[0096] As shown in FIG. 16, the computer system 1000 includes a processor 1001, which may be a Central Processing Unit (CPU) or Microcontroller Unit (MCU) , and which may perform various appropriate actions and processes based on a program stored in read-only memory 1002 (ROM) or a program loaded from the storage section 1008 into the random access memory 1003 (RAM) , the processor 1001 may perform various appropriate actions and processes. Also stored in the Random Access Memory 1003 are various programs and data necessary for the operation of the system. The processor 1001, in the read-only memory 1002, and the random access memory 1003 are connected to each other via a bus 1004. An input / output interface 1005 (I / O interface) is also connected to the bus 1004.

[0097] The following components are connected to the input / output interface 1005: an input portion 1006 including a keyboard, a mouse, etc.; an output portion 1007 including, for example, a Cathode Ray Tube (CRT) , a Liquid Crystal Display (LCD) , etc., and speakers, etc.; a storage portion 1008 including a hard disk, etc.; and a communication portion 1009 including a network interface card such as a LAN card, a modem, etc. The communication portion 1009 performs communication processing via a network such as the Internet. The drive 1010 is also connected to the input / output interface 1005 as needed. The removable media 1011, such as disks, CD-ROMs, magnetic disks, semiconductor memories, etc., are mounted to the drive 1010 as needed, so that computer programs read from the drive 1010 are mounted into the storage portion 1008 as needed.

[0098] In particular, according to embodiments of the present application, the processes, in particular as depicted in each flowchart, of the method may be implemented as computer software programs. For example, embodiments of the present application include a computer program product comprising a computer program carried on a computer-readable medium, the computer program comprising program code for performing the method shown in the flowchart. In such embodiments, the computer program may be downloaded and installed from a network via communication portion 1009, and / or installed from removable medium 1011. Upon execution of this computer program by the processor 1001, various functions defined in the system of the present application are performed.

[0099] It is noted that the computer-readable medium shown in embodiments of the present application may be a computer-readable signal medium or a computer-readable storage medium or any combination thereof. The computer-readable storage medium may, for example, be -but is not limited to -a system, device, or apparatus, or device of electricity, magnetism, light, electromagnetism, infrared, or semiconductors, or any combination of the above. More specific examples of computer-readable storage media may include, but are not limited to: an electrical connection having one or more wires, a portable computer disk, a hard disk, random access memory (RAM) , read-only memory (ROM) , Erasable Programmable Read Only Memory (EPROM) , flash memory, optical fiber, portable compact disk read-only memory (CD-ROM) , optical storage devices, magnetic storage devices, or any suitable combination of the foregoing. In the present application, a computer-readable storage medium may be any tangible medium containing or storing a program that may be used by or in combination with an instruction execution system, apparatus, or device. And in this application, a computer-readable signal medium may include a data signal propagated in baseband or as part of a carrier carrying computer-readable program code. Such propagated data signals may take a variety of forms, including, but not limited to, electromagnetic signals, optical signals, or any suitable combination of the foregoing. The computer-readable signal medium may also be any computer-readable medium other than a computer-readable storage medium that sends, propagates, or transmits a program for use by, or in combination with, an instruction-executing system, apparatus, or device. The program code contained on the computer-readable medium may be transmitted using any suitable medium, including, but not limited to: wireless, wired, etc., or any suitable combination of the foregoing.

[0100] The flowcharts and block diagrams in the accompanying drawings illustrate the architecture, functionality, and operation of systems, methods, and computer program products that may be implemented in accordance with various embodiments of the present application. At this point, each box in the flowcharts or block diagrams may represent a module, program segment, or portion of code, and the module, program segment, or portion of code contains one or more executable instructions for implementing the specified logical functions. It should also be noted that in some implementations as replacements, the functions indicated in the boxes may also occur in a different order than that indicated in the accompanying drawings. For example, two consecutively represented boxes may actually be executed substantially in parallel, and they may sometimes be executed in reverse order, depending on the function involved. It should also be noted that each box in a block diagram or flowchart, and combinations of boxes in a block diagram or flowchart, may be implemented with a dedicated hardware-based system that performs the specified function or operation, or may be implemented with a combination of dedicated hardware and computer instructions.

[0101] It should be noted that although a number of modules or units of the apparatus for action execution are mentioned in the detailed description above, this division is not mandatory. Indeed, according to embodiments of the present application, the features and functions of two or more modules or units described above may be specified in a single module or unit. Conversely, the features and functions of one module or unit described above may be further divided to be materialized by more than one module or unit.

[0102] By the above description of the embodiments, it is readily understood by those skilled in the art that the example embodiments described herein may be realized by means of software, or by means of software in combination with the necessary hardware. Thus, the technical solution according to the embodiments of the present application may be embodied in the form of a software product that may be stored in a non-volatile storage medium (which may be a CD-ROM, a USB flash drive, a removable hard disk, etc. ) or on a network, and that comprises a number of instructions to cause a computing device (which may be a personal computer, a server, a touch terminal, or a network device, etc. ) to execute the technical solution according to the embodiments of the present application.

[0103] Those skilled in the art will easily come up with other embodiments of the present application after considering the specification and practicing the invention disclosed herein. The present application is intended to cover any modification, use or adaptation of the present application, which follows the general principles of the present application and includes common knowledge or customary technical means in the field of the present technology that are not disclosed in the present application.

[0104] It should be understood that the present application is not limited to the precise structure described above and shown in the drawings, and various modifications and changes can be made without departing from the scope thereof. The scope of the present application is limited only by the appended claims.

Claims

1.A digital output circuit, comprising:a first configuration unit and at least one control unit connected in sequence;wherein the first configuration unit is configured to output a first signal and a second signal; andeach of the at least one control unit is configured to control an output circuit to be in a first mode or a second mode based on the first signal, and to control the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal.2.The digital output circuit according to claim 1, characterized in that the first configuration unit comprises a logic unit and an isolation unit connected in sequence;wherein the logic unit is configured to output the first signal and the second signal to the isolation unit; andthe isolation unit is configured to isolate the first signal and the second signal and output the isolated first signal and the isolated second signal to the at least one control unit.3.The digital output circuit according to claim 2, characterized in that the output circuit is provided within the at least one control unit.4.The digital output circuit according to claim 2, characterized in that the output circuit is provided independently from the at least one control unit.5.The digital output circuit according to claim 3 or 4, characterized in that the output circuit comprises a first Metal-Oxide-Semiconductor Field-Effect Transistor (MOS) and a second MOS;wherein a first end of the first MOS is connected to the at least one control unit;a first end of the second MOS is connected to the at least one control unit; anda second end of the first MOS is connected to a second end of the second MOS.6.The digital output circuit according to claim 5, characterized in that each of the at least one control unit being configured to control the output circuit to be in the first mode or the second mode based on the first signal comprises being configured to:control the first MOS to be in the off state and the second MOS to be in the on state or in the off state when the first signal is a first high level signal; andcontrol the first MOS to be in the on state or in the off state and the second MOS to be in the off state when the first signal is a first low level signal;wherein each of the at least one control unit being configured to control the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal comprises being configured to:control the first MOS to be in the off state and the second MOS to be in the on state when the first signal is the first high level signal and the second signal is a second high level signal;control the first MOS to be in the off state and the second MOS to be in the off state when the first signal is the first high level signal and the second signal is a second low level signal;control the first MOS to be in the on state and the second MOS to be in the off state when the first signal is the first low level signal and the second signal is a second high level signal; andcontrol the first MOS to be in the off state and the second MOS to be in the off state when the first signal is the first low level signal and the second signal is the second low level signal.7.The digital output circuit according to claim 5 or 6, characterized in that the digital output circuit comprises a first protection unit;wherein a first end of the first protection unit is connected to the at least one control unit, the isolation unit and the output circuit respectively;the second end of the first protection unit is connected to an external power supply; andthe first protection unit is configured to supply a first voltage to the at least one control unit, the isolation unit and the output circuit.8.The digital output circuit according to any one of claims 1-6, characterized in that the digital output circuit comprises a second protection unit;wherein the second protection unit is connected to the at least one control unit and / or the output circuit; andthe second protection unit is configured to protect the at least one control unit and / or the output circuit.9.The digital output circuit according to any one of claims 1-6, characterized in that the control unit comprises a detection unit and a comparator and in that the digital output circuit comprises a diagnostic acquisition unit;wherein one end of the diagnostic acquisition unit is connected to the at least one control unit, and another end of the diagnostic acquisition unit is connected to the isolation unit;the detection unit is configured to detect temperature, current or voltage of the at least one control unit;the comparator is configured to compare whether the detected temperature, current or voltage exceeds a preset threshold;each of the at least one control unit is configured to determine that a fault occurs in the digital output circuit when the detected temperature, current or voltage exceeds a predetermined threshold value, and to transmit a low level signal indicating fault information to the diagnostic acquisition unit;the diagnostic acquisition unit is configured to acquire the fault information reported by the at least one control unit; andthe logic unit is configured to periodically read the fault information from the diagnostic acquisition unit.10.The digital output circuit according to claim 5 or 6, characterized in that the first MOS is a PNP-type MOS and the second MOS is a NPN-type MOS.11.The digital output circuit according to claim 7, characterized in that the first MOS is a PNP-type MOS and the second MOS is a NPN-type MOS and in that the digital output circuit comprises a first diode and a second diode;wherein a third end of the first MOS is connected to a first end of the first diode, and a second end of the first diode is connected to the first protection unit; anda second end of the second MOS connected to a first end of the second diode, a second end of the second diode connected to a second end of the first MOS.12.The digital output circuit according to claim 11, characterized in that the digital output circuit comprises a second protection unit;wherein the second protection unit is connected between the first MOS and the second diode; andthe second protection unit is configured to protect the at least one control unit and / or the output circuit.13.The digital output circuit according to claim 7, characterized in that the digital output circuit comprises a voltage regulator;wherein a first end of the voltage regulator is connected to the first protection unit;a second end of the voltage regulator is connected to the at least one control unit, and the isolation unit, respectively;the voltage regulator is configured to step down and convert the first voltage provided by the first protection unit to a voltage required by the at least one control unit and the isolation unit.14.The digital output circuit according to any one of claims 1-13, characterized in that the digital output circuit comprises a power supply unit and a storage unit;wherein the power supply unit is configured to supply a second voltage to the logic unit and the isolation unit; andthe storage unit is connected to the logic unit and is configured to store programs and data.15.The digital output circuit according to claim 13, characterized in that the first configuration unit is replaced with a second configuration unit, wherein the second configuration unit comprises:a first end of a first terminal pin being connected to a first end of a first switch, a second end of the first terminal pin being connected to a first end of an optocoupler component, a first end of the second terminal pin being connected to a second end of the first switch, a second end of the second terminal pin being grounded, a second end of the optocoupler component being connected to the external power supply, a third end of the optocoupler component being connected to the voltage regulator, and a fourth end of the optocoupler component being connected to the at least one control unit.16.The digital output circuit according to claim 15, characterized in that at least one diode and / or at least one capacitor is connected in parallel between the second end of the first terminal pin and the second end of the second terminal pin.17.The digital output circuit according to any one of claims 1-6 and 11-13, characterized in that a microcontroller unit is provided between the isolation unit and the at least one control unit, an end of the isolation unit is connected to an end of the microcontroller unit, and another end of the microcontroller unit is connected to the at least one control unit for controlling the at least one control unit to control the output circuit to be in the first mode or the second mode based on the first signal, and to control the output circuit to be in the on state or the off state in the first mode or the second mode based on the second signal.18.A method for operating a digital output circuit according to any one of the preceding claims, the method comprising:the first configuration unit outputting at least one of a first signal and a second signal; andeach of the at least one control unit controlling the output circuit to be in a first mode or a second mode based on the first signal, and controlling the output circuit to be in an on state or an off state in the first mode or the second mode based on the second signal.

Images