Substrate for mounting electronic component, electronic module, and base station

Abstract

The present provision relates to a substrate (2) for mounting an electronic component (1), an electronic module comprising the substrate (2), and a base station comprising the electronic module. The substrate (2) comprises a mounting cavity (21) on an upper surface thereof. The mounting cavity (21) has a bottom surface onto which a lower surface of the electronic component (1) is to be soldered. The bottom surface of the mounting cavity (21) comprises a recessed central cavity (211) and a stepped portion (212) surrounding the recessed central cavity (211).

Description

SUBSTRATE FOR MOUNTING ELECTRONIC COMPONENT, ELECTRONIC MODULE, AND BASE STATIONTechnical Field

[0001] The present disclosure generally relates to the technical field of electronics, and more particularly, to a substrate for mounting an electronic component, an electronic module comprising the substrate, and a base station comprising the electronic module.Background

[0002] This section introduces aspects that may facilitate better understanding of the present disclosure. Accordingly, the statements of this section are to be read in this light and are not to be understood as admissions about what is in the prior art or what is not in the prior art.

[0003] Solder voids are unavoidable in solder joints in electronic products such as a power amplifier (PA) . Thermal impact of solder voids, for example, their effect on device thermal impedance, is very critical to both short-term performance and long-term reliability. Pb-free solders are more prone to voids due to less wettability, increased level of flux and higher reflow temperature. In recent years, since the output power of remote radios is bigger and bigger, the temperature of PA final transistors is higher and higher. Thus, solder void in PA transistors with a big soldering-coin is an increasingly serious issue.Summary

[0004] This summary is provided to introduce a selection of concepts in a simplified form that are further described below in the detailed description. This summary is not intended to identify key features or essential features of the claimed subject matter, nor is it intended to be used to limit the scope of the claimed subject matter.

[0005] One of the objects of the disclosure is to provide a novel and improved solution for suppressing solder voids in electronic products and remaining enough solder.

[0006] According to a first aspect of the disclosure, there is provided a substrate for mounting an electronic component. The substrate comprises a mounting cavity on an upper surface thereof. The mounting cavity has a bottom surface, onto which a lower surface of the electronic component is to be soldered. The bottom surface of the mounting cavity comprises a recessed central cavity and a stepped portion surrounding the recessed central cavity.

[0007] According to a second aspect of the disclosure, there is provided an electronic module, which comprises an electronic component and a substrate as described above.

[0008] According to a third aspect of the disclosure, there is provided a base station, which comprises an electronic module as described above.Brief Description of the Drawings

[0009] These and other objects, features and advantages of the disclosure will become apparent from the following detailed description of illustrative embodiments thereof, which are to be read in connection with the accompanying drawings, in which:

[0010] FIG. 1A and FIG. 1B schematically show an existing electronic module of a normal design;

[0011] FIG. 2A schematically shows a status before reflow of the existing electronic module;

[0012] FIG. 2B schematically shows a status after reflow of the existing electronic module;

[0013] FIG. 3A and FIG. 3B schematically show solder voids in a solder joint of the existing electronic module;

[0014] FIG. 4 schematically shows a sectional view of a substrate according to an embodiment of the present disclosure;

[0015] FIG. 5 schematically shows a top view of a mounting cavity of the substrate according to the embodiment;

[0016] FIG. 6A schematically shows a status before reflow of an electronic module having the substrate according to the embodiment;

[0017] FIG. 6B schematically shows a status after reflow of the electronic module according to the embodiment;

[0018] FIG. 7 shows an example of a package dimension of a PA transistor;

[0019] FIG. 8 schematically shows solder voids in a solder joint of the electronic module according to the embodiment;

[0020] FIG. 9A and FIG. 9B show results of total void rates of the normal design and the embodiment, respectively;

[0021] FIG. 10A and FIG. 10B show results of maximal single void rates of the normal design and the embodiment, respectively.Detailed Description

[0022] The embodiments of the present disclosure are described in detail with reference to the accompanying drawings. It should be understood that these embodiments are discussed only for  the purpose of enabling those skilled in the art to better understand and thus implement the present disclosure, rather than suggesting any limitations on the scope of the present disclosure. Reference throughout this specification to features, advantages, or similar language does not imply that all of the features and advantages that may be realized with the present disclosure should be or are in any single embodiment of the disclosure. Rather, language referring to the features and advantages is understood to mean that a specific feature, advantage, or characteristic described in connection with an embodiment is included in at least one embodiment of the present disclosure. Furthermore, the described features, advantages, and characteristics of the disclosure may be combined in any suitable manner in one or more embodiments. Those skilled in the relevant art will recognize that the disclosure may be practiced without one or more of the specific features or advantages of a particular embodiment. In other instances, additional features and advantages may be recognized in certain embodiments that may not be present in all embodiments of the disclosure.

[0023] Generally, all terms used herein are to be interpreted according to their ordinary meaning in the relevant technical field, unless a different meaning is clearly given and / or is implied from the context in which it is used. All references to a / an / the element, apparatus, component, means, step, etc. are to be interpreted openly as referring to at least one instance of the element, apparatus, component, means, step, etc., unless explicitly stated otherwise. Any feature of any of the embodiments disclosed herein may be applied to any other embodiment, wherever appropriate. Likewise, any advantage of any of the embodiments may apply to any other embodiments, and vice versa. Other objectives, features and advantages of the enclosed embodiments will be apparent from the following description.

[0024] FIG. 1A and FIG. 1B schematically show an existing electronic module of a normal design.

[0025] FIG. 1A shows a status where respective members are soldered to each other, and FIG. 1B shows an exploded view before soldering is performed. As shown in FIG. 1A and FIG. 1B, the existing electronic module comprises an electronic component 1, a substrate 2’ , and a PCB 3.

[0026] The electronic component 1 may be soldered to the substrate 2’ and the PCB 3. More specifically, the electronic component 1 may comprise pins extending outwardly from opposite sides thereof. The pins may be soldered via a first solder preform 41 or a solder paste to an upper surface of the PCB 3, and may function as inputs / outputs for the electronic component 1. The substrate 2’ comprises a mounting cavity 21’ on an upper surface thereof. The PCB 3 comprises a through groove 31 formed at a location that corresponds to the mounting cavity 21’ . A lower surface of the electronic component 1 may extend through the through groove 31, and may be soldered via a second solder preform 42’ to a bottom surface of the mounting cavity 21’ . In  addition, at a portion surrounding the mounting cavity 21’ and the through groove 31, a lower surface of the PCB 3 may be soldered via a third solder preform 43 or a solder paste to an upper surface of the substrate 2’ . FIG. 1B shows a distance D between a first soldering panel 11, which is soldered to the upper surface of the PCB 3, and a second soldering panel 12, which is soldered to the bottom surface of the mounting cavity 21’ , of the electronic component 1.

[0027] The electronic component 1 is a bottom termination component (BTC) , for example, a PA transistor. The substrate 2’ may be a copper coin used to dissipate heat generated by the electronic component 1. The electronic component 1 and the substrate 2’ may be reflowed with the PCB 3 in the same process, especially a vacuum reflow process, which is well-known to those skilled in the art.

[0028] FIG. 2A schematically shows a status before reflow of the existing electronic module, and FIG. 2B schematically shows a status after reflow of the existing electronic module. In FIG. 2A and FIG. 2B, the first solder preform 41 or the solder paste between the electronic component 1 and the upper surface of the PCB 3 is omitted.

[0029] As can be seen from FIG. 2B, during the reflow process, a part of melted solder of the second solder preform 42’ between the electronic component 1 and the mounting cavity 21’ may climb a side wall of the mounting cavity 21’, entering a gap between the substrate 2’ and the PCB 3. Thus, the volume of solder between the electronic component 1 and the substrate 2’ will be reduced. Furthermore, the electronic component 1 as a BTC has a low stand-off height (typically < 75 μm) , so it would be difficult to remove trapped flux residues in and around a solder join which is formed by the second solder preform 42’.

[0030] Accordingly, solder voids are generated in the solder joint between the electronic component 1 and the substrate 2’ . FIG. 3A and FIG. 3B schematically show solder voids 5 in the solder joint between the electronic component 1 and the substrate 2’ . FIG. 3A is a top view, and FIG. 3B is a side view.

[0031] A void rate is defined as a ratio of the sum of voids to the total area of the solder joint. General Speaking, the less of the total voids and the single void rate, the better of reflow soldering status, the better of thermal impact on the electronic component 1, the better performance in high temperature.

[0032] Solder voids are generated mainly due to two factors: one is reduction of solder; the other is solder flux or air residual. In view of this, the present disclosure proposes a novel and improved solution for suppressing solder voids in electronic products.

[0033] In the following, description will be made to embodiments of the proposed solution. Similar parts to those of the normal design are denoted by same reference signs. The electronic component 1 in the embodiments is a PA transistor. However, the proposed solution is applicable to other kinds of electronic component.

[0034] FIG. 4 schematically shows a sectional view of a substrate 2 according to an embodiment of the present disclosure. FIG. 5 schematically shows a top view of a mounting cavity 21 of the substrate 2. The lower surface of the electronic component 1 is to be soldered onto the bottom surface of the mounting cavity 21 of the substrate 2. FIG. 6A schematically shows a status before reflow of an electronic module having the substrate 2. FIG. 6B schematically shows a status after reflow of the electronic module having the substrate 2.

[0035] Compared with the normal design shown in FIG. 1A and FIG. 1B, the bottom surface of the mounting cavity 21 in this embodiment comprises a recessed central cavity 211 and a stepped portion 212 surrounding the recessed central cavity 211. Such a design can be called Cavity in Cavity (CIC) design.

[0036] Design parameters of the mounting cavity 21 mainly comprises: a first depth H1 of the recessed central cavity 211; a width L of the stepped portion 212, which is a distance between a side wall of the recessed central cavity 211 and a corresponding side wall of the mounting cavity 21;and a second depth H2 of the mounting cavity 21, which is a distance between an upper surface of the substrate 2 and the bottom surface of the mounting cavity 21 (i.e., an upper surface of the stepped portion 212) .

[0037] These design parameters are set depending on a package dimension and / or a process performance of the electronic component 1. FIG. 7 shows a kind of PA transistor package dimension. The package dimension of 20.57mm*9.78mm is a typical one for PA transistors. The process performance of the electronic component 1 may comprise, for example, less solder (which is prone to solder voids) or excess solder (which is prone to short circuit) .

[0038] The first depth H1 of the recessed central cavity 211 is set to be smaller than a thickness T (see FIG. 6A) of the solder preform 42 used to solder the lower surface of the electronic component  1 onto the bottom surface of the mounting cavity 21. In particular, the thickness T of the solder preform 42 is preferably 1.5-4 times as large as the first depth H1.

[0039] The thickness T of the solder preform 42 is also set depending on the package dimension and / or the process performance of the electronic component 1. If the thickness T is too small, there may be a solder shortage, with accompanying worse solder voids. On the other hand, if the thickness T is too big, stability may be deteriorated due to that the PA transistor would be propped on the solder preform.

[0040] The dimension of the solder preform 42 in a plane vertical to the thickness direction is compatible to the recessed central cavity 211. For example, a gap of about 0.02 mm may be left between a side wall of the solder preform 42 and a corresponding side wall of the recessed central cavity 211. This gap can facilitate auto pick and placement.

[0041] Further, the larger the package dimension of the electronic component 1 is, the larger the first depth H1 is. However, if the first depth H1 is too big, the thermal impact on the electronic component 1 such as the PA transistor may be worse, because the thermal resistance of the solder is less than that of the substrate 2 such as the copper coin.

[0042] Above all, the first depth H1 is set to prevent escape of melted solder during the reflowing process.

[0043] For example, for the PA transistor package dimension shown in FIG. 7, the first depth H1 may be 0.1-0.2 mm.

[0044] The width L of the recessed central cavity 211 is set depending on the package dimension of the electronic component 1. That is, the larger the package dimension of the electronic component 1 is, the larger the width L is. In particular, the width L may be 10%-20%of a length of the electronic component 1 taken in the same direction.

[0045] In the illustrated embodiment, the electronic component 1 substantially takes the shape of rectangle. Accordingly, the mounting cavity 21 substantially has a rectangular cross-section. The wording “substantially” here means the shape is not a perfect rectangle, but may have rounded corners as an example. In such a case, the width L in a direction along a long side of the mounting cavity 21 may be 10%-20%of a length in a direction along a long side of the electronic component 1, and the width L in a direction along a short side of the mounting cavity 21 may be 10%-20%of a length along a short side of the electronic component 1.

[0046] If the width L is too small, more solder may be escaped, depending on the vacuum of the reflow process or not vacuum and the dimension of the electronic component 1. On the other hand, if the width L is too big, the solder flux escape channel may be too long, and the solder void will become worse. Moreover, the more the width L is, the thickness T of the solder preform should be bigger to get the same volume of solder.

[0047] For example, for the PA transistor package dimension shown in FIG. 7, the width L may be 1-2 mm.

[0048] All in all, the width L, the first height H1 and the thickness T should be considered based on the solder voids, the quantity of solder, and the thermal impact on the electronic component 1.

[0049] The second depth H2 of the mounting cavity 21 is set depending on the package dimension of the electronic component 1. That is, the larger the package dimension of the electronic component 1 is, the larger the second depth H2 is. In particular, the second depth H2 is substantially equal to a value obtained by subtracting a thickness of the PCB 3 from the distance D between the first soldering panel 11 and the second soldering panel 12 shown in FIG. 1B. The expression “substantially equal to a value” here means there might be a difference, which can be set according to different scenarios, for example, the difference may be set as not larger than 10%.

[0050] For example, for the PA transistor package dimension shown in FIG. 7, the distance D is usually 1.57 mm, and the second depth H2 may be 0.85-1 mm. For other application scenarios, the second depth H2 may be 0.5-2 mm.

[0051] The CIC design provides a new way to adjust the solder preform between the electronic component 1 and the substrate 2. In particular, an additional step is added to consume the wetting force of the solder, and the isolated distance of the solder preform from the side wall of the mounting cavity 21 is added. Therefore, during the vacuum reflow process, less solder can escape from the mounting cavity 21, and most of the solder (>60%, depending on the design parameters) remain behind the lower surface of the electronic component 1. As shown in FIG. 6B, the solder will not enter the gap between the lower surface of the PCB 3 and the upper surface of the substrate 2.

[0052] In the embodiment shown in FIG. 5, the stepped portion 212 is provided with multiple solder flux escape channels 213, 214, which are distributed substantially evenly along a periphery of the mounting cavity 21. The expression “distributed substantially evenly” here means there might be a difference between two of spacings of adjacent solder flux escape channels, and the  difference can be set according to different scenarios, for example, the difference may be set as not larger than 20%of an average value of the spacings.

[0053] In particular, each of the mounting cavity 21 and the recessed central cavity 211 has a rectangular cross-section, and the stepped portion 212 takes the shape of a rectangular frame. The solder flux escape channels 213, 214 comprise four solder flux escape channels 213 located at four corners of the stepped portion 212, respectively. The solder flux escape channels 213, 214 further comprise several solder flux escape channels 214 at straight segments of the stepped portion 212. In the embodiment shown in FIG. 5, eight solder flux escape channels 214 are provided, and more specifically, three solder flux escape channels 214 are distributed substantially evenly along each relatively long straight segment of the stepped portion 212, and one solder flux escape channel 214 is provided at the middle of each relatively short straight segment of the stepped portion 212. In another embodiment, two solder flux escape channels 214 may be provided at a straight segment of the stepped portion 212. All the solder flux escape channels 213, 214 should keep away from the PIN of the electronic component 1 at least 1 mm. The width of each solder flux escape channel may be 0.8-1.5 mm (depending on the suggestion from the vendor of the substrate 2) .

[0054] The quantity of the solder flux escape channels 213, 214 is set depending on the package dimension of the electronic component 1. Basically, one solder flux escape channel should be added in every length of 5-8 mm. The more solder flux escape channels are provided, the less solder flux residual will be trapped. However, the quantity of the solder flux escape channels 213, 214 is preferably no more than 12.

[0055] Preferably, each of the solder flux escape channels 213, 214 extends transversely with respect to the mounting cavity 21. The solder flux escape channels 213, 214 may substantially take the shape of circle, rectangle, square, or half circle when viewed from the top of the substrate 2.

[0056] The solder flux escape channels 213, 214 in the CIC design can add effective flux store and escape channels, ensuring the soldering status of others area.

[0057] FIG. 8 schematically shows solder voids in a solder joint of the electronic module according to the embodiment described above. Compared with FIG. 3A, it can be seen that the quantity of solder voids is reduced, and the dimension of the maximal single void is also reduced. The effects can also be seen from FIG. 9A and FIG. 9B, which show results of total void rates of the normal design and the CIC design, and FIG. 10A and FIG. 10B, which show results of maximal single void rates of the normal design and the CIC design.

[0058] The present disclosure also relates to a base station which comprises the electronic module as described above.

[0059] The CIC design is described and illustrated with reference to an embodiment in which the electronic component 1 mounted on the substrate is a PA transistor. However, the CIC design is applicable to any electronic module in which a face-to-face soldering is employed.

[0060] According to the CIC design of the present disclosure, a lower surface of an electronic component 1 is soldered onto a bottom surface of a mounting cavity 21 of a substrate 2 for mounting the electronic component 1, and the bottom surface of the mounting cavity 21 comprises a recessed central cavity 211 and a stepped portion 212 surrounding the recessed central cavity 211. Thus, the stepped portion 212 can consume the wetting force of melted solder between the lower surface of the electronic component 1 and the bottom surface of the mounting cavity 21, and an isolated distance (i.e., the width L of the stepped portion 212) is added for a solder preform 42 used to solder the lower surface of the electronic component 1 onto the bottom surface of the mounting cavity 21. Therefore, less solder can escape from the mounting cavity 21 during the vacuum reflow process, and most of the solder remain behind the lower surface of the electronic component 1. Accordingly, solder voids in solder joints can be suppressed, and enough solder can be remained between the lower surface of the electronic component 1 and the bottom surface of the mounting cavity 21.

[0061] Design parameters of the mounting cavity 21 can be set depending on a package dimension and / or a process performance of the electronic component 1. Preferably, the depth H1 of the recessed central cavity 211 is smaller than the thickness T of the solder preform 42. Thus, when the solder preform 42 is arranged in the recessed central cavity 211, a stand-off is provided to the electronic component 1, which can facilitate escaping of solder flux before the solder preform 42 is melted.

[0062] In the embodiment shown in FIG. 6A and FIG. 6B, the solder preform 42 is arranged in the recessed central cavity 211, and the stepped portion 212 is provided with multiple solder flux escape channels 213, 214. For some application scenarios, the solder flux escape channels 213, 214 can be dispensed with if solder voids can be sufficiently suppressed by keeping more solder due to the CIC design.

[0063] In another embodiment, the dimension of the solder preform 42 in a plane vertical to the thickness direction may be larger than that of the recessed central cavity 211, and the solder preform 42 may be propped on the upper surface of the stepped portion 212. During the vacuum  reflow process, most of melted solder is kept within the recessed central cavity 211, and solder voids due to solder shortage can also be suppressed. For such an embodiment, solder flux escape channels 213, 214 as shown in FIG. 5 are especially favorable.

[0064] References in the present disclosure to “an embodiment” , “another embodiment” and so on, indicate that the embodiment described may include a particular feature, structure, or characteristic, but it is not necessary that every embodiment includes the particular feature, structure, or characteristic. Moreover, such phrases are not necessarily referring to the same embodiment. Further, when a particular feature, structure, or characteristic is described in connection with an embodiment, it is submitted that it is within the knowledge of one skilled in the art to implement such feature, structure, or characteristic in connection with other embodiments whether or not explicitly described.

[0065] It should be understood that, the term “and / or” includes any and all combinations of one or more of the associated listed terms.

[0066] The terminology used herein is for the purpose of describing particular embodiments only and is not intended to limit the present disclosure. As used herein, the singular forms “a” , “an” and “the” are intended to include the plural forms as well, unless the context clearly indicates otherwise. It will be further understood that the terms “comprises” , “comprising” , “has” , “having” , “includes” and / or “including” , when used herein, specify the presence of stated features, elements, and / or components, but do not preclude the presence or addition of one or more other features, elements, components and / or combinations thereof. The terms “connect” , “connects” , “connecting” and / or “connected” used herein cover the direct and / or indirect connection between two elements.

[0067] The present disclosure includes any novel feature or combination of features disclosed herein either explicitly or any generalization thereof. Various modifications and adaptations to the foregoing exemplary embodiments of this disclosure may become apparent to those skilled in the relevant arts in view of the foregoing description, when read in conjunction with the accompanying drawings. However, any and all modifications will still fall within the scope of the non-limiting and exemplary embodiments of this disclosure.

Claims

1.A substrate (2) for mounting an electronic component (1) , comprising a mounting cavity (21) on an upper surface thereof, the mounting cavity (21) having a bottom surface onto which a lower surface of the electronic component (1) is to be soldered,wherein the bottom surface of the mounting cavity (21) comprises a recessed central cavity (211) and a stepped portion (212) surrounding the recessed central cavity (211) .2.The substrate (2) according to claim 1, wherein the recessed central cavity (211) has a first depth (H1) , which is smaller than a thickness (T) of a solder preform (42) used to solder the lower surface of the electronic component (1) onto the bottom surface of the mounting cavity (21) .3.The substrate (2) according to claim 2, wherein the larger a package dimension of the electronic component (1) is, the larger the first depth (H1) is.4.The substrate (2) according to claim 2 or 3, wherein the thickness (T) of the solder preform (42) is 1.5-4 times as large as the first depth (H1) .5.The substrate (2) according to any one of claims 2 to 4, wherein the first depth (H1) is set to prevent escape of melted solder.6.The substrate (2) according to any one of claims 2 to 5, wherein the first depth (H1) is 0.1-0.2 mm.7.The substrate (2) according to any one of claims 1 to 6, wherein the mounting cavity (21) has a second depth (H2) , and the larger a package dimension of the electronic component (1) is, the larger the second depth (H2) is.8.The substrate (2) according to claim 7, wherein the second depth (H2) is 0.5-2 mm.9.The substrate (2) according to any one of claims 1 to 8, wherein the stepped portion (212) has a width (L) , which is a distance between a side wall of the recessed central cavity (211) and a corresponding side wall of the mounting cavity (21) .10.The substrate (2) according to claim 9, wherein the larger a package dimension of the electronic component (1) is, the larger the width (L) is.11.The substrate (2) according to claim 9 or 10, wherein the width (L) is 10%-20%of a length of the electronic component (1) taken in the same direction.12.The substrate (2) according to any one of claims 9 to 11, wherein the width (L) is 1-2 mm.13.The substrate (2) according to any one of claims 1 to 12, wherein design parameters of the mounting cavity (21) are set depending on a package dimension and / or a process performance of the electronic component (1) .14.The substrate (2) according to any one of claims 1 to 13, wherein the stepped portion (212) is provided with solder flux escape channels (213, 214) .15.The substrate (2) according to claim 14, wherein multiple solder flux escape channels (213, 214) are distributed substantially evenly along a periphery of the mounting cavity (21) .16.The substrate (2) according to claim 14 or 15, wherein each of the mounting cavity (21) and the recessed central cavity (211) substantially has a rectangular cross-section, the stepped portion (212) takes the shape of a rectangular frame, and the solder flux escape channels (213, 214) comprise four solder flux escape channels (213) located at four corners of the stepped portion (212) , respectively.17.The substrate (2) according to claim 16, wherein the solder flux escape channels (213, 214) further comprise one, two or three solder flux escape channels (214) at each straight segment of the stepped portion (212) .18.The substrate (2) according to any one of claims 14 to 17, wherein the quantity of the solder flux escape channels (213, 214) is set depending on a package dimension of the electronic component (1) .19.The substrate (2) according to any one of claims 14 to 18, wherein the quantity of the solder flux escape channels (213, 214) is no more than 12.20.The substrate (2) according to any one of claims 14 to 19, wherein each of the solder flux escape channels (213, 214) extends transversely with respect to the mounting cavity (21) .21.An electronic module, comprising:an electronic component (1) ; anda substrate (2) according to any one of claims 1 to 20.22.The electronic module according to claim 21, wherein the lower surface of the electronic component (1) is soldered onto the bottom surface of the mounting cavity (21) via a solder preform (42) , and the dimension of the solder preform (42) in a plane vertical to a thickness direction is compatible to the recessed central cavity (211) .23.The electronic module according to claim 21 or 22, further comprising a printed circuit board (PCB) (3) , wherein a lower surface of the PCB (3) faces the mounting cavity (21) , and the electronic component (1) comprises a first soldering panel (11) soldered to an upper surface of the PCB (3) and a second soldering panel (12) soldered to the bottom surface of the mounting cavity (21) .24.The electronic module according to claim 23, wherein a second depth (H2) of the mounting cavity (21) is substantially equal to a value obtained by subtracting a thickness of the PCB (3) from a distance (D) between the first soldering panel (11) and the second soldering panel (12) .25.The electronic module according to any one of claims 21 to 24, wherein the electronic component (1) is a power amplifier (PA) transistor.26.A base station, comprising an electronic module according to any one of claims 21 to 25.

Images