A2b protective system and method

Abstract

An A2B protective system to block a high voltage on an A2B bus to damage an A2B transceiver is provided. The A2B protective system comprises a positive-level protective circuit connected to the positive-level cable in the A2B bus and a negative-level protective circuit connected to the negative-level cable in the A2B bus. The positive-level protective circuit and the negative-level protective circuit may maintain the power supplying to the A2B bus from a local power supply unit, when its A2B bus voltage is normal; otherwise block the A2B bus voltage when it becomes higher than the normal, for preventing an A2B transceiver from being damaged by the high voltage. An A2B protective method to block the high voltage on an A2B bus is further provided.

Description

A2B PROTECTIVE SYSTEM AND METHODTECHNICAL FIELD

[0001] The present disclosure relates generally to protective circuits. More particularly, the present disclosure relates to an A2B protective system and method to block a high voltage on an A2B bus to damage an A2B transceiver.BACKGROUND

[0002] Nowadays, vehicles with 48V electrical system have already appeared in market, and more and more OEMs are considering producting vehicles with this high-voltage system. In order to adopt the 48V electrical system, all components on the vehicle have to withstand the high voltage of 48V.

[0003] For audio amplifier products that are typically adapted to be powered by 12V automotive batteries, there is still an unresolved issue where its Automotive Audio Bus (A2B) system cannot withstand such a higher voltage than normal, such as the high voltage of 48V, when using the A2B bus power mode.

[0004] Therefore, it is necessary to provide a protective solution that can prevent the A2B transceiver from being damaged by the high voltage on the A2B bus, in case of the A2B bus being exposed to the high voltage, accidentally.

[0005] SUMMARY OF THE INVENTIVE SUBJECT MATTER

[0006] In order to overcome the shortcomings and deficiencies in the prior art, the purpose of the inventive subject matter is to provide an A2B protective system and method to block a high voltage to damage the A2B transceiver from the A2B bus being exposed thereto.

[0007] In one aspect, the A2B protective system to block the high voltage on an A2B bus to damage an A2B transceiver is provided herein. the A2B protective system may comprises an A2B bus connector arranged to connect the A2B bus to the A2B protective system. The A2B protective system may comprise a positive-level protective circuit and a negative-level protective circuit. the positive-level protective circuit can be connected to a positive-level cable of the A2B bus, and the negative-level protective circuit can be connected to a negative-level cable of the A2B bus. The A2B protective system, with its positive-level protective circuit and the negative-level protective circuit, may be further arranged to maintain power supplying to the A2B bus, when a A2B bus voltage on the A2B bus is normal. Otherwise the positive-level protective circuit and / or the negative-level protective circuit of the A2B protective system may block the A2B bus voltage from entering the A2B transceiver, when it becomes to the high voltage higher than the normal.

[0008] In another aspect, the A2B protective method to block the high voltage on an A2B bus to damage an A2B transceiver is provided herein. The A2B protective method may comprise steps ofconnecting at least one A2B node to its next downstream A2B node through the A2B bus in a A2B system. The A2B protective method may further comprise steps of, at the side of the B-Port of the A2B transceiver in the at least one A2B node, arranging the positive-level protective circuit and the negative-level protective circuit of the A2B protective system, to prevent the A2B transceiver from being damaged by the high voltage, and at the side of the A-Port of the A2B transceiver in the next downstream A2B node, similarly arranging another A2B protective system, to prevent the A2B transceiver therein from being damaged by the high voltage. Then, at either side of the A-Port or the B-Port, the A2B protective system may maintain the power supplying on the A2B bus when the A2B bus voltage is normal, while the A2B protective system may further block the high voltage from entering the A2B transceiver, once the A2B bus voltage becomes the high voltage higher than the normal.BRIEF DESCRIPTION OF THE DRAWINGS

[0009] The present disclosure may be better understood from reading the following description of non-limiting embodiments, with reference to the attached drawings. In the figures, like reference numeral designates corresponding parts, wherein below:

[0010] FIG. 1 illustrates an exemplary schematic diagram of a topology diagram of an A2B system;

[0011] FIG. 2 illustrates an exemplary schematic diagram of the A2B protective system to block the high voltage to damage the A2B transceiver from the A2B bus being exposed to the high voltage, in accordance with one or more embodiments of the present disclosure;

[0012] FIG. 3 illustrates an exemplary flowchart of the protective method to prevent damage to the A2B transceiver from exposing the A2B bus to the high voltage, in accordance with one or more embodiments of the present disclosure;

[0013] FIG. 4 illustrates an exemplary schematic diagram of the positive-level protective circuit of the A2B protective system, in accordance with one or more embodiments of the present disclosure; and

[0014] FIG. 5 illustrates an exemplary schematic diagram of the negative-level protective circuit of the A2B protective system, in accordance with one or more embodiments of the present disclosure.DETAILED DESCRIPTION

[0015] The detailed description of the one or more embodiments of the present disclosure is disclosed hereinafter; however, it is understood that the disclosed embodiments are merely exemplary of the inventive subject matter that may be embodied in various and alternative forms. The figures are not necessarily to scale; some features may be exaggerated or minimized to show details of particular components. Therefore, specific structural and function details disclosed herein are not to be interpreted as limiting, but merely as a representative basis for teaching one skilled in the art to variously employ the present disclosure.

[0016] An Automotive Audio Bus (A2B) system may provide a multichannel, I2S / TDM link over distances of up to 15m between A2B nodes. The A2B system may support bi-directional data transmission with a bandwidth up to 50Mbps with zero processor overhead, and there is only a 50μsec delay between A2B nodes for audio data. Data and power supply may be both embedded bi-directional onto an A2B bus, such a cost-effective cable can be only a pair of Unshielded twisted pair (UTP) cables required for connecting between the multiple A2B nodes.

[0017] FIG. 1 illustrates an exemplary schematic diagram 100 of a topology diagram of the A2B system. As shown in FIG. 1, the A2B system may comprise a single master node 110 and multiple slave nodes 120, 130 at different locations connected in series by the A2B bus in a line topology, where each A2B transceiver node may comprise an A2B transceiver. The A2B transceiver directly connected to a host general-purpose digital signal processor (DSP) 140 through a multi-channel I2S / TDM and I2C interface can be the master node 110, supporting typical A2B functionality. The square enclosed by the dotted line in FIG. 1 comprising a host DSP 140 and an A2B transceiver 150 in the master node 110 may represent an audio power amplifier. The slave nodes 120, 130 can be the source and / or destination of downstream and upstream data. Each A2B slave node 120, 130 has an A2B slave transceiver, which may represent other electronic control units (ECU) , such as multiple microphones, for example.

[0018] Each A2B transceiver may include a B port 114, 124 or 134 and / or an A port 122 or 132. The A port 122 or 132 faces directly faces the A2B transceiver in its upstream node. The B port 114, 124 or 134 faces the A2B transceiver in its next downstream slave node. A pair of UTP cables, comprising one positive-level cable and the other one negative-level cable, for transmitting differential signals can be twisted into one A2B bus, and its one end may be connected to the B port 114, 124 or 134 of the local A2B transceiver and the other end may be connected to the A port 122 or 132 of the A2B transceiver in the next online downstream slave node.

[0019] Referring to the example shown as FIG. 1, the positive-level cable for transmitting positive-level signals is connected with its one end to the positive level port on the B port 112 (shown as “BP” ) of the local A2B transceiver in, for example, the master node 110, and the other end is connected to the positive level port on the A port 122 (shown as “AP” ) of the next downstream A2B transceiver in, for example, the slave node 120. Similarly, the negative-level cable for transmitting negative-level signals is connected with its one end to the negative-level port on the B port 112 (shown as “BN” ) of the local A2B transceiver in the master node 1, and the other end is connected to the negative-level port on the A port 122 (shown as “AN” ) of the next downstream A2B transceiver in the slave node 120.

[0020] The A2B system can comply to automotive EMC, EMI and ESD standards, making it suitable for vehicles. The A2B transceiver in each node may support both local power supply andA2B bus power supply capability, where such a line topology of the A2B system may replace multiple complex wiring harnesses, and advanced system-level diagnosis can be supported for remote nodes.

[0021] Nevertheless, in order to adapt to the latest trend of using 48V high-voltage batteries in electric vehicles, a protective system is provided herein, with which the A2B system originally adapted to 12V voltage may be equipped, to prevent each A2B transceiver from being damaged by the high voltage, which may appear on the A2B bus.

[0022] In this disclosure, the high voltage mentioned herein generally refers to the abnormal high voltage appearing on the A2B bus. For example, for vehicles that are typically adapted to 12V as normal, any high voltage appearing on the A2B bus, such as 24V, 48V or other voltage higher than 12V, can be considered as "the high voltage" which is abnormal.

[0023] FIG. 2 illustrates an exemplary schematic diagram 200 of the A2B protective system to block the high voltage 210 to damage the A2B transceiver 220 from the A2B bus 230 being exposed to the high voltage 210, in accordance with one or more embodiments of the present disclosure. As shown in FIG. 2, the A2B node 1, representing any A2B node in the topology of the A2B system, can be connected to an A2B node 2, representing the next downstream A2B node connected to its upstream A2B node 1, through an A2B bus 230. The A2B transceiver 220 and a plurality of peripheral members thereof, such as a power supply unit 242, a power switch 244, a AC coupling capatitor 246 and a A2B bus connector 248, can be enclosed in the A2B node 1.The arrangement on the side of the B port 222 of the A2B transceiver, for connecting the A2B bus 230 into the A2B node 1, can be shown as an example in FIG. 2, and it can be conceived by those skilled in the art that the arrangement at the A port on the A2B node 2, can be similar to this B port 222, correspondingly.

[0024] As shown in FIG. 2, The A2B transceiver 220 can be powered by a power supply unit 242 at its pin VIN. In one or more embodiments of the disclosure, the power supply unit 242 may provide a working voltage Vcc = 8.5V. The power supply unit 242 may further provide the power supply to the A2B bus 230 connecting the A2B node 1 to the A2B node 2. On the B port 222 of the A2B transceiver 220 in the A2B node 1, other than the power supplying, the data signals on the A2B bus 230 can be transmitted into the B-Port 222 of the A2B transceiver 220 by passing through the AC coupling capacitor 246.

[0025] The power supplying from the power supply unit 242 may be supplied to the positive level cable 232 in the A2B bus 230. The power switch 244 can be set to switch on or off the power supplying to the positive level cable 232. This power switch 244 can be controlled by the A2B transceiver 220 through its GPIO (General-purpose input / output) 224. The A2B transceiver 220 may further monitor the power supplying voltage after it passes through the power switch 244 at the GPIO 224, with a lead line 234 connected therebetween, as shown in FIG. 2. When the power switch 244 is switched on, the supplying power can be provided onto the positive-level cable 232 in the A2B bus 230 by passing through the power switch 244, and the supplying power may return through the negative-level cable 236 in the A2B bus 230 and then enter the GPIO 226 of the A2B transceiver 220 to direct its current flowing to the gound GND. When the power switch 244 is switched off, the supplying power to the A2B bus 230 shall be cut off.

[0026] In FIG. 2, the gray-color narrow arrows indicate the power supplying directions, and the gray-color wide bi-directional arrows indicate the A2B bus 230. The power supplied to the A2B bus can go toward the downstream A2B node 2 through the positive-level cable 232 in the A2B bus 230 after passing through the A2B bus connector 248. Then, the power supply can return back to the A2B node 1 through the negative-level cable 236 in the A2B bus 230 after passing through the A2B bus connector 248, where the A2B transceiver 220 may, by its GPIO 226, sense the power current flowing into the ground therethrough.

[0027] However, due to aging of or damaging on the A2B bus 230, the A2B bus 230 connected between the A2B node 1 and the A2B node 2 may be exposed to the high voltage 210, such as when the A2B bus 230 is broken on its insulative skins and the positive-level cable 232 and / or the negative-level cable 236 in the A2B bus 230 may be exposed to the high voltage 210, where the positive-level cable 232 and / or the negative-level cable 236 may collide or contact with other transmission lines inside the vehicle, as the vehicle vibrates. Therefore, the high voltage 210 may conduct along through the A2B bus 230 and intend to enter the A2B transceiver 220, causing damage thereto. As the example shown in FIG. 2, for the vehicles normally adapted to 12V voltage, when the A2B bus 230 is exposed to the high voltage 210 of such as 48V, the high voltage 210 may pass through the A2B bus connector 248 and go cross GPIO 224 and / or GPIO 226 of the A2B transceiver 220 in the A2B node 1, along in the direction indicated by the dot dash arrows 212 and 214, respectively, leading to the on-board chip for the A2B transceiver 220 being destroyed.

[0028] Therefore, in one or more embodiments of the present disclosure, the A2B protective system may be provided in the A2B node 1, as well as in the A2B node 2 (not shown) , to block the high voltage 210 on the A2B bus 230 to damage the A2B transceiver 220. The A2B protective system may comprise a positive-level protective circuit 250 to block the high voltage on the positive-level cable 232 in A2B bus 230 from conducting into the GPIO 224 of the A2B transceiver 220, and a negative-level protective circuit 252 to prevent the high voltage 210 on the negative-level cable 236 from conducting into the GPIO 226 of the A2B transceiver 220.

[0029] As shown in FIG. 2, just in case that the A2B bus 230 is exposed to the high voltage 210, taking the B port 222 of the A2B transceiver 220 in the A2B node 1 as the example, the positive-level protective circuit 250 may be connected onto the positive-level cable 232 between the power switch 244 and the A2B bus connector 248 in the A2B node 1, to block the high voltage 210 that may intend to GPIO 224 of the A2B transceiver 220, as indicated by the breakpoint 216, and the negative-level protective circuit 252 may be connected onto the negative level cable 236 between the A2B bus connector 248 and the GPIO 226 of the A2B transceiver 220, to block the high voltage 210 that may intend to GPIO 226, as indicated by the breakpoint 218.

[0030] FIG. 3 illustrates an exemplary flowchart 300 of the protective method to prevent damage to the A2B transceiver from exposing the A2B bus to the high voltage, in accordance with one or more embodiments of the present disclosure. In the A2B system with multiple daisy-chained connected A2B nodes, at step S310, at least one A2B node can be connected to its next downstream A2B node through the A2B bus.

[0031] At step S320, the A2B protective system can be arranged on the side of the B port of the at least one A2B node. The positive-level protective circuit and the negative-level protective circuit of the A2B protective system can be arranged between the A2B bus connector and the A2B transceiver of the at least one A2B node. In particular, the positive-level protective circuit of the A2B protective system can be arranged between the power switch and the A2B bus, for protecting the A2B transceiver from being damaged by the high voltage coming from the positive-level cable in the A2B bus; and the negative-level protective circuit of the A2B protective system can be arranged between the A2B bus connector and the GPIO of the A2B transceiver, for protecting the A2B transceiver from damaging by the high voltage coming from the negative-level cable in the A2B bus.

[0032] At step S330, another A2B protective system can be similarly arranged at the side of the A port of the next downstream A2B node of the at least one A2B node, for protecting the A2B transceiver therein from damaging by the high voltage coming from the A2B bus.

[0033] At step S340, the A2B protective system may maintain power supplying onto the A2B bus when the A2B bus voltage is normal; while, at step S350, once the A2B bus voltage becomes higher than the normal, the positive-level protective circuit and the negative-level protective circuit of the A2B protective system may block the high voltage, to prevent the A2B transceiver in the at least one A2B node, as well as the A2B transceiver in its next downstream node, from being damaged by the high voltage, causing the chips for the A2B transceiver to be destroyed at the both sides.

[0034] FIG. 4 illustrates an exemplary schematic diagram 400 of the positive-level protective circuit of the A2B protective system, in accordance with one or more embodiments of the present disclosure. The positive-level protective circuit may be connected onto the positive-level cable in the A2B bus at the A2B bus connector 410. As shown in FIG. 4, between the A2B bus connector 410 and the power switch 420, the positive-level protection circuit may comprise a first switching unit 430. The first switching unit 430 may comprise a PMOS transistor T1. The drain of the PMOS transistor T1 may be connected to the power switch 420, and the source of the PMOS transistor T1 may be connected to the A2B bus connector 410. A transient voltage suppression (TVS) diode D1 can be connected in parallel between the drain of the PMOS transistor T1 and the power switch 420. The A2B bus passes through the A2B bus connector410. The gate of the PMOS transistor T1 may be connected to the source of the PMOS transistor T1 via its Gate-Source bias resistor R1. The source of the PMOS transistor T1 may be also connected to the ground in series through two voltage-dividing and sampling resistors R2 and R3.

[0035] The positive-level protective circuit may further comprise a comparator unit 450 to compare a dividedA2B bus voltage 434 after voltage-dividing and sampling the A2B bus voltage 432 via two voltage-dividing and sampling via the resistors R2, R3 with a reference voltage 442. The reference voltage 442 can be provided by a voltage follower unit 440. As shown in FIG. 4, the voltage follower unit 440 may comprise an operational amplifier OP1. The operational amplifier OP1 can be supplied with the working voltage Vcc = 8.5V by the power supply unit (not shown) . The inverting input 444 of the operational amplifier OP1 can be connected to its output 446 through a negative feedback series resistor R4. At the non-inverting input 448 of the operational amplifier OP1, a power integral circuit (IC) 1, being supplied with the working voltage Vcc=8.5V, can be connected thereto and provide a reference voltage Vref to the non-inverting input 448 of the operational amplifier OP1 through the series resistor R5. Therefore, the level at the output 446 of the operational amplifier OP1 may be the same as that at its non-inverting input 448, and be more stable, so that the voltage follower unit 440 may generate and, through a series feedback resistor R6, provide the reference voltage 442, which is stabled through the voltage follower unit 440. The reference voltage 442 can be provided to the comparator unit 450.

[0036] The comparator unit 450 may comprise an operational amplifier OP2. The operational amplifier OP2 is supplied with the working voltage Vcc = 8.5V. The non-inverting input 452 of the operational amplifier OP2 can be connected between the two voltage-divider sampling resistors R2 and R3 of the first switching unit 430, to obtain the A2B bus voltage 432 on the A2B bus after voltage-dividing and sampling via the resistor R2. The divided A2B bus voltage 434 can be input to the non-inverting input 452 of the operational amplifier OP2 and be compared with the reference voltage 442 that is input to the inverting input 454 of the operational amplifier OP2.

[0037] The inverting input 454 of the operational amplifier OP2 can be provided with the reference voltage 442 from the voltage follower unit 440. The output 456 of the operational amplifier OP2 can be connected to its inverting input 454 via a feedback resistor R14. Therefore, during the A2B bus voltage being normal, the divided A2B bus voltage 434 entering the non-inverting input 452 of the operational amplifier OP2 shall be lower than the reference voltage 442 at its inverting input 454, and then the operational amplifier OP2 may output a logic low level. Otherwise, once the divided A2B bus voltage 434 entering the non-inverting input 452 of the operational amplifier OP2 becomes higher than the reference voltage 442, the operational amplifier OP2 may output a logic high level.

[0038] Moreover, the positive-level protective circuit may further comprise a second switching unit 460. The second switching unit 460 may comprise a PNP transistor T2 and two NPN transistors T3 and T4. As shown in FIG. 4, the collector of the PNP transistor T2 can be connected to the gate of the PMOS transistor T1 of the first protection switch unit 430. The emitter of the PNP transistor T2 can be connected to the source of the PMOS transistor T1, and can obtain the A2B bus voltage 432 on the A2B bus.

[0039] The collector of the NPN transistor T3 can be connected to the base of the PNP transistor T2 through the collector resistor R8 for current limiting, which can be further connected to its emitter via the bias resistor R9. The output 456 of the operational amplifier OP2 in the comparator unit 450 then may drive the base of the NPN transistor T3, through the current limiting resistor R7 for limiting the current to the NPN transistor T3. The base of the NPN transistor T3 can be connected to its emitter via its bias resistor R10, and the emitter of the NPN transistor T3 is grounded.

[0040] As to the NPN transistor T4, its collector can be connected with the collector of the PNP transistor T2, through the collector resistor R11 for limiting current. The emitter of the NPN transistor T4 is grounded and can be further connected to its base via its bias resistor R12. Passing through a current limiting resistor R13, the base of the NPN transistor T4 can be supplied with the working voltage Vcc = 8.5V.

[0041] As shown in FIG. 4, when the A2B system is in a power off mode, where the power supply unit (not shown in FIG. 4) does not supply the working voltage Vcc, the NPN transistors T4 is open, and the PNP transistor T2 and the NPN transistors T3 all are open, and the PMOS transistor T1 is cutoff. Even if the high voltage appearing on the A2B bus can pass through the A2B bus connector, and can be short to the positive-level protective circuit, it cannot cross over the PMOS transistor T2.

[0042] When the A2B system is in a power on mode, where the working voltage Vcc= 8.5V can be supplied from the power supply unit, the NPN transistor T4 shall be always closed in the power on mode, referring to FIG. 4. The power integral circuit (IC) 1 may be supplied with the working voltage Vcc=8.5V, and provide the voltage reference Vref for the operational amplifier OP1, which then may output the voltage reference 442 to the inverting input 454 of the operational amplifier OP2. The operational amplifier OP2 may act as a voltage comparator, and the divided A2B bus voltage 434 entering its non-inverting input 452 shall be compared with the reference voltage 442 at its inverting input 454, so the operational amplifier OP2 may output the corresponding logic level.

[0043] During the power on mode, when the A2B bus voltage 432 is normal, the divided A2B bus voltage 434 entering the non-inverting input 452 of the operational amplifier OP2 shall be lower than the reference voltage 442 at its inverting input 454, so the operational amplifier OP2 may output a logic low level, normally. Then the PNP transistor T2 and the NPN transistor T3 both can be open. Since the NPN transistor T4 is closed, the ground voltage, such as “0” voltage, shall be provided to the gate of the PMOS transistor T1, so the PMOS transistor T1 can conduct, to maintain normal power supplying onto the A2B bus.

[0044] During the power on mode, when a high voltage appears on the A2B bus, and conducts through the PMOS transistor T1, transiently. This transient however can be absorbed by the TVS diode D1. At the meantime, by voltage-dividing through the two voltage-divider sampling resistors R2 and R3, the divided A2B bus voltage 434 entering the non-inverting input 452 of the operational amplifier OP2 shall go higher than the reference voltage 442 at its inverting input 454, so the operational amplifier OP2 may output a logic high level. Then the NPN transistor T3 as well as the PNP transistor T2 both can be closed, so the voltage on the gate the PMOS transistor T1 shall reach the high voltage, and finally the PMOS transistor T1 can be cutoff, to block the high voltage on the A2B bus from passing therethrough.

[0045] Therefore, the high voltage on the A2B bus can be always blocked from passing through the positive-level protective circuit.

[0046] FIG. 5 illustrates an exemplary schematic diagram 500 of the negative-level protective circuit of the A2B protective system, in accordance with one or more embodiments of the present disclosure. The negative-level protective circuit may be connected onto the negative-level cable in the A2B bus at the A2B bus connector 510. As shown in FIG. 5, between the A2B bus connector 510 and the GPIO 520 of the A2B transceiver (not shown in FIG. 5) , the negative-level protection circuit may comprise a third switching unit 530. The GPIO 520 is connected to ground, which may correspond to the GPIO 226 as shown in FIG. 2. The third switching unit 530 may comprise a NMOS transistor T5. The drain of the NMOS transistor T5 can be connected to the A2B bus connector 510, and the source of the NMOS transistor T5 may be connected to the GPIO 520. A TVS diode D2 can be connected in parallel between the source of the NMOS transistor T5 and the GPIO 520. The A2B bus passes through the A2B bus connector 510. The gate of the NMOS transistor T5 may be connected to the source of the NMOS transistor T5 via its Gate-Source bias resistor R21. The drain of the NMOS transistor T5 may be also connected to the ground in series through two voltage-dividing and sampling resistors R15 and R16.

[0047] The negative-level protective circuit may further comprise a comparator unit 550 to compare the divided A2B bus voltage 534 after voltage-dividing and sampling the A2B bus voltage 532 via two voltage-dividing and sampling via the resistors R15, R16 with a reference voltage 542. The reference voltage 542 can be provided by a voltage follower unit 540. As shown in FIG. 5, the voltage follower unit 540 may comprise an operational amplifier OP3. The operational amplifier OP3 can be supplied with the working voltage Vcc = 8.5V by the power supply unit (not shown) . The inverting input 544 of the operational amplifier OP3 can be connected to its output 546 through a negative feedback series resistor R17. At the non-inverting input 548 of the operational amplifier OP3, a power integral circuit (IC) 2, by supplied with the working voltage Vcc= 8.5V, can be connected thereto and provide a reference voltage Vref to the non-inverting input 548 of the operational amplifier OP3 through the series resistor R18. Therefore, the output level at the ouput 546 of the operational amplifier OP1 may be the same as the input level at its non-inverting input 548, so that the voltage follower unit 540may generate and, through a series feedback resistor R19, provide the reference voltage 542, which is stabled through the voltage follower unit 540. The reference voltage 542 can be provided to the comparator unit 550.

[0048] The comparator unit 550 may comprise an operational amplifier OP4. The operational amplifier OP4 can be supplied with the working voltage Vcc = 8.5V. The non-inverting input 552 of the operational amplifier OP4 can be connected between the two voltage-divider sampling resistors R15 and R16 of the third switching unit 530, to obtain the divided A2B bus voltage 534. The divided A2B bus voltage 534 can enter the non-inverting input 552 of the operational amplifier OP4 and be compared with the reference voltage 542 at the inverting input 554 of the operational amplifier OP4.

[0049] The inverting input 554 of the operational amplifier OP4 can be provided with the reference voltage 542 from the voltage follower unit 540. The output 556 of the operational amplifier OP4 can be connected to its inverting input 554 via a feedback resistor R20. Therefore, during the A2B bus voltage 532 being normal, the divided A2B bus voltage 534 entering the non-inverting input 552 of the operational amplifier OP4 shall be lower than the reference voltage 542 at its inverting input 554, and the operational amplifier OP4 may output a logic low level. Otherwise, once the divided A2B bus voltage 534 entering the non-inverting input 552 of the operational amplifier OP4 becomes higher than the reference voltage 542, the operational amplifier OP4 may output a logic high level.

[0050] Moreover, the negative-level protective circuit may further comprise a forth switching unit 560. The forth switching unit 560 may comprise a NPN transistor T6. As shown in FIG. 5, the output 556 of the operational amplifier OP4 in the comparator unit 550 may drive the base of the NPN transistor T6, through the current limiting resistor R22 for limiting the current to the NPN transistor T6. The collector of the NPN transistor T6, being supplied with the working voltage Vcc= 8.5V through its collector resistor R24 for current limiting, can be connected to the gate of the NMOS transistor T5 of the third switching unit 530. The emitter of the NPN transistor T6 is grounded and can be further connected to its source via the bias resistor R23.

[0051] As shown in FIG. 5, when the A2B system being in the power off mode, where the working voltage Vcc is not supplied, the NPN transistor T6 is open, and the A2B transceiver is powered off, so the NMOS transistor T5 is cutoff. Even ifthe high voltage appearing on the A2B bus may pass through the A2B bus connector 510 and may be short to the negative-level protective circuit, it cannot cross over the NMOS transistor T5.

[0052] When the A2B system being in the power on mode, where the power Vcc=8.5V and be supplied, the power integral circuit (IC) 2 may be supplied with the working voltage Vcc=8.5V, and provide the voltage reference Vreffor the operational amplifier OP3, which then may output the voltage reference 542 to the inverting input 554 of the operational amplifie OP4. For the operational amplifier OP4 acting as a voltage comparator, the divided A2B bus voltage 534 entering its non-inverting input 552 shall be compared with the reference voltage 542 at its inverting input 554, so the operational amplifier OP4 may output a corresponding logic level.

[0053] During the power on mode, when the A2B bus voltage 532 being normal, the divided A2B bus voltage 534 entering the non-inverting input 552 of the operational amplifier OP4 shall be lower than the reference voltage 542 at its inverting input 554, so the operational amplifier OP4 may output a logic low level, normally. Then the NPN transistor T6 can be open, and the A2B transceiver is powered on, so the NMOS transistor T5 can conduct, to maintain normal power current to flow to the ground via the GPIO 520.

[0054] During the power on mode, when the high voltage appears on the A2B bus, and conducts through the NMOS transistor T5, transiently. This transient however can be absorbed by the TVS diode D2. At the meantime, by voltage-dividing through the two voltage-divider sampling resistors R15 and R16, the divided A2B bus voltage 534 entering the non-inverting input 552 of the operational amplifier OP4 shall go higher than the reference voltage 542 at its inverting input 554, so the operational amplifier OP4 may output a logic high level. Then the NPN transistor T6 can be driven to be closed, so the voltage on the gate of the NMOS transistor T5 shall reach to the gound voltage, such as “0V” , and finally the NMOS transistor T5 can be cutoff, to block the high voltage on the A2B bus from passing therethrough to reach the GPIO 520 of the A2B transceiver.

[0055] Therefore, the high voltage on the A2B bus can be always blocked from passing through the negative-level protective circuit, either.

[0056] In the foregoing specification, the inventive subject matter has been described with reference to specific embodiments thereof. It will, however, be evident that various modifications and changes may be made thereto without departing from the broader scope of the invention. For example, the above-described process flows are described with reference to a particular ordering of process actions. However, the ordering of many of the described process actions may be changed without affecting the scope or operation of the invention. The specification and drawings are, accordingly, to be regarded in an illustrative rather than restrictive sense.

[0057] Any combination of one or more computer-readable media may be used to perform the method provided in one and more embodiments of the present disclosure. The computer-readable medium may be a computer-readable signal medium or a computer-readable storage medium. The computer-readable storage medium may be, for example, but not limited to, an electronic, magnetic, optical, electromagnetic, infrared, or semiconductor system, apparatus, or device, or any suitable combination of the foregoing. More specific examples (non-exhaustive list) of the computer-readable storage medium may include, for example: an electrical connection with one or more wires, portable computer floppy disks, hard disks, random access memory (RAM) , read-read-only memory (ROM) , erasable programmable read only memory (EPROM or flash memory) , optical fibers, portable compact disc read only memory (CD-ROM) , optical storage devices, magnetic storage devices, or any suitable combinations of the foregoing. In the context of the disclosure, the computer-readable storage medium may be any tangible medium that can include or store a program for use by or in connection with an instruction execution system, apparatus, or device.

[0058] As used in the disclosure, an element or step listed in the singular form and preceded by the word “one / a” should be understood as not excluding a plurality of said elements or steps, unless such exception is specifically stated. Furthermore, references to “embodiments” or “examples” of the disclosure are not intended to be construed as exclusive, also including the existence of other embodiments of the recited features. The terms “first” , “second” , “third” , etc. are used only for identification and are not intended to emphasize a numerical requirement or positioning order of their objects.

[0059] References in the present disclosure to the A2B protective system and method to block a high voltage on an A2B bus to damage an A2B transceiver may include the following content:

[0060] Item 1: In one or more embodiments, the present disclosure provides an A2B protective system for blocking a high voltage on an A2B bus to damage an A2B transceiver, comprising:

[0061] an A2B bus connector, arranged to connect the A2B bus to the A2B protective system;

[0062] a positive-level protective circuit, connected to a positive-level cable of the A2B bus; and

[0063] a negative-level protective circuit, connected to a negative-level cable of the A2B bus;

[0064] wherein the positive-level protective circuit and the negative-level protective circuit are further arranged to:

[0065] maintain power supplying to the A2B bus when an A2B bus voltage on the A2B bus is normal, or

[0066] block the A2B bus voltage thereon when the A2B bus voltage becomes to the high voltage higher than the normal.

[0067] Item 2: The A2B protective system of item 1, further comprises a power supply unit, wherein the power supply unit is arranged to power a working voltage to:

[0068] the A2B transceiver,

[0069] the positive-level protective circuit, and

[0070] the negative-level protective circuit.

[0071] Item 3: The A2B protective system of item 1 or 2, wherein the positive-level protective circuit comprises a first switching unit, and the first switching unit comprises a PMOS transistor,

[0072] wherein a drain of the PMOS transistor is connected to a power switch;

[0073] wherein a source of the PMOS transistor is connected to the positive-level cable of the A2B bus;

[0074] wherein the power switch is controlled by a first GPIO of the A2B transceiver to switch on or off power supplying from the power supply unit to the A2B bus, and

[0075] wherein the A2B bus connector outputs the A2B bus voltage to the positive-level cable.

[0076] Item 4: The A2B protective system of any of items 1 to 3, wherein the positive-level protective circuit further comprises a first comparator unit, arranged to compare a divided A2B bus voltage with a first reference voltage,

[0077] wherein the first comparator unit comprises a first operational amplifier;

[0078] wherein the divided A2B bus voltage is obtained by dividing the A2B bus voltage through the first and second voltage-divider and sampling resistors; and

[0079] wherein:

[0080] when the divided A2B bus voltage is lower than the first reference voltage, a first output of the first comparator unit is a logic low level, or

[0081] when the divided A2B bus voltage is higher than the first reference voltage, the first output of the first comparator unit is a logic high level.

[0082] Item 5: The A2B protective system of any of items 1 to 4, wherein the positive-level protective circuit further comprises a second switching unit, arranged to:

[0083] when the power supply unit is in a power-offmode:

[0084] provide no voltage, and the PMOS transistor cutoff; and

[0085] when the power supply unit is in a power-on mode:

[0086] provide the high voltage to the gate of the PMOS transistor, cutting off the PMOS transistor if the first output is the logic high level, or

[0087] provide a ground voltage to the gate of the PMOS transistor, conducting the PMOS transistor if the first output is the logic low level.

[0088] Item 6: The A2B protective system of any of items 1 to 5, wherein the second switching unit comprises a first PNP transistor, a second NPN transistor and a third NPN transistor.

[0089] Item 7: The A2B protective system of any of items 1 to 6, further comprises a first voltage follower unit, arranged to output the first reference voltage stabled therethrough, wherein the first voltage follower unit comprises a second operational amplifier, as well as a first power IC for inputting the first reference voltage to the second operational amplifier.

[0090] Item 8: The A2B protective system of any of items 1 to 7, wherein a first TVS diode is connected in parallel between the drain of the PMOS transistor and the power switch.

[0091] Item 9: The A2B protective system of any of items 1 to 8, wherein the negative-level protective circuit comprises a third switching unit, and the third switching unit comprises an NMOS transistor,

[0092] wherein the source of the NMOS transistor is connected to a second GPIO of the A2B transceiver;

[0093] wherein the drain of the NMOS transistor is connected to the negative-level cable of the A2B bus;

[0094] wherein the second GPIO directs current from the negative-level cable to ground; and

[0095] wherein the current flows from the A2B bus to the negative-level cable through the A2B bus connector.

[0096] Item 10: The A2B protective system of any of items 1 to 9, wherein the negative-level protective circuit further comprises a second comparator unit, arranged to compare the divided A2B bus voltage with a second reference voltage,

[0097] wherein the second comparator unit comprises a third operational amplifier;

[0098] wherein the divided A2B bus voltage is obtained by dividing the A2B bus voltage through a third and forth voltage-divider and sampling resistors; and

[0099] wherein:

[0100] when the A2B bus voltage is lower than the second reference voltage, a second output of the second comparator unit is a logic low level, and

[0101] when the A2B bus voltage is higher than the second reference voltage, the second output of the second comparator unit is a logic high level.

[0102] Item 11: The A2B protective system of any of items 1 to 10, wherein the negative-level protective circuit further comprises a forth switching unit, arranged to:

[0103] when the power supply unit is in a power-offmode:

[0104] provide no voltage, and the NMOS transistor is cutoff, and

[0105] when the power supply unit is in a power-on mode:

[0106] provide a ground voltage to the gate of the NMOS transistor, cutting off the NMOS transistor if the second output is the logic high level, or

[0107] provide the working voltage to the gate of the NMOS transistor, conducting the NMOS transistor if the second output is the logic low level.

[0108] Item 12: The A2B protective system of any of items 1 to 11, wherein the forth switching unit comprises a forth NPN transistor.

[0109] Item 13: The A2B protective system of any of items 1 to 12, further comprises a second voltage follower unit, arranged to output the second reference voltage stabled therethrough to the second comparator unit, wherein the second voltage follower unit comprises a forth operational amplifier, as well as a second power IC for inputting the second reference voltage to the forth operational amplifier.

[0110] Item 14: The A2B protective system of any of items 1 to 13, wherein a second TVS diode is connected in parallel between the source of the NMOS transistor and the second GPIO of the A2B transceiver.

[0111] Item 15: The A2B protective system of any of items 1 to 14, wherein the A2B bus voltage becomes higher than the normal, when the A2B bus is broken with its insulative skins and exposed to the high voltage, and wherein the high voltage is 48V.

[0112] Item 16: In one or more embodiments, the present disclosure provides an A2B protective method to block a high voltage on an A2B bus to damage an A2B transceiver, comprising:

[0113] connecting, in a A2B system, at least one A2B node to its next downstream A2B node through the A2B bus;

[0114] arranging, at the side of the B-Port of the A2B transceiver in the at least one A2B node, arranging the positive-level protective circuit and the negative-level protective circuit of the A2B protective system, for prevent the A2B transceiver from being damaged by the high voltage, and

[0115] arranging, at the side of the A-Port of the A2B transceiver in the next downstream A2B node, another A2B protective system, for prevent the A2B transceiver therein from being damaged by the high voltage; and

[0116] at either side of the A-Port or the B-Port:

[0117] maintaining the power supplying on the A2B bus when the A2B bus voltage is normal, and

[0118] blocking the high voltage from entering the A2B transceiver, once the A2B bus voltage becomes higher than the normal.

Claims

1.An A2B protective system forblocking a high voltage on an A2B bus to damage an A2B transceiver, comprising:anA2B bus connector, arranged to connect the A2B bus to the A2B protective system;a positive-level protective circuit, connected to a positive-level cable of the A2B bus; anda negative-level protective circuit, connected to a negative-level cable of the A2B bus;wherein the positive-level protective circuit and the negative-level protective circuit are further arranged to:maintain power supplying to the A2B bus when an A2B bus voltage on the A2B bus is normal, orblock the A2B bus voltage thereon when theA2B bus voltage becomes to the high voltage higher than the normal.2.The A2B protective system according to claim 1, further comprises apower supply unit, wherein the power supply unit is arranged to power a working voltage to:the A2B transceiver,the positive-level protective circuit, andthe negative-level protective circuit.3.The A2B protective system according to claim 2, wherein the positive-level protective circuit comprises a first switching unit, and the first switching unit comprises a PMOS transistor,wherein a drain of the PMOS transistor is connected to a power switch;wherein a source of the PMOS transistor is connected to the positive-level cable of the A2B bus;wherein the power switch is controlled by a first GPIO of the A2B transceiver to switch on or off power supplying from the power supply unit to the A2B bus, andwherein the A2B bus connector outputs the A2B bus voltage to the positive-level cable.4.The A2B protective system according to claim 3, wherein the positive-level protective circuit further comprises a first comparator unit, arranged to compare a dividedA2B bus voltage with a first reference voltage,wherein the first comparator unit comprises a first operational amplifier;wherein the divided A2B bus voltage is obtained by dividing the A2B bus voltage through the first and second voltage-divider and sampling resistors; andwherein:when the dividedA2B bus voltage is lower than the first reference voltage, a first output of the first comparator unit is a logic low level, orwhen the divided A2B bus voltage is higher than the first reference voltage, the first output of the first comparator unit is a logic high level.5.The A2B protective system according to claim 4, wherein the positive-level protective circuit further comprises a second switching unit, arranged to:when the power supply unit is in a power-offmode:provide no voltage, and the PMOS transistor cutoff; andwhen the power supply unit is in a power-on mode:provide the high voltage to the gate of the PMOS transistor, cutting off the PMOS transistor if the first output is the logic high level, orprovide a groundvoltage to the gate of the PMOS transistor, conducting the PMOS transistor if the first output is the logic low level.6.The A2B protective system according to claim 5, wherein the second switching unit comprises a first PNP transistor, a second NPN transistor and a third NPN transistor.7.The A2B protective system according to claim 4, further comprises a first voltage follower unit, arranged to output the first reference voltage stabled therethrough, wherein the first voltage follower unit comprises a second operational amplifier, as well as a first power IC for inputting the first reference voltage to the second operational amplifier.8.The A2B protective system according to claim 3, wherein a first TVS diode is connected in parallel between the drain of the PMOS transistor and the power switch.9.The A2B protective system according to claim 2, wherein the negative-level protective circuit comprises a third switching unit, and the third switching unit comprises an NMOS transistor,wherein the source of the NMOS transistor is connected to a second GPIO of the A2B transceiver;wherein the drain of the NMOS transistor is connected to the negative-level cable of the A2B bus;wherein the second GPIO directs current from the negative-level cable to ground; andwherein the current flows from the A2B bus to the negative-level cable through theA2B bus connector.10.The A2B protective system according to claim 9, wherein the negative-level protective circuit further comprises a second comparator unit, arranged to compare the divided A2B bus voltage with a second reference voltage,wherein the second comparator unit comprises a third operational amplifier;wherein the divided A2B bus voltage is obtained by dividing the A2B bus voltage through a third and forth voltage-divider and sampling resistors; andwherein:when the A2B bus voltage is lower than the second reference voltage, a second output of the second comparator unit is a logic low level, andwhen the A2B bus voltage is higher than the second reference voltage, the second output of the second comparator unit is a logic high level.11.The A2B protective system according to claim 10, wherein the negative-level protective circuit further comprises a forth switching unit, arranged to:when the power supply unit is in a power-offmode:provide no voltage, and the NMOS transistor is cutoff, andwhen the power supply unit is in a power-on mode:provide a groundvoltage to the gate of the NMOS transistor, cutting off the NMOS transistor if the second output is the logic high level, orprovide the working voltage to the gate of the NMOS transistor, conducting the NMOS transistor if the second output is the logic low level.12.The A2B protective system according to claim 11, wherein the forth switching unit comprises a forth NPN transistor.13.The A2B protective system according to claim 12, further comprises a second voltage follower unit, arranged to output the second reference voltage stabled therethrough to the second comparator unit, wherein the second voltage follower unit comprises a forth operational amplifier, as well as a second power IC for inputting the second reference voltage to the forth operational amplifier.14.The A2B protective system according to claim 9, wherein a second TVS diode is connected in parallel between the source of the NMOS transistor and the second GPIO of the A2B transceiver.15.The A2B protective system according to claim 1, wherein the A2B bus voltage becomeshigher than the normal,when the A2B bus is broken with its insulative skins and exposed to thehigh voltage, and wherein the high voltage is 48V.

Images