Method and apparatus for reducing delay time of DALI interface

Abstract

A method and apparatus for reducing delay time of a digital addressable lighting interface (DALI) interface, a DALI interface, and a DALI lighting control system. The method including: receiving a first DALI signal coming from a DALI bus connected to the DALI interface; detecting a voltage difference of the first DALI signal; controlling a first receiving end of a digital isolator according to a detection result; and transmitting the first DALI signal to an MCU through a first transmitting end of the digital isolator. Therefore, lower delay time of the DALI interface is achieved with a simple circuit structure.

Description

METHOD AND APPARATUS FOR REDUCING DELAY TIME OF DALI INTERFACETECHNICAL FIELD

[0001] Embodiments of the present disclosure generally relate to the field of lighting and, more particularly, to a method for reducing delay time of a digital addressable lighting interface (DALI) interface and an apparatus for the same.BACKGROUND

[0002] This section introduces aspects that may facilitate better understanding of the present disclosure. Accordingly, the statements of this section are to be read in this light and are not to be understood as admissions about what is in the prior art or what is not in the prior art.

[0003] DALI (digital addressable lighting interface) is a data transmission protocol that defines a digital communication method between lighting devices and controllers. DALI system is an intelligent lighting control system, not only can be used for lighting control in a room, but also can be connected with the building management system (BMS) . The most important feature of the DALI system is that each lighting device has an independent address, and the lighting device can be accurately dimmed through the DALI system.

[0004] The DALI protocol is established through a master-slave control model. DALI controls an entire system through a central controller and is connected to a 2-wire control line through the DALI interface. Each device is addressed separately by a dimming controller, and any lighting device on the control line can be operated independently through addressing.

[0005] Currently, DALI interface may be applied as a repeater between a DALI bus and a central controller (e.g., a micro-controller Unit (MCU) ) .SUMMARY

[0006] Inventors of this disclosure found that: typically, a repeater requires the lower delay time of a signal ; however, the delay time of a traditional DALI interface usually is over 30 us, that is to say, in DALI repeater application, it is hard for a traditional DALI interface to achieve the lower delay time.

[0007] In general, embodiments of the present disclosure provide a method and an apparatus for reducing delay time of a DALI interface. In the embodiments, through detecting a voltage difference of the first DALI signal between two ends of a load in the DALI interface and controlling a first receiving end of a digital isolator in the DALI interface according to a detection result, lower delay time of the DALI interface is achieved with a simple circuit structure.

[0008] In a first aspect, there is provided a method for reducing delay time of DALI interface, the method including: receiving a first DALI signal coming from a DALI bus connected to the DALI interface; detecting a voltage difference of the first DALI signal; controlling a first receiving end of a digital isolator according to a detection result; and transmitting the first DALI signal to an MCU through a first transmitting end of the digital isolator.

[0009] In an embodiment, before the detecting a voltage difference of the first DALI signal, the method further includes: filtering the first DALI signal; and converting the first DALI signal as an AC signal to the first DALI signal as a DC signal.

[0010] In an embodiment, the detecting a voltage difference of the first DALI signal includes: determining whether the voltage difference is larger than or equal to a threshold voltage.

[0011] In an embodiment, the controlling a first receiving end of a digital isolator according to a detection result includes: transmitting the first DALI signal as a high-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is larger than or equal to the threshold voltage; and transmitting the first DALI signal as a low-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is smaller than the  threshold voltage.

[0012] In an embodiment, after the converting the first DALI signal as an AC signal to the first DALI signal as a DC signal, the method further includes: keeping the current of first DALI signal as a DC signal within 2 mA.

[0013] In an embodiment, the method further includes: receiving a second DALI signal coming from the MCU; transmitting the second DALI signal to a DALI signal rise edge and fall edge time control circuit through a second transmitting end of the digital isolator; controlling a switch connected to the DALI bus via the DALI signal rise edge and fall edge time control circuit; and transmitting the second DALI signal to the DALI bus via the switch according to a controlling result.

[0014] In an embodiment, the controlling a switch connected to the DALI bus via the DALI signal rise edge and fall edge time control circuit includes: when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a high-level signal, charging a capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the high-level signal to the switch after the charging is completed; and when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a low-level signal, discharging the capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the low-level signal to the switch after the discharging is completed.

[0015] In a second aspect, there is provided an apparatus for reducing delay time of a DALI interface, the apparatus including: a first receiving unit configured to receive a first DALI signal coming from a DALI bus connected to the DALI interface; a detecting unit configured to detect a voltage difference of the first DALI signal; a first controlling unit configured to control a first receiving end of a digital isolator; and a first transmitting unit configured to transmit the first DALI signal to an MCU through a first transmitting end of the digital isolator.

[0016] In an embodiment, the apparatus further includes: a filtering unit configured to filter the first DALI signal; and a converting unit configured to convert the first DALI signal as an AC signal to the first DALI signal as a DC signal.

[0017] In an embodiment, the detecting unit includes: a determining module configured to determine whether the voltage difference is larger than or equal to a threshold voltage.

[0018] In an embodiment, the first controlling unit includes: a first transmitting module configured to transmit the first DALI signal as a high-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is larger than or equal to the threshold voltage; and transmit the first DALI signal as a low-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is smaller than the threshold voltage.

[0019] In an embodiment, the apparatus further includes: a limiting unit configured to keep the first DALI signal as a DC signal within 2 mA.

[0020] In an embodiment, the apparatus further includes: a second receiving unit configured to receive a second DALI signal coming from the MCU; a second transmitting unit configured to transmit the second DALI signal to a DALI signal rise edge and fall edge time control circuit through a second transmitting end of the digital isolator; a second controlling unit configured to control a switch connected to the DALI bus via the DALI signal rise edge and fall edge time control circuit; and a third transmitting unit configured to transmit the second DALI signal to the DALI bus via the switch according to a controlling result.

[0021] In an embodiment, the second controlling unit includes: a charging and discharging module configured to, when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a high-level signal, charge a capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the high-level signal to the switch after the charging is completed; and, when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a low-level signal, discharge the capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the low-level signal to the switch after the discharging is completed.

[0022] In a third aspect, there is provided a digital addressable lighting interface (DALI) interface, including the apparatus for reducing delay time of a digital addressable lighting interface (DALI) interface according the second aspect.

[0023] In a fourth aspect, there is provided a DALI lighting control system, including: the digital addressable lighting interface (DALI) interface according to the third aspect; the DALI bus connected to the DALI interface; and a DALI LED driver connected to the DALI bus and the DALI interface.

[0024] According to various embodiments of the present disclosure, through detecting a voltage difference of the first DALI signal and controlling a first receiving end of a digital isolator according to a detection result, lower delay time of the DALI interface is achieved with a simple circuit structure.BRIEF DESCRIPTION OF THE DRAWINGS

[0025] The above and other aspects, features, and benefits of various embodiments of the disclosure will become more fully apparent, by way of example, from the following detailed description with reference to the accompanying drawings, in which like reference numerals or letters are used to designate like or equivalent elements. The drawings are illustrated for facilitating better understanding of the embodiments of the disclosure and not necessarily drawn to scale, in which:

[0026] Fig. 1 is a schematic diagram of a method for reducing delay time of a DALI interface with an embodiment of the present disclosure;

[0027] Fig. 2 is a schematic diagram of block 103 with an embodiment of the present disclosure;

[0028] Fig. 3 is a schematic diagram of a method for reducing delay time of a DALI interface with an embodiment of the present disclosure;

[0029] Fig. 4 is a schematic diagram of block 303 with an embodiment of the present disclosure;

[0030] Fig. 5 is a flowchart of a method for reducing delay time of a DALI  interface with an embodiment of the present disclosure;

[0031] Fig. 6 is another flowchart of a method for reducing delay time of a DALI interface with an embodiment of the present disclosure;

[0032] Fig. 7 is a schematic diagram of an apparatus for reducing delay time of a DALI interface with an embodiment of the present disclosure;

[0033] Fig. 8 is a schematic diagram of a detecting unit with an embodiment of the present disclosure;

[0034] Fig. 9 is a schematic diagram of a first controlling unit with an embodiment of the present disclosure;

[0035] Fig. 10 is a schematic diagram of a second controlling unit with an embodiment of the present disclosure;

[0036] Fig. 11 is a schematic diagram of a DALI interface with an embodiment of the present disclosure; and

[0037] Fig. 12 is a schematic diagram of a DALI lighting control system with an embodiment of the present disclosure.DETAILED DESCRIPTION

[0038] The present disclosure will now be discussed with reference to several example embodiments. It should be understood that these embodiments are discussed only for the purpose of enabling those skilled persons in the art to better understand and thus implement the present disclosure, rather than suggesting any limitations on the scope of the present disclosure.

[0039] As used herein, the terms “first” and “second” refer to different elements. The singular forms “a” and “an” are intended to include the plural forms as well, unless the context clearly indicates otherwise. The terms “comprises, ” “comprising, ” “has, ” “having, ” “includes” and / or “including” as used herein, specify the presence of stated features, elements, and / or components and the like, but do not preclude the  presence or addition of one or more other features, elements, components and / or combinations thereof. The term “based on” is to be read as “based at least in part on. ” The term “one embodiment” and “an embodiment” are to be read as “at least one embodiment. ” The term “another embodiment” is to be read as “at least one other embodiment. ” Other definitions, explicit and implicit, may be included below.

[0040] A method for reducing delay time of a DALI interface is provided in an embodiment.

[0041] Fig. 1 is a schematic diagram of a method for reducing delay time of a DALI interface with an embodiment of the present disclosure, showing the direction of a DALI signal from a DALI bus to an MAC. As shown in Fig. 1, when the DALI signal is from the DALI bus to the MAC, the method may include:

[0042] block 101, a DALI signal (afirst DALI signal) coming from a DALI bus connected to the DALI bus is received;

[0043] block 102, a voltage difference of the first DALI signal is detected;

[0044] block 103, a first receiving end of a digital isolator is controlled according to a detection result; and

[0045] block 104, the first DALI signal is transmitted to an MCU through a first transmitting end of the digital isolator.

[0046] According to the first embodiment, through detecting a voltage difference of the first DALI signal between two ends of a load in the DALI interface and controlling a first receiving end of a digital isolator in the DALI interface according to a detection result, the digital isolator may guarantee lower delay time of the DALI signal from the DALI bus to the MCU, so that lower delay time of the DALI interface is achieved with a simple circuit structure.

[0047] In an embodiment, in block 102, for example, the DALI signal may be applied to the two ends of a load.

[0048] In an embodiment, in block 103, for example, the digital isolator may  function as high-speed optocoupler in order to guarantee transmission time.

[0049] The direction of the first DALI signal is as follows: when a DALI signal is transmitted from a DALI bus to an MCU, the DALI signal is first from the DALI bus to two ends of a load to generate a voltage signal, the voltage signal of the two ends of the load is detected, then a received end (e.g., an input pin) of a digital isolator is controlled according to the detection result, and the first DALI signal corresponding to a signal on the first receiving end of the digital isolator is transmitted to an MCU through a first transmitting end of the digital isolator.

[0050] In an embodiment, when a connecting command is sent by an operator or a connecting instruction is sent by the DALI bus, the DALI signal may be received from the DALI bus.

[0051] In an embodiment, as shown in Fig. 1, before block 102, the method may further include:

[0052] block 105, the first DALI signal is filtered; and

[0053] block 106, the first DALI signal as an AC signal is converted to the first DALI signal as a DC signal.

[0054] For example, in block 105, the first DALI signal is filtered by an EMI filter, so as to suppress noise in the DALI signal.

[0055] For example, in block 106, the first DALI signal sent by the DALI bus may be an AC signal, the AC signal may pass through a bridge rectifier, and the AC signal is converted to a DC signal. And then the DC signal may be applied to the two ends of the load.

[0056] In an embodiment, detecting a voltage difference of the first DALI signal (block 102) , for example, may include determining whether the voltage difference is larger than or equal to a threshold voltage.

[0057] In an embodiment, for example, detection of the voltage difference may be implemented by a voltage level detector, and the detector determines whether the voltage difference is larger than or equal to a threshold voltage of a transistor thereof.

[0058] Fig. 2 is a schematic diagram of block 103 with an embodiment of the present disclosure.

[0059] As shown in Fig. 2, block 103 may include:

[0060] block 201, the first DALI signal as a high-level signal is transmitted to the first receiving end of the digital isolator when it is detected that the voltage difference is larger than or equal to the threshold voltage; and

[0061] block 202, the first DALI signal as a low-level signal is transmitted to the first receiving end of the digital isolator when it is detected that the voltage difference is smaller than the threshold voltage.

[0062] In an embodiment, for example, in block 201, when it is detected that the voltage difference between the two ends of the load is larger than or equal to the threshold voltage of a transistor, the transistor is conducted, and the first DALI signal as a high-level signal is transmitted to the first receiving end of the digital isolator via the conducted transistor.

[0063] In an embodiment, for example, in block 202, when it is detected that the voltage difference between the two ends of the load is smaller than the threshold voltage of a transistor, the transistor is not conducted, and the first DALI signal as a low-level signal is transmitted to the first receiving end of the digital isolator via a ground terminal.

[0064] In an embodiment, as shown in Fig. 1, after block 106, the method may further include:

[0065] block 107, first DALI signal as a DC signal is kept within 2 mA.

[0066] Hence, the interface circuit may meet DALI standards.

[0067] In an embodiment, keeping first DALI signal as a DC signal within 2 mA may be implemented by a current source, but this disclosure is not limited thereto. For example, as long as the current may be guaranteed no over 2 mA from DALI, the current source may be removed.

[0068] Fig. 3 is a schematic diagram of a method for reducing delay time of a  DALI interface with an embodiment of the present disclosure, showing the direction of the DALI signal from the MAC to the DALI bus.

[0069] As shown in Fig. 3, when the DALI signal is from the MAC to the DALI bus the method may include:

[0070] block 301, a DALI signal (asecond DALI signal) coming from the MCU is received;

[0071] block 302, the second DALI signal is transmitted to a DALI signal rise edge and fall edge time control circuit through a second transmitting end of the digital isolator;

[0072] block 303, a switch connected to the DALI bus is controlled via the DALI signal rise edge and fall edge time control circuit; and

[0073] block 304, the second DALI signal is transmitted to the DALI bus via the switch according to a controlling result.

[0074] Hence, through the digital isolator and controlling the switch via the DALI signal rise edge and fall edge time control circuit, to driver the switch to achieve signal transmission, the digital isolator guarantees lower delay time of the DALI signal and the requirement of the rise edge and fall edge time of the DALI standard is also satisfied.

[0075] The direction of the second DALI signal is as follows: when a DALI signal is transmitted from an MCU to a DALI bus, the DALI signal is first from the MCU to a received end (e.g., an input pin) of a digital isolator, and the digital isolator output the DALI signal to the DALI signal rise edge and fall edge time control circuit to driver a switch to achieve signal transmission.

[0076] In an embodiment, the switch, for example, is a MosFET.

[0077] In an embodiment, in block 303, the controlling of the switch may be implemented by a capacitor of the DALI signal rise edge and fall edge time control circuit.

[0078] Fig. 4 is a schematic diagram of block 303 with an embodiment of the  present disclosure.

[0079] As shown in Fig. 4, block 303 may include:

[0080] block 401, when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a high-level signal, a capacitor in the DALI signal rise edge and fall edge time control circuit is charged, to transmit the high-level signal to the switch after the charging is completed.

[0081] block 402, when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a low-level signal, the capacitor in the DALI signal rise edge and fall edge time control circuit is discharged, to transmit the low-level signal to the switch after the discharging is completed.

[0082] The specific process of reducing delay time of a DALI interface is illustrated below through Fig. 5 in the case where a DALI signal is transmitted from a DALI bus to an MCU.

[0083] Fig. 5 is a flowchart of a method for reducing delay time of a DALI interface with an embodiment of the present disclosure.

[0084] As shown in Fig. 5, the method for reducing delay time of a DALI interface may include:

[0085] 501, a DALI signal (afirst DALI signal) is received from a DALI bus connected to the DALI interface;

[0086] For example, a connecting command is sent by an operator or a connecting instruction is sent by the DALI bus, the DALI signal may be received from the DALI bus. And the first DALI signal is an AC signal.

[0087] 502, the first DALI signal is filtered.

[0088] For example, the first DALI signal is filtered by an EMI filter.

[0089] 503, the first DALI signal as an AC signal is converted to the first DALI signal as a DC signal.

[0090] For example, the first DALI signal as an AC signal is converted to the first  DALI signal as a DC signal by a bridge rectifier;

[0091] 504, the current of the first DALI signal as the DC signal is limited within 2 mA.

[0092] For example, keeping the current of the first DALI signal as the DC signal within 2 mA may be implemented by a current source.

[0093] 505, a voltage difference of the first DALI signal is detected.

[0094] For example, the first DALI signal as the DC signal is applied to the two ends of a load.

[0095] 506, it is determined whether the voltage difference is larger than or equal to a threshold voltage; and if the voltage difference is larger than or equal to a threshold voltage, enters into 507, and if the voltage difference is smaller than a threshold voltage, then enters into 508;

[0096] For example, it is detected whether the voltage difference between the two ends of the load is larger than or equal to the threshold voltage of a transistor, if the detection result is YES, the transistor is conducted, and if the detection result is NO, the transistor is not conducted.

[0097] 507, the first DALI signal as a high-level signal is transmitted to the first receiving end of the digital isolator.

[0098] 509, the first DALI signal as the high-level signal is transmitted to an MCU through a first transmitting end of the digital isolator.

[0099] 508, the first DALI signal as a low-level signal is transmitted to the first receiving end of the digital isolator.

[0100] 510, the first DALI signal as the low-level signal is transmitted to an MCU through a first transmitting end of the digital isolator.

[0101] The specific process of reducing delay time of a DALI interface is illustrated below through Fig. 6 in the case where a DALI signal is transmitted from an MCU to a DALI bus.

[0102] Fig. 6 is another flowchart of a method for reducing delay time of a DALI interface with an embodiment of the present disclosure.

[0103] As shown in Fig. 6, the method may include:

[0104] 601, a DALI signal (asecond DALI signal) coming from the MCU is received;

[0105] 602, the second DALI signal is transmitted to a DALI signal rise edge and fall edge time control circuit through a second transmitting end of the digital isolator.

[0106] 603, it is determined that the second DALI signal is a high-level signal or a low-level signal; and if the second DALI signal is a high-level signal, enters into 604, and if the second DALI signal is a low-level signal, then enters into 605.

[0107] 604, a capacitor in the DALI signal rise edge and fall edge time control circuit is charged.

[0108] 606, the high-level signal is transmitted to the switch after the charging is completed.

[0109] 607, the second DALI signal as the high-level signal is transmitted to the DALI bus via the switch.

[0110] 605, the capacitor in the DALI signal rise edge and fall edge time control circuit is discharged.

[0111] 608, the low-level signal is transmitted to the switch after the discharging is completed.

[0112] 609, the second DALI signal as the low-level signal is transmitted to the DALI bus via the switch.

[0113] As can be seen from the above embodiments, through detecting a voltage difference of the first DALI signal between two ends of a load in the DALI interface and controlling a first receiving end of a digital isolator in the DALI interface according to a detection result, the digital isolator may guarantee lower delay time of the DALI signal from the DALI bus to the MCU, so that lower delay time of the  DALI interface is achieved with a simple circuit structure.

[0114] An apparatus for reducing delay time of a DALI interface is provided in an embodiment. The apparatus is corresponding to the method described in the embodiments.

[0115] Fig. 7 is a schematic diagram of an apparatus for reducing delay time of a DALI interface with an embodiment of the present disclosure.

[0116] As shown in Fig. 7, an apparatus 700 may include:

[0117] a first receiving unit 701 configured to receive a first DALI signal coming from a DALI bus connected to the DALI bus;

[0118] a detecting unit 702 configured to detect a voltage difference of the first DALI signal;

[0119] a first controlling unit 703 configured to control a first receiving end of a digital isolator; and

[0120] a first transmitting unit 704 configured to transmit the first DALI signal to an MCU through a first transmitting end of the digital isolator.

[0121] In an embodiment, as shown in Fig. 7, the apparatus 700 may further include:

[0122] a filtering unit 705 configured to filter the first DALI signal; and

[0123] a converting unit 706 configured to convert the first DALI signal as an AC signal to the first DALI signal as a DC signal.

[0124] In an embodiment, as shown in Fig. 7, the apparatus 700 may further include:

[0125] a limiting unit 707 configured to keep the current of the DALI interface within 2 mA.

[0126] In an embodiment, as shown in Fig. 7, the apparatus 700 may further  include:

[0127] a second receiving unit 708 configured to receive a second DALI signal coming from the MCU;

[0128] a second transmitting unit 709 configured to transmit the second DALI signal to a DALI signal rise edge and fall edge time control circuit through a second transmitting end of the digital isolator;

[0129] a second controlling unit 710 configured to control a switch connected to the DALI bus via the DALI signal rise edge and fall edge time control circuit; and

[0130] a third transmitting unit 711 configured to transmit the second DALI signal to the DALI bus via the switch according to a controlling result.

[0131] Fig. 8 is a schematic diagram of a detecting unit with an embodiment of the present disclosure.

[0132] As shown in Fig. 8, the detecting unit 702 may include:

[0133] a determining module 7021 configured to determine whether the voltage difference is larger than or equal to a threshold voltage.

[0134] Fig. 9 is a schematic diagram of a first controlling unit with an embodiment of the present disclosure.

[0135] As shown in Fig. 9, the first controlling unit 703 may include:

[0136] a first transmitting module 7031 configured to transmit the first DALI signal as a high-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is larger than or equal to the threshold voltage; and transmit the first DALI signal as a low-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is smaller than the threshold voltage.

[0137] Fig. 10 is a schematic diagram of a second controlling unit with an embodiment of the present disclosure.

[0138] As shown in Fig. 10, the second controlling unit 710 may include:

[0139] a charging and discharging module 7101 configured to, when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a high-level signal, charge a capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the high-level signal to the switch after the charging is completed; and, when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a low-level signal, discharge the capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the low-level signal to the switch after the discharging is completed.

[0140] In an embodiment, a voltage level detect unit may function as the detecting unit 702 and at least have a transistor.

[0141] In an embodiment, the DALI signal rise edge and fall edge time control circuit at least have a capacitor.

[0142] As can be seen from the above embodiments, through detecting a voltage difference of the first DALI signal between two ends of a load in the DALI interface and controlling a first receiving end of a digital isolator in the DALI interface according to a detection result, the digital isolator may guarantee lower delay time of the DALI signal from the DALI bus to the MCU, so that lower delay time of the DALI interface is achieved with a simple circuit structure.

[0143] A digital addressable lighting interface (DALI) interface is provided in an embodiment.

[0144] Fig. 11 is a schematic diagram of a DALI interface with an embodiment of the present disclosure, in which the DALI interface includes the apparatus for reducing delay time of a DALI interface according to the embodiments.

[0145] Fig. 11 shows a main unit (or module) of the apparatus for reducing delay time of a DALI interface included in a DALI interface.

[0146] As shown in Fig. 11, a DALI interface 1100 may include:

[0147] a filter unit 1101 configured to filter a DALI signal; for example, the filter unit 1101 may be an EMI filter;

[0148] a bridge rectifier 1102 configured to convert the DALI interface as an AC signal to a DC signal;

[0149] a current source 1103 configured to keep the current of the DALI signal within 2 mA;

[0150] a load unit 1104, the two ends thereof configured to be applied by the first DALI signal as the DC signal;

[0151] a voltage level detect unit 1105 configured to detect the voltage level between the two ends of the load; for example, the voltage level detect unit 1105 at least have a transistor;

[0152] a digital isolator 1106 configured to transmit the DALI signal to the MCU or transmit the DALI signal from the MCU to a DALI signal rise edge and fall edge time control circuit;

[0153] a DALI signal rise edge and fall edge time control circuit 1107 configured to control a switch; for example, the DALI signal rise edge and fall edge time control circuit 1107 at least have a capacitor; and

[0154] a switch 1108 configured to transmit the DALI signal to the DALI bus.

[0155] As can be seen from the above embodiments, through detecting a voltage difference of the first DALI signal between two ends of a load in the DALI interface and controlling a first receiving end of a digital isolator in the DALI interface according to a detection result, the digital isolator may guarantee lower delay time of the DALI signal from the DALI bus to the MCU, so that lower delay time of the DALI interface is achieved with a simple circuit structure.

[0156] A DALI lighting control system is provided in an embodiment.

[0157] Fig. 12 is a schematic diagram of a DALI lighting control system with an embodiment of the present disclosure.

[0158] As shown in Fig. 12, a DALI lighting control system 1200 may include:

[0159] a digital addressable lighting interface (DALI) interface, which is corresponding to the DALI interface 1100 described in the third embodiment;

[0160] the DALI bus 1201 connected to the DALI interface 1100; and

[0161] a DALI LED driver 1202 connected to the DALI bus 1201 and the DALI interface 1100.

[0162] In an embodiment, for example, the DALI lighting control system 1200 may include more than 2 DALI buses; in this case, the DALI lighting control system 1200 may include more DALI interfaces according to the number of the DALI buses, that is to say, the number of the DALI interfaces may equal to the number of the DALI buses; accordingly, the number of the DALI LED driver may equal to the number of the DALI buses.

[0163] In this case of including two DALI interfaces in the DALI lighting control system 1200, the two DALI interfaces may be connected via an MCU as described in the previous embodiments.

[0164] In an embodiment, the DALI lighting control system 1200 may further include a DALI power supply (not shown) connected to the DALI bus 1201, and it may be integrated into the DALI LED driver 1202 or be integrated into the DALI interface 1100, or may be separate. For example, the feature of the integrated DALI power supply is defined as a standard in the DiiA Specification of the DALI Alliance (Digital Illumination Interface Alliance) as DALI Part 250 Integrated Bus Power Supply.

[0165] In an embodiment, the DALI interface 1100 may be a standalone device connected to the DALI bus 1201 or as an alternative it could be also integrated into the LED driver 1202 with integrated DALI power supply (acting as a host (master) ) for other DALI devices like LED drivers which may act as a client.

[0166] In an embodiment, the DALI lighting control system 1200 may further include a DALI sensor and / or a user control device (such as a push button interface device) and / or a DALI touch panel (e.g., sensing light level and presence and receive wireless control commands e.g. from a computer, tablet or smartphone) which is (are)  connected to the DALI bus 1201.

[0167] As can be seen from the above embodiments, in the DALI lighting control system, through detecting a voltage difference of the first DALI signal between two ends of a load in the DALI interface and controlling a first receiving end of a digital isolator in the DALI interface according to a detection result, the digital isolator may guarantee lower delay time of the DALI signal from the DALI bus to the MCU, so that lower delay time of the DALI interface is achieved with a simple circuit structure.

[0168] An embodiment of this disclosure provides a computer readable program, which, when executed in a terminal equipment, causes a computer device to carry out the method as described in the first embodiment.

[0169] An embodiment of this disclosure provides a computer-readable storage medium, including a computer readable program, which causes a computer device to carry out the method as described in the first embodiment.

[0170] Generally, while operations are depicted in a particular order, this should not be understood as requiring that such operations be performed in the particular order shown or in sequential order, or that all illustrated operations be performed, to achieve desirable results. In certain circumstances, multitasking and parallel processing may be advantageous. Likewise, while several specific implementation details are contained in the above discussions, these should not be construed as limitations on the scope of the present disclosure, but rather as descriptions of features that may be specific to particular embodiments. Certain features that are described in the context of separate embodiments may also be implemented in combination in a single embodiment. Conversely, various features that are described in the context of a single embodiment may also be implemented in multiple embodiments separately or in any suitable sub-combination.

[0171] Although the present disclosure has been described in language specific to structural features and / or methodological acts, it is to be understood that the present disclosure defined in the appended claims is not necessarily limited to the specific features or acts described above. Rather, the specific features and acts described above are disclosed as example forms of implementing the claims.

Claims

1.A method for reducing delay time of a digital addressable lighting interface (DALI) interface, the method comprising:receiving a first DALI signal coming from a DALI bus connected to the DALI interface;detecting a voltage difference of the first DALI signal;controlling a first receiving end of a digital isolator according to a detection result; andtransmitting the first DALI signal to an MCU through a first transmitting end of the digital isolator.2.The method according to claim 1, wherein before the detecting a voltage difference of the first DALI signal, the method further comprises:filtering the first DALI signal; andconverting the first DALI signal as an AC signal to the first DALI signal as a DC signal.3.The method according to claim 1, wherein the detecting a voltage difference of the first DALI signal comprises:determining whether the voltage difference is larger than or equal to a threshold voltage.4.The method according to claim 3, wherein the controlling a first receiving end of a digital isolator according to a detection result comprises:transmitting the first DALI signal as a high-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is larger than or equal to the threshold voltage; andtransmitting the first DALI signal as a low-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is smaller than the threshold voltage.5.The method according to claim 2, wherein after the converting the first DALI signal as an AC signal to the first DALI signal as a DC signal, the method further comprises:keeping the current of the first DALI signal as a DC signal within 2 mA.6.The method according to claim 1, wherein the method further comprises:receiving a second DALI signal coming from the MCU;transmitting the second DALI signal to a DALI signal rise edge and fall edge time control circuit through a second transmitting end of the digital isolator;controlling a switch connected to the DALI bus via the DALI signal rise edge and fall edge time control circuit; andtransmitting the second DALI signal to the DALI bus via the switch according to a controlling result.7.The method according to claim 6, wherein the controlling a switch connected to the DALI bus via the DALI signal rise edge and fall edge time control circuit comprises:when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a high-level signal, charging a capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the high-level signal to the switch after the charging is completed; andwhen the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a low-level signal, discharging the capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the low-level signal to the switch after the discharging is completed.8.An apparatus for reducing delay time of a digital addressable lighting interface (DALI) interface, the apparatus comprising:a first receiving unit configured to receive a first DALI signal coming from a DALI bus connected to the DALI bus;a detecting unit configured to detect a voltage difference of the first DALI signal;a first controlling unit configured to control a first receiving end of a digital isolator; anda first transmitting unit configured to transmit the first DALI signal to an MCU through a first transmitting end of the digital isolator.9.The apparatus according to claim 8, wherein the apparatus further comprises:a filtering unit configured to filter the first DALI signal; anda converting unit configured to convert the first DALI signal as an AC signal to the first DALI signal as a DC signal.10.The apparatus according to claim 8, wherein the detecting unit comprises:a determining module configured to determine whether the voltage difference is larger than or equal to a threshold voltage.11.The apparatus according to claim 10, wherein the first controlling unit comprises:a first transmitting module configured to transmit the first DALI signal as a high-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is larger than or equal to the threshold voltage; and transmit the first DALI signal as a low-level signal to the first receiving end of the digital isolator when it is detected that the voltage difference is smaller than the threshold voltage.12.The apparatus according to claim 9, wherein the apparatus further comprises:a limiting unit configured to keep the first DALI signal as a DC signal within 2 mA.13.The apparatus according to claim 8, wherein the apparatus further comprises:a second receiving unit configured to receive a second DALI signal coming from the MCU;a second transmitting unit configured to transmit the second DALI signal to a DALI signal rise edge and fall edge time control circuit through a second transmitting end of the digital isolator;a second controlling unit configured to control a switch connected to the DALI bus via the DALI signal rise edge and fall edge time control circuit; anda third transmitting unit configured to transmit the second DALI signal to the DALI bus via the switch according to a controlling result.14.The apparatus according to claim 13, wherein the second controlling unit comprises:a charging and discharging module configured to, when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a high-level signal, charge a capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the high-level signal to the switch after the charging is completed; and, when the DALI signal rise edge and fall edge time control circuit receives the second DALI signal as a low-level signal, discharge the capacitor in the DALI signal rise edge and fall edge time control circuit, to transmit the low-level signal to the switch after the discharging is completed.15.A digital addressable lighting interface (DALI) interface, comprising the apparatus for reducing delay time of a digital addressable lighting interface (DALI) interface according to any one of claims 8-14.16.A DALI lighting control system, comprising:the digital addressable lighting interface (DALI) interface according to claim 15;the DALI bus connected to the DALI interface; anda DALI LED driver connected to the DALI bus and the DALI interface.17.A computer device, comprising a memory and a processor, the memory storing a computer program, and the processor being configured to execute the computer program to carry out the method as claimed in any one of claims 1 to 7.18.A computer-readable storage medium, the computer-readable storage medium stores a computer program, which executed by a processor carries out the method as claimed in any one of claims 1 to 7.

Images