Regional render refresh

Abstract

An apparatus for graphics processing, including computer programs encoded on storage media, for a regional render refresh system. A graphics processor may determine a region of interest (ROI) size for an ROI of a frame. The graphics processor may select a frame rate based on the determined ROI size. The graphics processor may render the ROI of the frame based on the selected frame rate. The graphics processor may output an indication of the rendered ROI of the frame.

Description

REGIONAL RENDER REFRESHTECHNICAL FIELD

[0001] The present disclosure relates generally to processing systems, and more particularly, to one or more techniques for graphics processing.

[0002] INTRODUCTION

[0003] Computing devices often perform graphics and / or display processing (e.g., utilizing a graphics processing unit (GPU) , a central processing unit (CPU) , a display processor, etc. ) to render and display visual content. Such computing devices may include, for example, computer workstations, mobile phones such as smartphones, embedded systems, personal computers, tablet computers, and video game consoles. GPUs are configured to execute a graphics processing pipeline that includes one or more processing stages, which operate together to execute graphics processing commands and output a frame. A central processing unit (CPU) may control the operation of the GPU by issuing one or more graphics processing commands to the GPU. Modern day CPUs are typically capable of executing multiple applications concurrently, each of which may need to utilize the GPU during execution. A display processor may be configured to convert digital information received from a CPU to analog values and may issue commands to a display panel for displaying the visual content. A device that provides content for visual presentation on a display may utilize a CPU, a GPU, and / or a display processor.

[0004] Current techniques may not address optimizing system resources when a first region of a display changes over a period of time and another region of the display does not change over the same period of time. There is a need for improved graphics processing techniques to optimize such system resources.

[0005] BRIEF SUMMARY

[0006] The following presents a simplified summary of one or more aspects in order to provide a basic understanding of such aspects. This summary is not an extensive overview of all contemplated aspects, and is intended to neither identify key or critical elements of all aspects nor delineate the scope of any or all aspects. Its sole purpose  is to present some concepts of one or more aspects in a simplified form as a prelude to the more detailed description that is presented later.

[0007] In an aspect of the disclosure, a method, a computer-readable medium, and an apparatus are provided. The apparatus a memory; and at least one processor coupled to the memory and, based at least in part on information stored in the memory, the at least one processor may be configured to determine a region of interest (ROI) size for an ROI of a frame. The at least one processor may be configured to select a frame rate based on the determined ROI size. The at least one processor may be configured to render the ROI of the frame based on the selected frame rate. The at least one processor may be configured to output an indication of the rendered ROI of the frame.

[0008] In some aspects, the techniques described herein relate to a method of graphics processing, including: determining a region of interest (ROI) size for an ROI of a frame; selecting a frame rate based on the determined ROI size; rendering the ROI of the frame based on the selected frame rate; and outputting an indication of the rendered ROI of the frame.

[0009] In some aspects, the techniques described herein relate to a method, further including: obtaining a second indication of the ROI of the frame from an application before a determination of the ROI size for the ROI of the frame.

[0010] In some aspects, the techniques described herein relate to a method, where the second indication of the ROI includes at least one of: the ROI size; a location associated with the ROI; or a number of layers associated with the ROI.

[0011] In some aspects, the techniques described herein relate to a method, where determining the ROI size for the ROI of the frame includes: determining the ROI size for the ROI of the frame based on the obtained second indication of the ROI.

[0012] In some aspects, the techniques described herein relate to a method, where rendering the ROI of the frame based on the selected frame rate includes: rendering the ROI of the frame further based on the number of layers associated with the ROI.

[0013] In some aspects, the techniques described herein relate to a method, where outputting the indication of the rendered ROI of the frame includes: outputting the indication of the rendered ROI of the frame based on the location associated with the ROI.

[0014] In some aspects, the techniques described herein relate to a method, where outputting the indicator of the rendered ROI of the frame includes: outputting the indication to a display processing unit (DPU) of a display.

[0015] In some aspects, the techniques described herein relate to a method, further including: rendering a full size of a previous frame at a default frame rate, where the selected frame rate is higher than the default frame rate; and outputting a second indication of the rendered full size of the previous frame before outputting the indication of the rendered ROI of the frame.

[0016] In some aspects, the techniques described herein relate to a method, further including: querying a display processing unit (DPU) for a pulse width modulation (PWM) associated with a display; and determining the default frame rate based on the PWM.

[0017] In some aspects, the techniques described herein relate to a method, where selecting the frame rate based on the determined ROI size includes: selecting the frame rate further based on the determined default frame rate.

[0018] In some aspects, the techniques described herein relate to a method, further including: receiving a second indication of an update to a non-ROI region of the frame; rendering a full size of a next frame at a default frame rate in response to a reception of the second indication, where the selected frame rate is higher than the default frame rate; and outputting a third indication of the rendered full size of the next frame after outputting the indication of the rendered ROI of the frame.

[0019] In some aspects, the techniques described herein relate to a method, where determining the ROI size includes: adding a first ROI size of a first ROI to a second ROI size of a second ROI to determine the ROI size.

[0020] In some aspects, the techniques described herein relate to a method, further including: obtaining a second indication of the first ROI size of the first ROI from a first application and a third indication of the second ROI size of the second ROI from a second application before a determination of the ROI size.

[0021] In some aspects, the techniques described herein relate to a method, where selecting the frame rate based on the determined ROI size includes: selecting a first frame rate based on the determined ROI size being less than or equal to a first threshold size and greater than a second threshold size; and selecting a second frame rate based on the determined ROI size being less than or equal to the second threshold size.

[0022] To the accomplishment of the foregoing and related ends, the one or more aspects include the features hereinafter fully described and particularly pointed out in the claims. The following description and the annexed drawings set forth in detail certain illustrative features of the one or more aspects. These features are indicative, however,  of but a few of the various ways in which the principles of various aspects may be employed, and this description is intended to include all such aspects and their equivalents.BRIEF DESCRIPTION OF THE DRAWINGS

[0023] FIG. 1 is a block diagram that illustrates an example content generation system in accordance with one or more techniques of this disclosure.

[0024] FIG. 2 illustrates an example GPU in accordance with one or more techniques of this disclosure.

[0025] FIG. 3 illustrates an example image or surface in accordance with one or more techniques of this disclosure.

[0026] FIG. 4 illustrates an example of a display, in accordance with one or more techniques of this disclosure.

[0027] FIG. 5 illustrates an example of a timing diagram for refreshing a panel of a display, in accordance with one or more techniques of this disclosure.

[0028] FIG. 6 illustrates an example of a timing diagram for refreshing a panel of a display, in accordance with one or more techniques of this disclosure.

[0029] FIG. 7 is a call flow diagram illustrating example communications between a graphics processing unit (GPU) and a display processing unit (DPU) in accordance with one or more techniques of this disclosure.

[0030] FIG. 8 is a flowchart of an example method of graphics processing in accordance with one or more techniques of this disclosure.DETAILED DESCRIPTION

[0031] Various aspects of systems, apparatuses, computer program products, and methods are described more fully hereinafter with reference to the accompanying drawings. This disclosure may, however, be embodied in many different forms and should not be construed as limited to any specific structure or function presented throughout this disclosure. Rather, these aspects are provided so that this disclosure will be thorough and complete, and will fully convey the scope of this disclosure to those skilled in the art. Based on the teachings herein one skilled in the art should appreciate that the scope of this disclosure is intended to cover any aspect of the systems, apparatuses, computer program products, and methods disclosed herein, whether implemented  independently of, or combined with, other aspects of the disclosure. For example, an apparatus may be implemented or a method may be practiced using any number of the aspects set forth herein. In addition, the scope of the disclosure is intended to cover such an apparatus or method which is practiced using other structure, functionality, or structure and functionality in addition to or other than the various aspects of the disclosure set forth herein. Any aspect disclosed herein may be embodied by one or more elements of a claim.

[0032] Although various aspects are described herein, many variations and permutations of these aspects fall within the scope of this disclosure. Although some potential benefits and advantages of aspects of this disclosure are mentioned, the scope of this disclosure is not intended to be limited to particular benefits, uses, or objectives. Rather, aspects of this disclosure are intended to be broadly applicable to different wireless technologies, system configurations, processing systems, networks, and transmission protocols, some of which are illustrated by way of example in the figures and in the following description. The detailed description and drawings are merely illustrative of this disclosure rather than limiting, the scope of this disclosure being defined by the appended claims and equivalents thereof.

[0033] Several aspects are presented with reference to various apparatus and methods. These apparatus and methods are described in the following detailed description and illustrated in the accompanying drawings by various blocks, components, circuits, processes, algorithms, and the like (collectively referred to as “elements” ) . These elements may be implemented using electronic hardware, computer software, or any combination thereof. Whether such elements are implemented as hardware or software depends upon the particular application and design constraints imposed on the overall system.

[0034] By way of example, an element, or any portion of an element, or any combination of elements may be implemented as a “processing system” that includes one or more processors (which may also be referred to as processing units) . Examples of processors include microprocessors, microcontrollers, graphics processing units (GPUs) , general purpose GPUs (GPGPUs) , central processing units (CPUs) , application processors, digital signal processors (DSPs) , reduced instruction set computing (RISC) processors, systems-on-chip (SOCs) , baseband processors, application specific integrated circuits (ASICs) , field programmable gate arrays  (FPGAs) , programmable logic devices (PLDs) , state machines, gated logic, discrete hardware circuits, and other suitable hardware configured to perform the various functionality described throughout this disclosure. One or more processors in the processing system may execute software. Software can be construed broadly to mean instructions, instruction sets, code, code segments, program code, programs, subprograms, software components, applications, software applications, software packages, routines, subroutines, objects, executables, threads of execution, procedures, functions, etc., whether referred to as software, firmware, middleware, microcode, hardware description language, or otherwise.

[0035] The term application may refer to software. As described herein, one or more techniques may refer to an application (e.g., software) being configured to perform one or more functions. In such examples, the application may be stored in a memory (e.g., on-chip memory of a processor, system memory, or any other memory) . Hardware described herein, such as a processor may be configured to execute the application. For example, the application may be described as including code that, when executed by the hardware, causes the hardware to perform one or more techniques described herein. As an example, the hardware may access the code from a memory and execute the code accessed from the memory to perform one or more techniques described herein. In some examples, components are identified in this disclosure. In such examples, the components may be hardware, software, or a combination thereof. The components may be separate components or sub-components of a single component.

[0036] In one or more examples described herein, the functions described may be implemented in hardware, software, or any combination thereof. If implemented in software, the functions may be stored on or encoded as one or more instructions or code on a computer-readable medium. Computer-readable media includes computer storage media. Storage media may be any available media that can be accessed by a computer. By way of example, and not limitation, such computer-readable media can include a random access memory (RAM) , a read-only memory (ROM) , an electrically erasable programmable ROM (EEPROM) , optical disk storage, magnetic disk storage, other magnetic storage devices, combinations of the aforementioned types of computer-readable media, or any other medium that can be used to store computer  executable code in the form of instructions or data structures that can be accessed by a computer.

[0037] As used herein, instances of the term “content” may refer to “graphical content, ” an “image, ” etc., regardless of whether the terms are used as an adjective, noun, or other parts of speech. In some examples, the term “graphical content, ” as used herein, may refer to a content produced by one or more processes of a graphics processing pipeline. In further examples, the term “graphical content, ” as used herein, may refer to a content produced by a processing unit configured to perform graphics processing. In still further examples, as used herein, the term “graphical content” may refer to a content produced by a graphics processing unit.

[0038] The following description is directed to examples for the purposes of describing innovative aspects of this disclosure. However, a person having ordinary skill in the art may recognize that the teachings herein may be applied in a multitude of ways. Some or all of the described examples may be implemented in any device or system that is capable of processing graphics commands. Various aspects relate generally to reprojecting and / or composing frames for a graphics processing unit (GPU) . Some aspects more specifically relate to applying reprojection fallback strategies during an excess system load (e.g., when a reprojection process for a frame will not complete in time to display the frame) . For example, a graphics system may have limited dynamic random access memory (DRAM) bandwidth due to concurrent work (e.g., rendering, GPU workload, high-intensity periods of camera data acquisition) , software control latencies (e.g., poorly optimized code, latencies when communicating with third-party applications) , bottlenecking hardware execution, and / or power / thermal throttling. Such loads may affect the calculated projected time for a reprojection process to complete within a threshold period of time. Use of remotely-rendered framebuffers (e.g., frames processed by a reprojection topology on a separate system, or a third-party system) , may also affect the time to render a frame. For example, use of a second reprojection process may conserve resources if a first reprojection process uses remote-rendered framebuffers having a high calculated latency value, or if a first reprojection process uses a large amount of bandwidth (e.g., WiFi, 5G bandwidth) and a system is configured to conserve use of that bandwidth with respect to transmission / reception of remote-rendered frames.

[0039] In some examples, a graphics processor (or graphics processor system) may determine a region of interest (ROI) size for an ROI of a frame. A ROI may be a region of a frame with a particular attribute, for example a ROI may have the attribute of displaying a content of interest (COI) (e.g., a streaming video, a game display) or may have the attribute of a dirty region (i.e., a region whose content is scheduled to update after a threshold period of time) . The processor may select a frame rate based on the determined ROI size. For example, the processor may select a first frame rate in response to the ROI size being less than or equal to a threshold size, and a second frame rate in response to the ROI size being greater than the threshold size. The processor may render the ROI of the frame based on the selected frame rate. The processor may render other portions of the frame (i.e., any portion of the frame that does not include the ROI) based on a default frame rate, or may refrain from rendering the other portions of the frame (e.g., if the non-ROI portions of the frame are static) . The processor may output an indication of the rendered ROI of the frame. For example, the processor may save the indication of the rendered ROI of the frame to a memory, or may transmit the indication of the rendered ROI of the frame to a display processing unit (DPU) or to a display.

[0040] A regional refresh engine may analyze an indication of a frame to be rendered to determine a set of dirty ROI regions of the frame. The regional refresh engine may check the frame’s dirty ROI region size that will be updated using an analysis of each layer’s status. In some aspects, the regional refresh engine may query a display system (e.g., a display driver, a component analyzing a display) to determine a number of layers that will be updated, and which portions of the layers have a dirty ROI. If the ROI region size is smaller than a preconfigured adaptive threshold, the regional refresh engine may boost the render-compose frame rate for the ROI to a higher frame rate (e.g., relative to a default frame rate for the entire display panel, relative to a previous frame rate for that portion of the display) instead of boosting the entire frame’s render / refresh frames per second (FPS) . The adaptive threshold may be configured by a user, by an operating system, by an application, or by any other suitable graphics processing entity. The regional refresh engine may analyze regional layers to update the status of which portions of each layer is dirty. Based on the identification of dirty portions of each regional layer, the regional refresh engine may control regional render / compose / refresh FPS boosting. Such an adaptive regional FPS  boosting strategy based on the region size analysis of an ROI may provide the system with dynamic loading optimization techniques. Such techniques may be based on a render / compose / refresh FPS and regional pixel throughput.

[0041] Particular aspects of the subject matter described in this disclosure can be implemented to realize one or more of the following potential advantages. In some examples, by rendering an ROI of a frame based on a determined ROI size, the described techniques can be used to increase the frame rate of an ROI to be as fast as possible for a smooth user interface (UI) experience. In some aspects, an entire graphics system may achieve a higher refresh rate than normal (e.g., a default refresh rate) without increasing system bandwidth usage. In other words, the total data / resources used by the system to increase the refresh rate may be unchanged, or may even be lower, if a portion of a frame about the ROI is refreshed at a higher rate while the rest of the frame remains static. Regional FPS boosting may balance performance and power on a device with a regional refresh engine that renders an ROI of a frame based on the determined ROI size. Using a size of an ROI to control how a regional refresh engine boosts the FPS level of the ROI may improve the run time for a central processing unit (CPU) , GPU, DPU, and / or a display serial interface (DSI) link.

[0042] The examples describe herein may refer to a use and functionality of a graphics processing unit (GPU) . As used herein, a GPU can be any type of graphics processor, and a graphics processor can be any type of processor that is designed or configured to process graphics content. For example, a graphics processor or GPU can be a specialized electronic circuit that is designed for processing graphics content. As an additional example, a graphics processor or GPU can be a general purpose processor that is configured to process graphics content.

[0043] FIG. 1 is a block diagram that illustrates an example content generation system 100 configured to implement one or more techniques of this disclosure. The content generation system 100 includes a device 104. The device 104 may include one or more components or circuits for performing various functions described herein. In some examples, one or more components of the device 104 may be components of a SOC. The device 104 may include one or more components configured to perform one or more techniques of this disclosure. In the example shown, the device 104 may include a processing unit 120, a content encoder / decoder 122, and a system memory  124. In some aspects, the device 104 may include a number of components (e.g., a communication interface 126, a transceiver 132, a receiver 128, a transmitter 130, a display processor 127, and one or more displays 131) . Display (s) 131 may refer to one or more displays 131. For example, the display 131 may include a single display or multiple displays, which may include a first display and a second display. The first display may be a left-eye display and the second display may be a right-eye display. In some examples, the first display and the second display may receive different frames for presentment thereon. In other examples, the first and second display may receive the same frames for presentment thereon. In further examples, the results of the graphics processing may not be displayed on the device, e.g., the first display and the second display may not receive any frames for presentment thereon. Instead, the frames or graphics processing results may be transferred to another device. In some aspects, this may be referred to as split-rendering.

[0044] The processing unit 120 may include an internal memory 121. The processing unit 120 may be configured to perform graphics processing using a graphics processing pipeline 107. The content encoder / decoder 122 may include an internal memory 123. In some examples, the device 104 may include a processor, which may be configured to perform one or more display processing techniques on one or more frames generated by the processing unit 120 before the frames are displayed by the one or more displays 131. While the processor in the example content generation system 100 is configured as a display processor 127, it should be understood that the display processor 127 is one example of the processor and that other types of processors, controllers, etc., may be used as substitute for the display processor 127. The display processor 127 may be configured to perform display processing. For example, the display processor 127 may be configured to perform one or more display processing techniques on one or more frames generated by the processing unit 120. The one or more displays 131 may be configured to display or otherwise present frames processed by the display processor 127. In some examples, the one or more displays 131 may include one or more of a liquid crystal display (LCD) , a plasma display, an organic light emitting diode (OLED) display, a projection display device, an augmented reality display device, a virtual reality display device, a head-mounted display, or any other type of display device.

[0045] Memory external to the processing unit 120 and the content encoder / decoder 122, such as system memory 124, may be accessible to the processing unit 120 and the content encoder / decoder 122. For example, the processing unit 120 and the content encoder / decoder 122 may be configured to read from and / or write to external memory, such as the system memory 124. The processing unit 120 may be communicatively coupled to the system memory 124 over a bus. In some examples, the processing unit 120 and the content encoder / decoder 122 may be communicatively coupled to the internal memory 121 over the bus or via a different connection.

[0046] The content encoder / decoder 122 may be configured to receive graphical content from any source, such as the system memory 124 and / or the communication interface 126. The system memory 124 may be configured to store received encoded or decoded graphical content. The content encoder / decoder 122 may be configured to receive encoded or decoded graphical content, e.g., from the system memory 124 and / or the communication interface 126, in the form of encoded pixel data. The content encoder / decoder 122 may be configured to encode or decode any graphical content.

[0047] The internal memory 121 or the system memory 124 may include one or more volatile or non-volatile memories or storage devices. In some examples, internal memory 121 or the system memory 124 may include RAM, static random access memory (SRAM) , dynamic random access memory (DRAM) , erasable programmable ROM (EPROM) , EEPROM, flash memory, a magnetic data media or an optical storage media, or any other type of memory. The internal memory 121 or the system memory 124 may be a non-transitory storage medium according to some examples. The term “non-transitory” may indicate that the storage medium is not embodied in a carrier wave or a propagated signal. However, the term “non-transitory” should not be interpreted to mean that internal memory 121 or the system memory 124 is non-movable or that its contents are static. As one example, the system memory 124 may be removed from the device 104 and moved to another device. As another example, the system memory 124 may not be removable from the device 104.

[0048] The processing unit 120 may be a CPU, a GPU, GPGPU, or any other processing unit that may be configured to perform graphics processing. In some examples, the processing unit 120 may be integrated into a motherboard of the device 104. In further examples, the processing unit 120 may be present on a graphics card that is installed in a port of the motherboard of the device 104, or may be otherwise incorporated  within a peripheral device configured to interoperate with the device 104. The processing unit 120 may include one or more processors, such as one or more microprocessors, GPUs, ASICs, FPGAs, arithmetic logic units (ALUs) , DSPs, discrete logic, software, hardware, firmware, other equivalent integrated or discrete logic circuitry, or any combinations thereof. If the techniques are implemented partially in software, the processing unit 120 may store instructions for the software in a suitable, non-transitory computer-readable storage medium, e.g., internal memory 121, and may execute the instructions in hardware using one or more processors to perform the techniques of this disclosure. Any of the foregoing, including hardware, software, a combination of hardware and software, etc., may be considered to be one or more processors.

[0049] The content encoder / decoder 122 may be any processing unit configured to perform content decoding. In some examples, the content encoder / decoder 122 may be integrated into a motherboard of the device 104. The content encoder / decoder 122 may include one or more processors, such as one or more microprocessors, application specific integrated circuits (ASICs) , field programmable gate arrays (FPGAs) , arithmetic logic units (ALUs) , digital signal processors (DSPs) , video processors, discrete logic, software, hardware, firmware, other equivalent integrated or discrete logic circuitry, or any combinations thereof. If the techniques are implemented partially in software, the content encoder / decoder 122 may store instructions for the software in a suitable, non-transitory computer-readable storage medium, e.g., internal memory 123, and may execute the instructions in hardware using one or more processors to perform the techniques of this disclosure. Any of the foregoing, including hardware, software, a combination of hardware and software, etc., may be considered to be one or more processors.

[0050] In some aspects, the content generation system 100 may include a communication interface 126. The communication interface 126 may include a receiver 128 and a transmitter 130. The receiver 128 may be configured to perform any receiving function described herein with respect to the device 104. Additionally, the receiver 128 may be configured to receive information, e.g., eye or head position information, rendering commands, and / or location information, from another device. The transmitter 130 may be configured to perform any transmitting function described herein with respect to the device 104. For example, the transmitter 130 may be  configured to transmit information to another device, which may include a request for content. The receiver 128 and the transmitter 130 may be combined into a transceiver 132. In such examples, the transceiver 132 may be configured to perform any receiving function and / or transmitting function described herein with respect to the device 104.

[0051] Referring again to FIG. 1, in certain aspects, the processing unit 120 may include a regional refresh engine 198 configured to determine an ROI size for an ROI of a frame. The regional refresh engine 198 may be configured to select a frame rate based on the determined ROI size. The regional refresh engine 198 may be configured to render the ROI of the frame based on the selected frame rate. The regional refresh engine 198 may be configured to output an indication of the rendered ROI of the frame. Although the following description may be focused on graphics processing, the concepts described herein may be applicable to other similar processing techniques.

[0052] A device, such as the device 104, may refer to any device, apparatus, or system configured to perform one or more techniques described herein. For example, a device may be a server, a base station, a user equipment, a client device, a station, an access point, a computer such as a personal computer, a desktop computer, a laptop computer, a tablet computer, a computer workstation, or a mainframe computer, an end product, an apparatus, a phone, a smart phone, a server, a video game platform or console, a handheld device such as a portable video game device or a personal digital assistant (PDA) , a wearable computing device such as a smart watch, an augmented reality device, or a virtual reality device, a non-wearable device, a display or display device, a television, a television set-top box, an intermediate network device, a digital media player, a video streaming device, a content streaming device, an in-vehicle computer, any mobile device, any device configured to generate graphical content, or any device configured to perform one or more techniques described herein. Processes herein may be described as performed by a particular component (e.g., a GPU) but in other embodiments, may be performed using other components (e.g., a CPU) consistent with the disclosed embodiments.

[0053] GPUs can process multiple types of data or data packets in a GPU pipeline. For instance, in some aspects, a GPU can process two types of data or data packets, e.g., context register packets and draw call data. A context register packet can be a set of  global state information, e.g., information regarding a global register, shading program, or constant data, which can regulate how a graphics context will be processed. For example, context register packets can include information regarding a color format. In some aspects of context register packets, there can be a bit or bits that indicate which workload belongs to a context register. Also, there can be multiple functions or programming running at the same time and / or in parallel. For example, functions or programming can describe a certain operation, e.g., the color mode or color format. Accordingly, a context register can define multiple states of a GPU.

[0054] Context states can be utilized to determine how an individual processing unit functions, e.g., a vertex fetcher (VFD) , a vertex shader (VS) , a shader processor, or a geometry processor, and / or in what mode the processing unit functions. In order to do so, GPUs can use context registers and programming data. In some aspects, a GPU can generate a workload, e.g., a vertex or pixel workload, in the pipeline based on the context register definition of a mode or state. Certain processing units, e.g., a VFD, can use these states to determine certain functions, e.g., how a vertex is assembled. As these modes or states can change, GPUs may need to change the corresponding context. Additionally, the workload that corresponds to the mode or state may follow the changing mode or state.

[0055] FIG. 2 illustrates an example GPU 200 in accordance with one or more techniques of this disclosure. As shown in FIG. 2, GPU 200 includes command processor (CP) 210, draw call packets 212, VFD 220, VS 222, vertex cache (VPC) 224, triangle setup engine (TSE) 226, rasterizer (RAS) 228, Z process engine (ZPE) 230, pixel interpolator (PI) 232, fragment shader (FS) 234, render backend (RB) 236, L2 cache (UCHE) 238, and system memory 240. Although FIG. 2 displays that GPU 200 includes processing units 220-238, GPU 200 can include a number of additional processing units. Additionally, processing units 220-238 are merely an example and any combination or order of processing units can be used by GPUs according to the present disclosure. GPU 200 also includes command buffer 250, context register packets 260, and context states 261.

[0056] As shown in FIG. 2, a GPU can utilize a CP, e.g., CP 210, or hardware accelerator to parse a command buffer into context register packets, e.g., context register packets 260, and / or draw call data packets, e.g., draw call packets 212. The CP 210 can then send the context register packets 260 or draw call data packets 212 through separate  paths to the processing units or blocks in the GPU. Further, the command buffer 250 can alternate different states of context registers and draw calls. For example, a command buffer can simultaneously store the following information: context register of context N, draw call (s) of context N, context register of context N+1, and draw call (s) of context N+1.

[0057] GPUs can render images in a variety of different ways. In some instances, GPUs can render an image using direct rendering and / or tiled rendering. In tiled rendering GPUs, an image can be divided or separated into different sections or tiles. After the division of the image, each section or tile can be rendered separately. Tiled rendering GPUs can divide computer graphics images into a grid format, such that each portion of the grid, i.e., a tile, is separately rendered. In some aspects of tiled rendering, during a binning pass, an image can be divided into different bins or tiles. In some aspects, during the binning pass, a visibility stream can be constructed where visible primitives or draw calls can be identified. A rendering pass may be performed after the binning pass. In contrast to tiled rendering, direct rendering does not divide the frame into smaller bins or tiles. Rather, in direct rendering, the entire frame is rendered at a single time (i.e., without a binning pass) . Additionally, some types of GPUs can allow for both tiled rendering and direct rendering (e.g., flex rendering) .

[0058] In some aspects, GPUs can apply the drawing or rendering process to different bins or tiles. For instance, a GPU can render to one bin, and perform all the draws for the primitives or pixels in the bin. During the process of rendering to a bin, the render targets can be located in GPU internal memory (GMEM) . In some instances, after rendering to one bin, the content of the render targets can be moved to a system memory and the GMEM can be freed for rendering the next bin. Additionally, a GPU can render to another bin, and perform the draws for the primitives or pixels in that bin. Therefore, in some aspects, there might be a small number of bins, e.g., four bins, that cover all of the draws in one surface. Further, GPUs can cycle through all of the draws in one bin, but perform the draws for the draw calls that are visible, i.e., draw calls that include visible geometry. In some aspects, a visibility stream can be generated, e.g., in a binning pass, to determine the visibility information of each primitive in an image or scene. For instance, this visibility stream can identify whether a certain primitive is visible or not. In some aspects, this information can be used to remove primitives that are not visible so that the non-visible primitives are not  rendered, e.g., in the rendering pass. Also, at least some of the primitives that are identified as visible can be rendered in the rendering pass.

[0059] In some aspects of tiled rendering, there can be multiple processing phases or passes. For instance, the rendering can be performed in two passes, e.g., a binning, a visibility or bin-visibility pass and a rendering or bin-rendering pass. During a visibility pass, a GPU can input a rendering workload, record the positions of the primitives or triangles, and then determine which primitives or triangles fall into which bin or area. In some aspects of a visibility pass, GPUs can also identify or mark the visibility of each primitive or triangle in a visibility stream. During a rendering pass, a GPU can input the visibility stream and process one bin or area at a time. In some aspects, the visibility stream can be analyzed to determine which primitives, or vertices of primitives, are visible or not visible. As such, the primitives, or vertices of primitives, that are visible may be processed. By doing so, GPUs can reduce the unnecessary workload of processing or rendering primitives or triangles that are not visible.

[0060] In some aspects, during a visibility pass, certain types of primitive geometry, e.g., position-only geometry, may be processed. Additionally, depending on the position or location of the primitives or triangles, the primitives may be sorted into different bins or areas. In some instances, sorting primitives or triangles into different bins may be performed by determining visibility information for these primitives or triangles. For example, GPUs may determine or write visibility information of each primitive in each bin or area, e.g., in a system memory. This visibility information can be used to determine or generate a visibility stream. In a rendering pass, the primitives in each bin can be rendered separately. In these instances, the visibility stream can be fetched from memory and used to remove primitives which are not visible for that bin.

[0061] Some aspects of GPUs or GPU architectures can provide a number of different options for rendering, e.g., software rendering and hardware rendering. In software rendering, a driver or CPU can replicate an entire frame geometry by processing each view one time. Additionally, some different states may be changed depending on the view. As such, in software rendering, the software can replicate the entire workload by changing some states that may be utilized to render for each viewpoint in an image. In certain aspects, as GPUs may be submitting the same workload multiple times for each viewpoint in an image, there may be an increased amount of overhead. In hardware rendering, the hardware or GPU may be responsible for replicating or  processing the geometry for each viewpoint in an image. Accordingly, the hardware can manage the replication or processing of the primitives or triangles for each viewpoint in an image.

[0062] FIG. 3 illustrates image or surface 300, including multiple primitives divided into multiple bins in accordance with one or more techniques of this disclosure. As shown in FIG. 3, image or surface 300 includes area 302, which includes primitives 321, 322, 323, and 324. The primitives 321, 322, 323, and 324 are divided or placed into different bins, e.g., bins 310, 311, 312, 313, 314, and 315. FIG. 3 illustrates an example of tiled rendering using multiple viewpoints for the primitives 321-324. For instance, primitives 321-324 are in first viewpoint 350 and second viewpoint 351. As such, the GPU processing or rendering the image or surface 300 including area 302 can utilize multiple viewpoints or multi-view rendering.

[0063] As indicated herein, GPUs or graphics processors can use a tiled rendering architecture to reduce power consumption or save memory bandwidth. As further stated above, this rendering method can divide the scene into multiple bins, as well as include a visibility pass that identifies the triangles that are visible in each bin. Thus, in tiled rendering, a full screen can be divided into multiple bins or tiles. The scene can then be rendered multiple times, e.g., one or more times for each bin.

[0064] In aspects of graphics rendering, some graphics applications may render to a single target, i.e., a render target, one or more times. For instance, in graphics rendering, a frame buffer on a system memory may be updated multiple times. The frame buffer can be a portion of memory or random access memory (RAM) , e.g., containing a bitmap or storage, to help store display data for a GPU. The frame buffer can also be a memory buffer containing a complete frame of data. Additionally, the frame buffer can be a logic buffer. In some aspects, updating the frame buffer can be performed in bin or tile rendering, where, as discussed above, a surface is divided into multiple bins or tiles and then each bin or tile can be separately rendered. Further, in tiled rendering, the frame buffer can be partitioned into multiple bins or tiles.

[0065] As indicated herein, in some aspects, such as in bin or tiled rendering architecture, frame buffers can have data stored or written to them repeatedly, e.g., when rendering from different types of memory. This can be referred to as resolving and unresolving the frame buffer or system memory. For example, when storing or writing to one frame buffer and then switching to another frame buffer, the data or information on  the frame buffer can be resolved from the GMEM at the GPU to the system memory, i.e., memory in the double data rate (DDR) RAM or dynamic RAM (DRAM) .

[0066] In some aspects, the system memory can also be system-on-chip (SoC) memory or another chip-based memory to store data or information, e.g., on a device or smart phone. The system memory can also be physical data storage that is shared by the CPU and / or the GPU. In some aspects, the system memory can be a DRAM chip, e.g., on a device or smart phone. Accordingly, SoC memory can be a chip-based manner in which to store data.

[0067] In some aspects, the GMEM can be on-chip memory at the GPU, which can be implemented by static RAM (SRAM) . Additionally, GMEM can be stored on a device, e.g., a smart phone. As indicated herein, data or information can be transferred between the system memory or DRAM and the GMEM, e.g., at a device. In some aspects, the system memory or DRAM can be at the CPU or GPU. Additionally, data can be stored at the DDR or DRAM. In some aspects, such as in bin or tiled rendering, a small portion of the memory can be stored at the GPU, e.g., at the GMEM. In some instances, storing data at the GMEM may utilize a larger processing workload and / or consume more power compared to storing data at the frame buffer or system memory.

[0068] FIG. 4 illustrates a display 400 having a region 402, a region 404, and a region 406. The display 400 may be, for example, a panel on a mobile device. Such mobile devices may include foldable phones. The display 400 may be controlled by a DPU that receives rendered frames from a GPU. The display resolution of the display 400 may have any suitable attributes, for example a 1644 x 3840 pixel display with 537 pixels per inch (ppi) , or a 1290 x 2796 pixel display with 458 ppi. Such resolutions may be 1K, 2K, 4K, or even more. With such high resolutions, it may be a challenge to achieve a high refresh rate, as pixel data significantly increases with a higher refresh rate. Some organic light emitting diode (OLED) displays may reach 240 Hz+, 360 Hz+, or even 480 Hz+ FPS with a 3K+ resolution. Executing applications using such high FPS and high resolutions concurrently may challenge the performance and power consumption of a system on a chip (SOC) .

[0069] The display 400 may have a plurality of applications executing concurrently, where each application displays content in different regions of the display 400. For example, a first application may display content in region 402, a second application may display content in region 404, and a third application may display content in region 406. In  other applications, a single application may display different content in different regions of the display 400. For example, a gaming application may display a log in region 402, a character environment in region 404, and a character inventory in region 406. A display may include a set of panels controlled by a set of GPUs and / or a set of DPUs. The set of GPUs may render frames for the display 400, and the set of DPUs may compose frames into a composition frame for the display 400.

[0070] Portions of the display 400 may be dirty, which means that content is scheduled to be updated in that portion of the display within a threshold period of time (e.g., 100 ms) . For example, the region 404 may be a dirty region, and the region 402 and region 406 may be static. In such situations, a graphics processing system may be able to increase performance by increasing the render rate for the region 404, while not increasing the render rate for the region 402 and the region 406. In some aspects, the graphics processing system may maintain the render rate for the region 402 and the region 406 while increasing the render rate for the region 404. In other aspects, the graphics processing system may hold the content for the region 402 and the region 406 static while increasing the render rate for the region 404. In still other aspects, the graphics processing system may decrease the render rate for the region 402 and the region 406 while increasing the render rate for the region 404.

[0071] In some aspects, a regional refresh engine may obtain an indicator of a dirty region, or a set of dirty regions, of a frame or a display from a display system. For example, the display system may determine the number of layers that are updating, and which portions of a panel are dirty. When an application queues a buffer to a display system, the input may inform the display system what portions of a frame are dirty and what portions of a frame are static. The regional refresh engine may query the display system to obtain an indicator of which portions of the frame are dirty, and may increase the refresh rate for ROIs that correspond with the indicator.

[0072] FIG. 5 illustrates a timing diagram 500 for refreshing a panel of a display, such as the display 400. A display system may use a plurality of components to refresh a panel of a display. For example, a renderer (e.g., a GPU) may render a full-frame 502. The renderer may render the full-frame 502 based on an application (app) configured to queue a buffer to a display system. The renderer may render the full-frame 502 in a period of time, for example 8.33 ms. In other words, from the time the renderer may be configured to receive an indication to render the frame to the time the renderer  outputs the full-frame 502, 8.33 ms may have passed. The renderer may determine the hardware (HW) vertical synchronization (vsync) rate for rendering the full-frame 502 based on a pulse width modulation (PWM) . For example, a 120 Hz refresh rate may indicate to the renderer to render each frame, such as the full-frame 502, within 8.33 ms.

[0073] The renderer may output the full-frame 502 to a composition engine (e.g., a DPU) for composition of the full-frame 504. The composition engine may use, for example, a Surface FlingerTM composition service on a mobile device. The composition engine may compose the full-frame 504 based on the full-frame 502. The composition engine may output the full-frame 504 to a display interface, for example a mobile industry processor interface (MIPI) display serial interface (DSI) . The display interface may be implemented on a DPU. The display interface may output the full-frame 506 to a display based on the full-frame 504. The full-frame 508 may be displayed to the panel in response to the indication of the output by the display interface. A panel refresh of a full frame may be performed every 8.33 ms for a display with a 120 Hz refresh rate. However, less resources, or the same amount of resources, may be used to render a ROI of a frame at a higher frame rate in some aspects.

[0074] FIG. 6 illustrates a timing diagram 600 for refreshing a panel of a display, such as the display 400. The display system with the timing of the timing diagram 600 may be similar to the display system with the timing of the timing diagram 500, with a renderer rendering the full-frame 502 in 8.33 ms, a composition engine composing the full-frame 504 based on the full-frame 502, and a display interface outputting the full-frame 506 for display on a panel. A regional refresh engine may determine the HW vsync rate of the panel, for example based on a PWM frequency specification (e.g., electromagnetic (EM) pulse) of an OLED panel. In some aspects, the regional refresh engine may obtain the HW vsync rate from a DPU via a query. During run time, the regional refresh engine may determine that a subsequent frame for display on the panel has a dirty ROI that is less than the size of the entire panel. The regional refresh engine may check the frame's dirty ROI region size (e.g., the size of a single ROI, the size of the sum of all of the dirty ROIs of the panel) that will be updated. The regional refresh engine may determine the dirty ROI region size based on each layer's updating status. In response to the ROI region size being smaller than a preconfigured adaptive threshold (e.g., 25%of the total panel size) , the regional  refresh engine may boost the render-compose frame rate of the ROI to be a higher frame rate. The regional refresh engine may boost the frame rate of the ROI region (s) instead of boosting the entire frame's render / refresh FPS.

[0075] The regional refresh engine may determine the render-refresh frame rate based on the dirty ROI region size. In some aspects, the regional refresh engine may boost the render-refresh rate to a higher rate the smaller the dirty ROI region size. For example, in response to the dirty ROI region size being less than 50%of the entire frame resolution, the regional refresh engine may boost the ROI render-compose frame rate from 120 Hz (default max display FPS at 8.33 ms per frame) to 240 Hz (4.16 ms per frame) . In some aspects, the regional refresh engine may use a table to select a render-refresh rate. For example, in response to the dirty ROI region size being greater or equal to 25%of the entire frame resolution, but less than 50%of the entire frame resolution, the regional refresh engine may boost the ROI render-compose frame rate to 240 Hz, in response to the dirty ROI region size being less than 25%of the entire frame resolution, the regional refresh engine may boost the ROI render-compose frame rate to 480 Hz, and in response to the dirty ROI region size being greater or equal to 50%of the entire frame resolution, the regional refresh engine may not boost the ROI render-compose frame rate, allowing the entire display (or just the ROI region (s) ) to refresh at 120 Hz. The preconfigured adaptive threshold (s) may be defined by experimentation, by system specifications, or by an admin user of the regional refresh engine.

[0076] The regional refresh engine may indicate for the renderer to render the full-frame 502 in 8.33 ms (at 120 Hz) . The full-frame 502 may be referred to as frame N. The regional refresh engine may indicate for the renderer to render the ROI 602 in 4.16 ms (at 240 Hz) . The ROI 602 may have a size of less than 50%of the full-frame 502. The ROI 602 may be referred to as frame N+1. The regional refresh engine may indicate for the renderer to render the ROI 612 in 4.16 ms (at 240 Hz) . The ROI 612 may have a size of less than 50%of the full-frame 502. The ROI 612 may be referred to as frame N+2. The renderer may be controlled by a set of applications that output indications of frames of a display panel. In some aspects, a single application may output indications for the entire display. In other aspects, a plurality of applications may output indications for different portions of the display. The set of applications may output each dirty ROI region size, location, and number of layers for each dirty ROI  region. In some aspects, the regional refresh engine may obtain this data when the set of applications queue an output display buffer to a display system.

[0077] The rendered frames may be passed down the system for display to a display panel. For example, the renderer may render the full-frame 502 and may output the full-frame 502 to the composition engine. The composition engine may compose the full-frame 504 based on the full-frame 502 received from the renderer. The display interface may obtain the full-frame 504 from the composition engine, and may output the full-frame 506 to a panel. The full-frame 508 may be displayed to the panel in response to the indication of the output by the display interface. Similarly, the renderer may render the ROI 602 and may output the ROI 602 to the composition engine. The composition engine may compose the ROI 604 based on the ROI 602 received from the renderer. The display interface may obtain the ROI 604 from the composition engine, and may output the ROI 606 to a panel. The ROI 608 may be displayed to the panel in response to the indication of the output by the display interface. Similarly, the renderer may render the ROI 612 and may output the ROI 612 to the composition engine. The composition engine may compose the ROI 614 based on the ROI 612 received from the renderer. The display interface may obtain the ROI 614 from the composition engine, and may output the ROI 616 to a panel. The ROI 618 may be displayed to the panel in response to the indication of the output by the display interface. The render-refresh rate of the full-frame 508 may be 120 Hz (rendered within 8.33 ms) , while the render-refresh rate of the ROI 608 and the ROI 618 may be 240 Hz (rendered within 4.16 ms) . The regional refresh engine may continue to indicate to the renderer to render various ROI at the higher refresh rate until the size of the ROI is greater or equal to the preconfigured adaptive threshold. In response to the size of the ROI being greater or equal to the preconfigured adaptive threshold, the regional refresh engine may reset the frame rate for the entire panel to the default render-refresh rate, or may reset the frame rate for the new ROI to the default render-refresh rate (e.g., 120 Hz) .

[0078] FIG. 7 is a call flow diagram 700 illustrating example communications between a GPU 702 and a DPU 704. The GPU 702 may be configured to render a dirty ROI based on a size of the ROI, or a size of the sum total of all ROIs of a frame. The DPU may be configured to process a rendered frame, for example by generating a  composition of a layer based on a set of frames, and by outputting an indication of the composition to a display interface (e.g., a MIPI DSI) .

[0079] At 706, the GPU 702 may obtain a set of indications of a set of dirty ROIs from a set of applications. The set of dirty ROIs may indicate all ROIs for frames of a display panel at a point of time. A single point of time may correspond with a set of layers. Each of the set of layers may correspond with a set of frames that compose each layer. Each of the set of frames may have a set of dirty ROIs. An indication of a dirty ROI may include an indicator of the size of the ROI, a location associated with the ROI, and / or a number of layers associated with the ROI. In some aspects, the GPU 702 may obtain different indications from different applications. For example, a first application may output a display buffer for a first portion of a display panel, and a second application may output a display buffer for a second portion of a display panel.

[0080] At 708, the GPU 702 may determine a ROI size for a set of ROIs that correspond with a frame. In some aspects, a frame may have one dirty ROI. In some aspects, a frame may have a set of dirty ROIs, and the GPU 702 may determine the ROI size by summing the size of each of the set of dirty ROIs for the frame. In other words, the GPU 702 may add a first ROI size of a first ROI to a second ROI size of a second ROI to determine the total ROI size of both the first ROI and the second ROI. Any number of ROIs may be summed to determine the sum total ROI size. In some aspects, at least two of the set of dirty ROIs may have overlapping locations, and the GPU 702 may determine the ROI size by virtually overlaying the set of dirty ROIs on a virtual frame, and then calculating the area of the overlaid set of dirty ROIs.

[0081] At 710, the GPU 702 may select a frame rate based on the ROI size. In some aspects, the GPU 702 may select the frame rate based on a table of ROI sizes and corresponding frame rates. In some aspects, the GPU 702 may select the frame rate based on the ROI size and at least one of a number of layers associated with the ROI and / or a location of the ROI. For example, the table may indicate ROI sizes and number of layers with corresponding frame rates. In some aspects, the table may indicate a plurality of frame rates. For example, the table may indicate a first frame rate based on an ROI size being less than or equal to a first threshold size and greater than a second threshold size, and may indicate a second frame rate based on the ROI size being less than or equal to the second threshold size.

[0082] In some aspects, the GPU 702 may select a frame rate based on a default frame rate. For example, the GPU 702 may query the DPU 704 for a PWM associated with a display, and may determine the default frame rate based on the PWM. In some aspects, the GPU may select the frame rate as a function of the default frame rate, for example by doubling the default frame rate if the ROI is less than 50%of the size of the full frame, or by quadrupling the default frame rate if the ROI is less than 25%of the size of the full frame.

[0083] At 712, the GPU 702 may render the ROIs of a frame at the selected frame rate. The GPU 702 may render the ROI of the frame based on the number of layers associated with the ROI (e.g., lower frame rate for a higher number of layers) . The GPU 702 may output an indication of the set of rendered ROIs 714 to the DPU 704. The DPU 704 may receive the indication of the set of rendered ROIs 714 from the GPU 702.

[0084] At 716, the DPU 704 may process the set of rendered ROIs 714, for example by generating a composition of a frame and by outputting the composed frame to a display interface. The indication of the set of rendered ROIs 714 may indicate the location of each of the set of rendered ROIs 714.

[0085] The GPU 702 may continue to render frames based on the indications of dirty ROIs from the set of applications at 706. In some aspects, the GPU 702 may receive an indication of an update to a non-ROI region of a frame. In other words, the dirty ROI region may increase to encompass another portion of a display. At 708, the GPU 702 may determine that the ROI size exceeds a predetermined threshold, and, in response, may render the full size of the next frame at the default frame rate, and output the rendered full frame to the DPU 704.

[0086] FIG. 8 is a flowchart 800 of an example method of graphics processing. The method may be performed by an apparatus, such as an apparatus for graphics processing, a GPU, a CPU, a wireless communication device, and the like, as used in connection with the aspects of FIGs. 1-7.

[0087] At 802, the apparatus may determine an ROI size for an ROI of a frame. For example, 802 may be performed by the GPU 702 in FIG. 7, which may, at 708, determine an ROI size for an ROI (e.g., the region 404) of a frame (e.g., the frame of the display 400) . Moreover, 802 may be performed by the regional refresh engine 198 in FIG. 1.

[0088] At 804, the apparatus may select a frame rate based on the determined ROI size. For example, 804 may be performed by the GPU 702 in FIG. 7, which may, at 710, select  a frame rate (e.g., a comparatively higher frame rate, a comparatively lower frame rate) based on the determined ROI size (e.g., above / below 25%of the frame) . Moreover, 804 may be performed by the regional refresh engine 198 in FIG. 1.

[0089] At 806, the apparatus may render the ROI of the frame based on the selected frame rate. For example, 806 may be performed by the GPU 702 in FIG. 7, which may, at 712, render the ROI of the frame based on the frame rate selected at 710. Moreover, 806 may be performed by the regional refresh engine 198 in FIG. 1.

[0090] At 808, the apparatus may output an indication of the rendered ROI of the frame. For example, 808 may be performed by the GPU 702 in FIG. 7, which may transmit an indication of the rendered ROI 714 of the frame to the DPU 704. The DPU may update the ROI with the rendered ROI 714 without updating the rest of the frame. Moreover, 808 may be performed by the regional refresh engine 198 in FIG. 1.

[0091] In configurations, a method or an apparatus for graphics processing is provided. The apparatus may be a GPU, a CPU, or some other processor that may perform graphics processing. In aspects, the apparatus may be the processing unit 120 within the device 104, or may be some other hardware within the device 104 or another device. The apparatus may include means for determining a region of interest (ROI) size for an ROI of a frame. The apparatus may further include means for selecting a frame rate based on the determined ROI size. The apparatus may further include means for rendering the ROI of the frame based on the selected frame rate. The apparatus may further include means for outputting an indication of the rendered ROI of the frame. The apparatus may further include means for obtaining a second indication of the ROI of the frame from an application before a determination of the ROI size for the ROI of the frame. The second indication of the ROI may include at least one of: the ROI size; a location associated with the ROI; or a number of layers associated with the ROI. In some aspects, the apparatus may receive a plurality of indications, where each indication is associated with a different ROI. In some aspects, the apparatus may receive an indication associated with a plurality of ROIs. In some aspects, the apparatus may receive a plurality of indications, where each indication is associated with a set of ROIs. In some aspects, the apparatus may receive a plurality of indications, where each indication is obtained from a discrete application. Each application may output indications of frame buffers, where each frame buffer is associated with a set of ROIs. The apparatus may further include means for  determining the ROI size for the ROI of the frame by determining the ROI size for the ROI of the frame based on the obtained second indication of the ROI. The apparatus may further include means for rendering the ROI of the frame based on the selected frame rate by rendering the ROI of the frame further based on the number of layers associated with the ROI. The apparatus may further include means for outputting the indication of the rendered ROI of the frame by outputting the indication of the rendered ROI of the frame based on the location associated with the ROI. The apparatus may further include means for outputting the indicator of the rendered ROI of the frame by outputting the indication to a display processing unit (DPU) of a display. The apparatus may further include means for rendering a full size of a previous frame at a default frame rate. The selected frame rate may be higher than the default frame rate. The apparatus may further include means for outputting a second indication of the rendered full size of the previous frame before outputting the indication of the rendered ROI of the frame. The apparatus may further include means for querying a display processing unit (DPU) for a pulse width modulation (PWM) associated with a display. The apparatus may further include means for determining the default frame rate based on the PWM. The apparatus may further include means for selecting the frame rate based on the determined ROI size by selecting the frame rate further based on the determined default frame rate. The apparatus may further include means for receiving a second indication of an update to a non-ROI region of the frame. The apparatus may further include means for rendering a full size of a next frame at a default frame rate in response to a reception of the second indication. The selected frame rate may be higher than the default frame rate. The apparatus may further include means for outputting a third indication of the rendered full size of the next frame after outputting the indication of the rendered ROI of the frame. The apparatus may further include means for determining the ROI size by adding a first ROI size of a first ROI to a second ROI size of a second ROI to determine the ROI size. The apparatus may further include means for obtaining a second indication of the first ROI size of the first ROI from a first application and a third indication of the second ROI size of the second ROI from a second application before a determination of the ROI size. The apparatus may further include means for selecting the frame rate based on the determined ROI size by (a) selecting a first frame rate based on the determined ROI size being less than or equal to a first threshold size and greater than  a second threshold size, and (b) selecting a second frame rate based on the determined ROI size being less than or equal to the second threshold size. The means may include the regional refresh engine 198 in FIG. 1.

[0092] It is understood that the specific order or hierarchy of blocks / steps in the processes, flowcharts, and / or call flow diagrams disclosed herein is an illustration of example approaches. Based upon design preferences, it is understood that the specific order or hierarchy of the blocks / steps in the processes, flowcharts, and / or call flow diagrams may be rearranged. Further, some blocks / steps may be combined and / or omitted. Other blocks / steps may also be added. The accompanying method claims present elements of the various blocks / steps in a sample order, and are not meant to be limited to the specific order or hierarchy presented.

[0093] The previous description is provided to enable any person skilled in the art to practice the various aspects described herein. Various modifications to these aspects will be readily apparent to those skilled in the art, and the generic principles defined herein may be applied to other aspects. Thus, the claims are not intended to be limited to the aspects shown herein, but is to be accorded the full scope consistent with the language of the claims, where reference to an element in the singular is not intended to mean “one and only one” unless specifically so stated, but rather “one or more. ” The word “exemplary” is used herein to mean “serving as an example, instance, or illustration. ” Any aspect described herein as “exemplary” is not necessarily to be construed as preferred or advantageous over other aspects.

[0094] Unless specifically stated otherwise, the term “some” refers to one or more and the term “or” may be interpreted as “and / or” where context does not dictate otherwise. Combinations such as “at least one of A, B, or C, ” “one or more of A, B, or C, ” “at least one of A, B, and C, ” “one or more of A, B, and C, ” and “A, B, C, or any combination thereof” include any combination of A, B, and / or C, and may include multiples of A, multiples of B, or multiples of C. Specifically, combinations such as “at least one of A, B, or C, ” “one or more of A, B, or C, ” “at least one of A, B, and C, ” “one or more of A, B, and C, ” and “A, B, C, or any combination thereof” may be A only, B only, C only, A and B, A and C, B and C, or A and B and C, where any such combinations may contain one or more member or members of A, B, or C. All structural and functional equivalents to the elements of the various aspects described throughout this disclosure that are known or later come to be known to those of  ordinary skill in the art are expressly incorporated herein by reference and are intended to be encompassed by the claims. Moreover, nothing disclosed herein is intended to be dedicated to the public regardless of whether such disclosure is explicitly recited in the claims. The words “module, ” “mechanism, ” “element, ” “device, ” and the like may not be a substitute for the word “means. ” As such, no claim element is to be construed as a means plus function unless the element is expressly recited using the phrase “means for. ” Unless stated otherwise, the phrase “a processor” may refer to “any of one or more processors” (e.g., one processor of one or more processors, a number (greater than one) of processors in the one or more processors, or all of the one or more processors) and the phrase “a memory” may refer to “any of one or more memories” (e.g., one memory of one or more memories, a number (greater than one) of memories in the one or more memories, or all of the one or more memories) .

[0095] In one or more examples, the functions described herein may be implemented in hardware, software, firmware, or any combination thereof. For example, although the term “processing unit” has been used throughout this disclosure, such processing units may be implemented in hardware, software, firmware, or any combination thereof. If any function, processing unit, technique described herein, or other module is implemented in software, the function, processing unit, technique described herein, or other module may be stored on or transmitted over as one or more instructions or code on a computer-readable medium.

[0096] Computer-readable media may include computer data storage media or communication media including any medium that facilitates transfer of a computer program from one place to another. In this manner, computer-readable media generally may correspond to: (1) tangible computer-readable storage media, which is non-transitory; or (2) a communication medium such as a signal or carrier wave. Data storage media may be any available media that can be accessed by one or more computers or one or more processors to retrieve instructions, code, and / or data structures for implementation of the techniques described in this disclosure. By way of example, and not limitation, such computer-readable media may include RAM, ROM, EEPROM, compact disc-read only memory (CD-ROM) , or other optical disk storage, magnetic disk storage, or other magnetic storage devices. Disk and disc, as used herein, includes compact disc (CD) , laser disc, optical disc, digital versatile disc  (DVD) , floppy disk, and Blu-ray disc, where disks usually reproduce data magnetically, while discs usually reproduce data optically with lasers. Combinations of the above should also be included within the scope of computer-readable media. A computer program product may include a computer-readable medium.

[0097] The techniques of this disclosure may be implemented in a wide variety of devices or apparatuses, including a wireless handset, an integrated circuit (IC) or a set of ICs, e.g., a chip set. Various components, modules or units are described in this disclosure to emphasize functional aspects of devices configured to perform the disclosed techniques, but do not necessarily need realization by different hardware units. Rather, as described above, various units may be combined in any hardware unit or provided by a collection of inter-operative hardware units, including one or more processors as described above, in conjunction with suitable software and / or firmware. Accordingly, the term “processor, ” as used herein may refer to any of the foregoing structure or any other structure suitable for implementation of the techniques described herein. Also, the techniques may be fully implemented in one or more circuits or logic elements.

[0098] The following aspects are illustrative only and may be combined with other aspects or teachings described herein, without limitation.

[0099] Aspect 1 is a method of graphics processing, comprising: determining a region of interest (ROI) size for an ROI of a frame; selecting a frame rate based on the determined ROI size; rendering the ROI of the frame based on the selected frame rate; and outputting an indication of the rendered ROI of the frame.

[0100] Aspect 2 is the method of aspect 1, further comprising: obtaining a second indication of the ROI of the frame from an application before a determination of the ROI size for the ROI of the frame.

[0101] Aspect 3 is the method of aspect 2, wherein the second indication of the ROI comprises at least one of: the ROI size; a location associated with the ROI; or a number of layers associated with the ROI.

[0102] Aspect 4 is the method of aspect 3, wherein determining the ROI size for the ROI of the frame comprises: determining the ROI size for the ROI of the frame based on the obtained second indication of the ROI.

[0103] Aspect 5 is the method of either of aspects 3 or 4, wherein rendering the ROI of the frame based on the selected frame rate comprises: rendering the ROI of the frame further based on the number of layers associated with the ROI.

[0104] Aspect 6 is the method of any of aspects 3 to 5, wherein outputting the indication of the rendered ROI of the frame comprises: outputting the indication of the rendered ROI of the frame based on the location associated with the ROI.

[0105] Aspect 7 is the method of any of aspects 1 to 6, wherein outputting the indicator of the rendered ROI of the frame comprises: outputting the indication to a display processing unit (DPU) of a display.

[0106] Aspect 8 is the method of any of aspects 1 to 7, further comprising: rendering a full size of a previous frame at a default frame rate, wherein the selected frame rate is higher than the default frame rate; and outputting a second indication of the rendered full size of the previous frame before outputting the indication of the rendered ROI of the frame.

[0107] Aspect 9 is the method of aspect 8, further comprising: querying a display processing unit (DPU) for a pulse width modulation (PWM) associated with a display; and determining the default frame rate based on the PWM.

[0108] Aspect 10 is the method of aspect 9, wherein selecting the frame rate based on the determined ROI size comprises: selecting the frame rate further based on the determined default frame rate.

[0109] Aspect 11 is the method of any of aspects 1 to 10, further comprising: receiving a second indication of an update to a non-ROI region of the frame; rendering a full size of a next frame at a default frame rate in response to a reception of the second indication, wherein the selected frame rate is higher than the default frame rate; and outputting a third indication of the rendered full size of the next frame after outputting the indication of the rendered ROI of the frame.

[0110] Aspect 12 is the method of any of aspects 1 to 11, wherein determining the ROI size comprises: adding a first ROI size of a first ROI to a second ROI size of a second ROI to determine the ROI size.

[0111] Aspect 13 is the method of aspect 12, further comprising: obtaining a second indication of the first ROI size of the first ROI from a first application and a third indication of the second ROI size of the second ROI from a second application before a determination of the ROI size.

[0112] Aspect 14 is the method of any of aspects 1 to 13, wherein selecting the frame rate based on the determined ROI size comprises: selecting a first frame rate based on the determined ROI size being less than or equal to a first threshold size and greater than a second threshold size; and selecting a second frame rate based on the determined ROI size being less than or equal to the second threshold size.

[0113] Aspect 15 is an apparatus for graphics processing including at least one processor coupled to a memory and configured to implement a method as in any of aspects 1-14.

[0114] Aspect 16 may be combined with aspect 15 and includes that the apparatus is a wireless communication device.

[0115] Aspect 17 is an apparatus for graphics processing including means for implementing a method as in any of aspects 1-14.

[0116] Aspect 18 is a computer-readable medium storing computer executable code, the code when executed by at least one processor causes the at least one processor to implement a method as in any of aspects 1-14.

[0117] Various aspects have been described herein. These and other aspects are within the scope of the following claims.

Claims

1.An apparatus for graphics processing, comprising:a memory; anda processor coupled to the memory and, based at least in part on information stored in the memory, the processor is configured to:determine a region of interest (ROI) size for an ROI of a frame;select a frame rate based on the determined ROI size;render the ROI of the frame based on the selected frame rate; andoutput an indication of the rendered ROI of the frame.2.The apparatus of claim 1, wherein the processor is further configured to:obtain a second indication of the ROI of the frame from an application before a determination of the ROI size for the ROI of the frame.3.The apparatus of claim 2, wherein the second indication of the ROI comprises at least one of:the ROI size;a location associated with the ROI; ora number of layers associated with the ROI.4.The apparatus of claim 3, wherein, to determine the ROI size for the ROI of the frame, the processor is configured to:determine the ROI size for the ROI of the frame based on the obtained second indication of the ROI.5.The apparatus of claim 3, wherein, to render the ROI of the frame based on the selected frame rate, the processor is configured to:render the ROI of the frame further based on the number of layers associated with the ROI.6.The apparatus of claim 3, wherein, to output the indication of the rendered ROI of the frame, the processor is configured to:output the indication of the rendered ROI of the frame based on the location associated with the ROI.7.The apparatus of claim 1, wherein, to output the indicator of the rendered ROI of the frame, the processor is configured to:output the indication to a display processing unit (DPU) of a display.8.The apparatus of claim 1, wherein the processor is further configured to:render a full size of a previous frame at a default frame rate, wherein the selected frame rate is higher than the default frame rate; andoutput a second indication of the rendered full size of the previous frame before the output of the indication of the rendered ROI of the frame.9.The apparatus of claim 8, wherein the processor is further configured to:query a display processing unit (DPU) for a pulse width modulation (PWM) associated with a display; anddetermine the default frame rate based on the PWM.10.The apparatus of claim 9, wherein, to select the frame rate based on the determined ROI size, the processor is configured to:select the frame rate further based on the determined default frame rate.11.The apparatus of claim 1, wherein the processor is further configured to:receive a second indication of an update to a non-ROI region of the frame;render a full size of a next frame at a default frame rate in response to a reception of the second indication, wherein the selected frame rate is higher than the default frame rate; andoutput a third indication of the rendered full size of the next frame after the output of the indication of the rendered ROI of the frame.12.The apparatus of claim 1, wherein, to determine the ROI size, the processor is configured to:add a first ROI size of a first ROI to a second ROI size of a second ROI to determine the ROI size.13.The apparatus of claim 12, wherein the processor is further configured to:obtain a second indication of the first ROI size of the first ROI from a first application and a third indication of the second ROI size of the second ROI from a second application before a determination of the ROI size.14.The apparatus of claim 1, wherein, to select the frame rate based on the determined ROI size, the processor is configured to:select a first frame rate based on the determined ROI size being less than or equal to a first threshold size and greater than a second threshold size; andselect a second frame rate based on the determined ROI size being less than or equal to the second threshold size.15.A method of graphics processing, comprising:determining a region of interest (ROI) size for an ROI of a frame;selecting a frame rate based on the determined ROI size;rendering the ROI of the frame based on the selected frame rate; andoutputting an indication of the rendered ROI of the frame.16.The method of claim 15, further comprising:rendering a full size of a previous frame at a default frame rate, wherein the selected frame rate is higher than the default frame rate; andoutputting a second indication of the rendered full size of the previous frame before outputting the indication of the rendered ROI of the frame.17.The method of claim 16, further comprising:querying a display processing unit (DPU) for a pulse width modulation (PWM) associated with a display; anddetermining the default frame rate based on the PWM.18.The method of claim 15, further comprising:receiving a second indication of an update to a non-ROI region of the frame;rendering a full size of a next frame at a default frame rate in response to a reception of the second indication, wherein the selected frame rate is higher than the default frame rate; andoutputting a third indication of the rendered full size of the next frame after outputting the indication of the rendered ROI of the frame.19.The method of claim 15, wherein selecting the frame rate based on the determined ROI size comprises:selecting a first frame rate based on the determined ROI size being less than or equal to a first threshold size and greater than a second threshold size; andselecting a second frame rate based on the determined ROI size being less than or equal to the second threshold size.20.A computer-readable medium storing computer executable code, the code when executed by a processor, causes the processor to:determine a region of interest (ROI) size for an ROI of a frame;select a frame rate based on the determined ROI size;render the ROI of the frame based on the selected frame rate; andoutput an indication of the rendered ROI of the frame.

Images