Interface circuit, driver and controlling method

Abstract

An interface circuit, a driver and a controlling method. The interface circuit comprising: a pair of first ports, configured to receive first signal; a first signal transfer circuit (1), configured to be connected to the first ports and output a first control signal; a first switch (M144), configured to be connected to the first ports; a pair of second ports, configured to receive second signal; a second signal transfer circuit (2), configured to be connected to the second ports and output a second control signal; a second switch (M123), configured to be connected to the second ports; a repeater (3), configured to be connected to the first signal transfer circuit, the first switch (M144), the second signal transfer circuit and the second switch (M123), transmit the first control signal to the second switch (M123) and transmit the second control signal to the first switch (M144); and at least one of a first unlock circuit (4) or a second unlock circuit (5), the first unlock circuit is configured to be connected to the first ports and the repeater, when the first switch (M144) is locked, the first unlock circuit updates the first control signal in accordance with the first signal; the second unlock circuit is configured to be connected to the second ports and the repeater, when the second switch (M123) is locked, the second unlock circuit updates the second control signal in accordance with the second signal.

Description

INTERFACE CIRCUIT, DRIVER AND CONTROLLING METHODTECHNICAL FIELD

[0001] Embodiments of the present disclosure generally relate to the field of lighting, and more particularly, to an interface circuit, a driver and a controlling method.BACKGROUND

[0002] This section introduces aspects that may facilitate better understanding of the present disclosure. Accordingly, the statements of this section are to be read in this light and are not to be understood as admissions about what is in the prior art or what is not in the prior art.

[0003] In standard DALI (Digital Addressable Lighting Interface) applications, power lines and DALI control lines are laid together in the same cable. DALI interface on driver PCB (printed circuit board) was also put near L line and N line with basic insulation.

[0004] In some converter, there are two DALI circuits. One is primary DALI circuit, the other one is secondary DALI circuit, a repeater may be connected between the primary DALI circuit and the secondary DALI circuit. The primary DALI circuit may be connected to a DALI bus, so as to receive DALI signal from the DALI bus. The secondary DALI circuit may be connected to sensors, so as to receive DALI signal from the sensors. DALI signal received by the primary DALI circuit can be transmitted to the secondary DALI circuit via the repeater, and DALI signal received by the secondary DALI circuit can be transmitted to the primary DALI circuit via the repeater.SUMMARY

[0005] The inventor found that: if DALI signal received by the primary DALI circuit and DALI signal received by the secondary DALI circuit are both low level signal, switch in the primary DALI circuit and switch in the secondary DALI circuit both will be pulled down and locked, thus DALI signal with high level will not be transmitted by the repeater.

[0006] In general, embodiments of the present disclosure provide an interface circuit, a  driver and a controlling method. In the embodiments, at least one of a first unlock circuit and a second unlock circuit is provided to the interface circuit, the first unlock circuit can unlock switch of the secondary DALI circuit, the second unlock circuit can unlock switch of the primary DALI circuit, therefore DALI signal with high level can be transmitted by repeater.

[0007] In a first aspect, there is provided an interface circuit, including:

[0008] a pair of first ports, configured to receive first signal;

[0009] a first signal transfer circuit (1) , configured to be connected to the first ports and output a first control signal;

[0010] a first switch (M144) , configured to be connected to the first ports;

[0011] a pair of second ports, configured to receive second signal;

[0012] a second signal transfer circuit (2) , configured to be connected to the second ports and output a second control signal;

[0013] a second switch (M123) , configured to be connected to the second ports;

[0014] a repeater (3) , configured to be connected to the first signal transfer circuit, the first switch (M144) , the second signal transfer circuit and the second switch (M123) , transmit the first control signal to the second switch (M123) and transmit the second control signal to the first switch (M144) ; and

[0015] at least one of a first unlock circuit (4) or a second unlock circuit (5) ,

[0016] the first unlock circuit is configured to be connected to the first ports and the repeater, when the first switch (M144) is locked, the first unlock circuit updates the first control signal in accordance with the first signal;

[0017] the second unlock circuit is configured to be connected to the second ports and the repeater, when the second switch (M123) is locked, the second unlock circuit updates the second control signal in accordance with the second signal.

[0018] In at least one embodiment, in case the first switch (M144) is locked, the first  signal transfer circuit outputs the first control signal with high level, and the first unlock circuit sets the first control signal to a low level when the first signal is high level; and / or

[0019] in case the second switch (M123) is locked, the second signal transfer circuit outputs the second control signal with high level, and the second unlock circuit sets the second control signal to a low level when the second signal is high level.

[0020] In at least one embodiment, the interface circuit further comprises a first rectifying circuit (D140) , configured to be connected to the first ports,

[0021] the first signal transfer circuit, the first switch and the first unlock circuit being connected to the first ports via the first rectifying circuit;

[0022] the interface circuit further comprises a second rectifying circuit (D121) , configured to be connected to the second ports,

[0023] the second signal transfer circuit, the second switch and the second unlock circuit being connected to the second ports via the second rectifying circuit.

[0024] In at least one embodiment, the first unlock circuit comprises a bipolar transistor (Q144) , a first resistor (R152) and a second resistor (R157) ,

[0025] a base of the bipolar transistor (Q144) is connected to the first rectifying circuit (D140) via the first resistor (R152) ,

[0026] an emitter of the bipolar transistor (Q144) is connected to the first rectifying circuit (D140) ,

[0027] a collector of the bipolar transistor (Q144) is connected to the repeater via the second resistor (R157) .

[0028] In at least one embodiment, the first unlock circuit further comprises a third resistor (R157) , which is connected between the first resistor (R152) and the base of the bipolar transistor (Q144) ,

[0029] a connection node between the first resistor (R152) and the third resistor (R157) is connected to the first switch (M144) .

[0030] In at least one embodiment, the second unlock circuit comprises a bipolar transistor (Q123) , a fourth resistor (R140) and a fifth resistor (R159) ,

[0031] a base of the bipolar transistor (Q123) is connected to the second rectifying circuit (D121) via the fourth resistor (R140) ,

[0032] an emitter of the bipolar transistor (Q123) is connected to the second rectifying circuit (D121) ,

[0033] a collector of the bipolar transistor (Q123) is connected to the repeater via the fifth resistor (R159) .

[0034] In at least one embodiment, the second unlock circuit further comprises a sixth resistor (R158) , which is connected between the fourth resistor (R140) and the base of the bipolar transistor (Q123) ,

[0035] a connecting node between the fourth resistor (R140) and the sixth resistor (R158) is connected to the second switch (M123) .

[0036] In at least one embodiment, the repeater causes a delay time less than 30μs on the first control signal or second control signal.

[0037] In at least one embodiment, the repeater comprises one digital isolator.

[0038] In at least one embodiment, the repeater comprises a first digital isolator and a second digital isolator,

[0039] the first control signal is transmitted from the first digital isolator to the second digital isolator, and then to the second switch (M123) ,

[0040] the second control signal is transmitted from the second digital isolator to the first digital isolator, and then to the first switch (M144) .

[0041] In a second aspect, there is provided a driver, used for driving a lighting device, the driver includes the interface circuit according to any one of embodiments and a controller, the interface circuit sending the interface circuit sending the first control signal and / or the second control signal to the controller.

[0042] In a third aspect, there is provided a controlling method for an interface circuit, the interface circuit including:

[0043] a pair of first ports, configured to receive first signal;

[0044] a first signal transfer circuit (1) , configured to be connected to the first ports and output a first control signal;

[0045] a first switch (M144) , configured to be connected to the first ports;

[0046] a pair of second ports, configured to receive second signal;

[0047] a second signal transfer circuit (2) , configured to be connected to the second ports and output a second control signal;

[0048] a second switch (M123) , configured to be connected to the second ports;

[0049] an repeater (3) , configured to be connected to the first signal transfer circuit, the first switch (M144) , the second signal transfer circuit and the second switch (M123) , transmit the first control signal to the second switch (M123) and transmit the second control signal to the first switch (M144) ; and

[0050] at least one of a first unlock circuit (4) or a second unlock circuit (5) ,

[0051] the controlling method comprises:

[0052] when the first switch (M144) is locked, the first unlock circuit updates the first control signal in accordance with the first signal; and / or

[0053] when the second switch (M123) is locked, the second unlock circuit updates the second control signal in accordance with the second signal.BRIEF DESCRIPTION OF THE DRAWINGS

[0054] The above and other aspects, features, and benefits of various embodiments of the disclosure will become more fully apparent, by way of example, from the following detailed description with reference to the accompanying drawings, in which like reference numerals or letters are used to designate like or equivalent elements. The drawings are  illustrated for facilitating better understanding of the embodiments of the disclosure and not necessarily drawn to scale, in which:

[0055] Fig. 1 is a block diagram of an interface circuit in accordance with an embodiment of the present disclosure;

[0056] Fig. 2 is a circuit diagram of an interface circuit in accordance with an embodiment of the present disclosure;

[0057] Fig. 3 is a flowchart of a controlling method of the interface circuit;

[0058] Figure 4 is a diagram of application of the interface circuit of the first aspect of embodiments.DETAILED DESCRIPTION

[0059] The present disclosure will now be discussed with reference to several example embodiments. It should be understood that these embodiments are discussed only for the purpose of enabling those skilled persons in the art to better understand and thus implement the present disclosure, rather than suggesting any limitations on the scope of the present disclosure.

[0060] As used herein, the terms “first” and “second” refer to different elements. The singular forms “a” and “an” are intended to include the plural forms as well, unless the context clearly indicates otherwise. The terms “comprises, ” “comprising, ” “has, ” “having, ” “includes” and / or “including” as used herein, specify the presence of stated features, elements, and / or components and the like, but do not preclude the presence or addition of one or more other features, elements, components and / or combinations thereof. The term “based on” is to be read as “based at least in part on. ” The term “one embodiment” and “an embodiment” are to be read as “at least one embodiment. ” The term “another embodiment” is to be read as “at least one other embodiment. ” Other definitions, explicit and implicit, may be included below.

[0061] First aspect of embodiments

[0062] An interface circuit is provided in a first aspect of embodiments.

[0063] Fig. 1 is a block diagram of an interface circuit in accordance with an embodiment of the present disclosure.

[0064] As shown in Fig. 1, an interface circuit 100 includes a pair of first ports (X3-c, X3-a) , a first signal transfer circuit 1, a first switch M144, a pair of second ports (X2-b, X2-a) , a second signal transfer circuit 2, a second switch M123, a repeater 3, at least one of a first unlock circuit 4 or a second unlock circuit 5.

[0065] As shown in Fig. 1, the pair of first ports X3-c and X3-aare configured to receive first signal. In at least one example, the first signal may be DALI (Digital Addressable Lighting Interface) signal, the DALI signal may come from a DALI bus.

[0066] The first signal transfer circuit 1 is configured to be connected to the first ports (X3-c, X3-a) and output a first control signal.

[0067] The first switch M144 is configured to be connected to the first ports (X3-c, X3-a) . For example, the first switch M144 is MOS (for example, NMOS) transistor, a gate of the first switch M144 is connected to the repeater 3 to receive a second control signal, a drain of the first switch M144 is connected to the first ports (X3-c, X3-a) .

[0068] The pair of second ports X2-b and X2-aare configured to receive second signal. In at least one example, the second signal may be DALI signal which may come from at least one DALI sensor.

[0069] The second signal transfer circuit 2 is configured to be connected to the second ports (X2-b, X2-a) and output the second control signal.

[0070] The second switch M123 is configured to be connected to the second ports (X2-b, X2-a) . For example, the second switch M123 is MOS (for example, NMOS) transistor, a gate of the second switch M123 is connected to the repeater 3 to receive the first control signal, a drain of the second switch M123 is connected to the second ports (X2-b, X2-a) .

[0071] The repeater 3 is configured to be connected to the first signal transfer circuit 1, the first switch M144, the second signal transfer circuit 2 and the second switch M123. The repeater 3 may transmit the first control signal to the second switch M123, and transmit the second control signal to the first switch M144.

[0072] The first unlock circuit 4 is configured to be connected to the first ports (X3-c, X3-a) and the repeater 3. When the first switch M144 is locked, the first unlock circuit 4 updates the first control signal in accordance with the first signal, and the updated first control signal may be transmitted to the repeater 3.

[0073] The second unlock circuit 5 is configured to be connected to the second ports (X2-b, X2-a) and the repeater 3. When the second switch M123 is locked, the second unlock circuit 5 updates the second control signal in accordance with the second signal, and the updated second control signal may be transmitted to the repeater 3.

[0074] In at least one embodiment, in case the first switch (M144) is locked, the first signal transfer circuit outputs the first control signal with high level, and the first unlock circuit sets the first control signal to a low level when the first signal is high level. In case the second switch (M123) is locked, the second signal transfer circuit outputs the second control signal with high level, and the second unlock circuit sets the second control signal to a low level when the second signal is high level.

[0075] For example, when the second signal and the first signal are both low level at the same time, the gate of the first switch M144 receives the second control signal with high level, the drain of the first switch M144 is conducted to a ground level (i. e. DALI_IN_GND) , therefore the first signal with high level at the first ports (X3-c, X3-a) is pulled down by the first switch M144, the first signal transfer circuit 1 outputs the first control signal with high level, in this case the first switch M144 is locked.

[0076] The same case happens to the second switch M123. For example, when the second signal and the first signal are both low level at the same time, the gate of the second switch M123 receives the first control signal with high level, the drain of the second switch M123 is conducted to a ground level (i. e. Sec-D_G) , therefore the second signal with high level at the second ports (X2-b, X2-a) is pulled down by the second  switch M123, the second signal transfer circuit 2 outputs the second control signal with high level, in this case the second switch M123 is locked.

[0077] If the first unlock circuit 4 or the second unlock circuit 5 is not included, when the first switch M144 is locked, the first signal transfer circuit 1 keeps outputting the first control signal with high level which will be transmitted by the repeater 3 to the gate of the second switch M123, and the second signal transfer circuit 2 keeps outputting the second control signal with high level which will be transmitted by the repeater 3 to the gate of the first switch M144. Thus the first switch M144 and the second switch M123 remain the state of being locked.

[0078] According to the first aspect of embodiments, the first unlock circuit 4 can update the first control signal, so that the first control signal with low level (corresponding to the DALI signal with high level) can be transmitted to the first switch M144 by the repeater 3 and then unlock the second switch M123. The second unlock circuit 5 can update the second control signal, so that the second control signal with low level (corresponding to the DALI signal with high level) can be transmitted to the first switch M144 by repeater 3 and then unlock the first switch M144.

[0079] As shown in Fig. 1, the interface circuit 100 includes the first unlock circuit 4 and the second unlock circuit 5 both. In other examples, the interface circuit 100 may include any one of the first unlock circuit 4 or the second unlock circuit 5.

[0080] Fig. 2 is a circuit diagram of an interface circuit in accordance with an embodiment of the present disclosure. Fig. 2 corresponds to Fig. 1.

[0081] As shown in Fig. 1 and Fig. 2, the interface circuit 100 further comprises a first rectifying circuit D140, which is configured to be connected to the first ports (X3-c, X3-a) . The first signal transfer circuit 1, the first switch M144 and the first unlock circuit 4 are connected to the first ports (X3-c, X3-a) via the first rectifying circuit D140.

[0082] For example, the first rectifying circuit D140 includes 4 diodes, which form a bridge. The first ports X3-c and X3-aare connected to connection nodes 3 and 4 of D140; the drain of the first switch M144 and the first signal transfer circuit 1 are connected to  connection node 1 of D140; the first unlock circuit 4 is connected to connection node 2 of D140.

[0083] As shown in Fig. 1 and Fig. 2, the interface circuit 100 further comprises a second rectifying circuit D121, which is configured to be connected to the second ports (X2-b, X2-a) . The second signal transfer circuit 2, the second switch M123 and the second unlock circuit 5 are connected to the second ports (X2-b, X2-a) via the second rectifying circuit D121.

[0084] For example, the second rectifying circuit D121 includes 4 diodes, which form a bridge. The second ports X2-b and X2-aare connected to connection nodes 3 and 4 of D121; the drain of the second switch M123 and the second signal transfer circuit 2 are connected to connection node 1 of D121; the second unlock circuit 5 is connected to connection node 2 of D121.

[0085] As shown in Fig. 2, the first signal transfer circuit 1 may include bipolar transistors Q141, Q142, Q143, resistors R143-R149, R154 and capacitors C141, C142, C143. Collector of Q143 is connected to a power supplier VCC1 via R149, the collector of Q143 is connected to pin INB of digital isolator U140. The first control signal is outputted from the collector of Q143. In case of M144 is not locked, when the first signal is high level, Q141, Q142 and Q143 are turned on, the collector of Q143 is pulled down to the ground level, and the first control signal with low level is applied to the repeater 3. In case of M144 is not locked, when the first signal is low level, Q141, Q142 and Q143 are turned off, VCC1 can push up the voltage on the collector of Q143, and the first control signal with high level is applied to the repeater 3.

[0086] As shown in Fig. 2, the second signal transfer circuit 2 may include bipolar transistors Q120, Q121, Q122, resistors R121-R128, R133 and capacitors C121, C122, C125. Collector of Q120 is connected to a power supplier VCC3 via R128, the collector of Q120 is connected to pin INA of digital isolator U120. The second control signal is outputted from the collector of Q120. In case of M123 is not locked, when the second signal is high level, Q122, Q121 and Q120 are turned on, the collector of Q120 is pulled down to the ground level, and the second control signal with low level is applied to the  repeater 3. In case of M123 is not locked, when the second signal is low level, Q122, Q121 and Q120 are turned off, VCC3 can push up the voltage on the collector of Q120, and the second control signal with high level is applied to the repeater 3.

[0087] As shown in Fig. 2, the first unlock circuit 4 includes a bipolar transistor Q144, a first resistor R152 and a second resistor R157. For example, the bipolar transistor Q144 is an NPN bipolar transistor. A base of the bipolar transistor Q144 is connected to the first rectifying circuit D140 (for example, the connection node 2 of D140) via the first resistor R152. An emitter of the bipolar transistor Q144 is connected to the first rectifying circuit D140 (for example, the connection node 2 of D140) . The collector of the bipolar transistor Q144 is connected to the repeater 3 via the second resistor R157.

[0088] As shown in Fig. 2, the first unlock circuit 4 further comprises a third resistor R157, which is connected between the first resistor R152 and the base of the bipolar transistor Q144. A connection node between the first resistor R152 and the third resistor R157 is connected to the first switch M144 (for example, a source of the first switch M144) .

[0089] In case the first switch M144 is locked, when the first signal is high level, the connection node 1 of D140 is pulled to the ground level by M144, the first signal transfer circuit 1 outputs the first control signal with high level, and the bipolar transistor Q144 is turned on to update the first control signal to a low level. Thus the updated first control signal is applied to the repeater 3 and transmitted to the second switch M123 to turned off the second switch M123 so as to unlock the second switch M123.

[0090] As shown in Fig. 2, the second unlock circuit 5 includes a bipolar transistor Q123 (for example, an NPN bipolar transistor) , a fourth resistor R140 and a fifth resistor R159. A base of the bipolar transistor Q123 is connected to the second rectifying circuit D121 (for example, the connection node 2 of D121) via the fourth resistor R140. An emitter of the bipolar transistor Q123 is connected to the second rectifying circuit D121 (for example, the connection node 2 of D121) . A collector of the bipolar transistor Q123 is connected to the repeater 3 via the fifth resistor R159.

[0091] The second unlock circuit 5 further includes a sixth resistor R158, which is  connected between the fourth resistor R140 and the base of the bipolar transistor Q123. A connection node between the fourth resistor R140 and the sixth resistor R158 is connected to the second switch M123 (for example, a source of the second switch M123) .

[0092] In case the second switch M123 is locked, when the second signal is high level, the connection node 1 of D121 is pulled to the ground level by M123, the second signal transfer circuit 2 outputs the second control signal with high level, and the bipolar transistor Q123 is turned on to update the second control signal to a low level. Thus the updated second control signal is applied to the repeater 3 and transmitted to the first switch M144 to turned off the first switch M144 so as to unlock the first switch M144.

[0093] In at least one embodiment, the repeater 3 may cause a delay time less than 30μs on the first control signal or second control signal. Therefore, DALI signals may be timely transmitted via the repeater 3.

[0094] In at least one example, the repeater 3 includes one digital isolator. The digital isolator may cause less delay than optical coupler.

[0095] In at least another example, the repeater 3 may include more than one digital isolators, for example, as shown in Fig. 2, the repeater 3 may include first digital isolator U140 and second digital isolator U120. The first digital isolator U140 and the second digital isolator U120 may each cause delay less than 15μs. More than one digital isolators may withstand higher voltage than one digital isolator, thus more reliability may be obtained.

[0096] As shown in Fig. 2, the first control signal is transmitted from the first digital isolator U140 to the second digital isolator U120, and then to the second switch M123. For example, the first control signal is inputted to pin INB of U140, outputted from pin OUTB of U140, then inputted to pin INB of U120, and outputted from pin OUTB of U120 to gate of M123.

[0097] As shown in Fig. 2, the second control signal is transmitted from the second digital isolator U120 to the first digital isolator U140, and then to the first switch M144. For example, the second control signal is inputted to pin INA of U120, outputted from pin  OUTA of U120, then inputted to pin INA of U140, and outputted from pin OUTA of U140 to gate of M144.

[0098] Circuit between the first digital isolator U140 and the second digital isolator U120 is used for transmission of the first control signal and the second control signal. Working principle of the circuit may be referred to the related arts. The circuit shown in Fig. 2 is one example, the disclosure may not be limited to it, circuit with other topology may also be used.

[0099] Other components of the interface circuit 100 are shown in Fig. 2. For their description, please refer to the related art, this application will not recite description of the components.

[0100] Figure 4 is a diagram of application of the interface circuit of the first aspect of embodiments. As shown in Fig. 4, in some embodiment, there are at least two interface circuits 100, which are denoted as 100a and 100b respectively.

[0101] The interface circuit 100a could connect a DALI branch Sub 1 with sensor and one or two LED drivers to a main DALI line. The interface circuit 100b could connect a DALI branch Sub 2 with additional sensors, control units (e. g. touch panel or control panel) and more LED drivers.

[0102] The interface circuit 100a or 100b may comprise an integrated DALI power supply or an external DALI power supply is presented. For example, the interface circuit 100a comprises an integrated DALI power supply (PS) , which receives alternating power from live line pin (L) and neutral line pin (N) , so as to provide power to the interface circuit 100a. For another example, an external integrated DALI power supply (PS) is connected to the main DALI line or the DALI branch Sub 2, so as to provide power to the interface circuit 100b.

[0103] Second aspect of embodiments

[0104] A driver is provided in the second aspect of embodiments.

[0105] In the second aspect of embodiments, the driver is used for driving a lighting device for example, the lighting device may be LED.

[0106] The driver includes a controller and an interface circuit 100 according to the first aspect of embodiments.

[0107] The interface circuit 100 may send the first control signal and / or the second control signal to the controller.

[0108] In at least one embodiment, the interface circuit 100 may receive feedback signals from the controller.

[0109] Third aspect of embodiments

[0110] A controlling method of an interface circuit. The interface circuit is provided in the first aspect of embodiments. The same contents as those in the first aspect of embodiments are omitted.

[0111] Fig. 3 shows a flowchart of a controlling method of the interface circuit 100.

[0112] As shown in Fig. 3, the controlling method includes:

[0113] Block 31: when the first switch (M144) is locked, the first unlock circuit updates the first control signal in accordance with the first signal; and / or, when the second switch (M123) is locked, the second unlock circuit updates the second control signal in accordance with the second signal.

[0114] In at least one embodiment, in case the first switch M144 is locked, the first signal transfer circuit outputs the first control signal with high level, and the first unlock circuit sets the first control signal to a low level when the first signal is high level; and / or, in case the second switch M123 is locked, the second signal transfer circuit outputs the second control signal with high level, and the second unlock circuit sets the second control signal to a low level when the second signal is high level.

[0115] According to the third aspect of embodiments, the first unlock circuit 4 can update the first control signal, so that the first control signal with low level (corresponding  to the DALI signal with high level) can be transmitted to the first switch M144 by the repeater 3 and then unlock the second switch M123. The second unlock circuit 5 can update the second control signal, so that the second control signal with low level (corresponding to the DALI signal with high level) can be transmitted to the first switch M144 by repeater 3 and then unlock the first switch M144.

[0116] Further, while operations are depicted in a particular order, this should not be understood as requiring that such operations be performed in the particular order shown or in sequential order, or that all illustrated operations be performed, to achieve desirable results. In certain circumstances, multitasking and parallel processing may be advantageous. Likewise, while several specific implementation details are contained in the above discussions, these should not be construed as limitations on the scope of the present disclosure, but rather as descriptions of features that may be specific to particular embodiments. Certain features that are described in the context of separate embodiments may also be implemented in combination in a single embodiment. Conversely, various features that are described in the context of a single embodiment may also be implemented in multiple embodiments separately or in any suitable sub-combination.

[0117] Although the present disclosure has been described in language specific to structural features and / or methodological acts, it is to be understood that the present disclosure defined in the appended claims is not necessarily limited to the specific features or acts described above. Rather, the specific features and acts described above are disclosed as example forms of implementing the claims.

Claims

1.An interface circuit, comprising:a pair of first ports, configured to receive first signal;a first signal transfer circuit (1) , configured to be connected to the first ports and output a first control signal;a first switch (M144) , configured to be connected to the first ports;a pair of second ports, configured to receive second signal;a second signal transfer circuit (2) , configured to be connected to the second ports and output a second control signal;a second switch (M123) , configured to be connected to the second ports;a repeater (3) , configured to be connected to the first signal transfer circuit, the first switch (M144) , the second signal transfer circuit and the second switch (M123) , transmit the first control signal to the second switch (M123) and transmit the second control signal to the first switch (M144) ; andat least one of a first unlock circuit (4) or a second unlock circuit (5) ,wherein,the first unlock circuit is configured to be connected to the first ports and the repeater, when the first switch (M144) is locked, the first unlock circuit updates the first control signal in accordance with the first signal;the second unlock circuit is configured to be connected to the second ports and the repeater, when the second switch (M123) is locked, the second unlock circuit updates the second control signal in accordance with the second signal.2.The interface circuit according to claim 1, wherein,in case the first switch (M144) is locked, the first signal transfer circuit outputs the first control signal with high level, and the first unlock circuit sets the first control signal to a low level when the first signal is high level; and / orin case the second switch (M123) is locked, the second signal transfer circuit outputs the second control signal with high level, and the second unlock circuit sets the second control signal to a low level when the second signal is high level.3.The interface circuit according to claim 1, wherein,the interface circuit further comprises a first rectifying circuit (D140) , configured to be connected to the first ports,the first signal transfer circuit, the first switch and the first unlock circuit being connected to the first ports via the first rectifying circuit;the interface circuit further comprises a second rectifying circuit (D121) , configured to be connected to the second ports,the second signal transfer circuit, the second switch and the second unlock circuit being connected to the second ports via the second rectifying circuit.4.The interface circuit according to claim 3, wherein,the first unlock circuit comprises a bipolar transistor (Q144) , a first resistor (R152) and a second resistor (R157) ,a base of the bipolar transistor (Q144) is connected to the first rectifying circuit (D140) via the first resistor (R152) ,an emitter of the bipolar transistor (Q144) is connected to the first rectifying circuit (D140) ,a collector of the bipolar transistor (Q144) is connected to the repeater via the second resistor (R157) .5.The interface circuit according to claim 4, wherein,the first unlock circuit further comprises a third resistor (R157) , which is connected between the first resistor (R152) and the base of the bipolar transistor (Q144) ,a connection node between the first resistor (R152) and the third resistor (R157) is connected to the first switch (M144) .6.The interface circuit according to claim 3, wherein,the second unlock circuit comprises a bipolar transistor (Q123) , a fourth resistor (R140) and a fifth resistor (R159) ,a base of the bipolar transistor (Q123) is connected to the second rectifying circuit (D121) via the fourth resistor (R140) ,an emitter of the bipolar transistor (Q123) is connected to the second rectifying circuit (D121) ,a collector of the bipolar transistor (Q123) is connected to the repeater via the fifth resistor (R159) .7.The interface circuit according to claim 6, wherein,the second unlock circuit further comprises a sixth resistor (R158) , which is connected between the fourth resistor (R140) and the base of the bipolar transistor (Q123) ,a connecting node between the fourth resistor (R140) and the sixth resistor (R158) is connected to the second switch (M123) .8.The interface circuit according to claim 1, wherein,the repeater causes a delay time less than 30μs on the first control signal or second control signal.9.The interface circuit according to claim 1, wherein,the repeater comprises one digital isolator.10.The interface circuit according to claim 1, wherein,the repeater comprises a first digital isolator and a second digital isolator,the first control signal is transmitted from the first digital isolator to the second digital isolator, and then to the second switch (M123) ,the second control signal is transmitted from the second digital isolator to the first digital isolator, and then to the first switch (M144) .11.A driver, used for driving a lighting device, the driver comprises the interface circuit according to any one of claims 1-10 and a controller, wherein,the interface circuit sending the first control signal and / or the second control signal to the controller.12.A controlling method for an interface circuit, the interface circuit comprising:a pair of first ports, configured to receive first signal;a first signal transfer circuit (1) , configured to be connected to the first ports and output a first control signal;a first switch (M144) , configured to be connected to the first ports;a pair of second ports, configured to receive second signal;a second signal transfer circuit (2) , configured to be connected to the second ports and output a second control signal;a second switch (M123) , configured to be connected to the second ports;an repeater (3) , configured to be connected to the first signal transfer circuit, the first switch (M144) , the second signal transfer circuit and the second switch (M123) , transmit the first control signal to the second switch (M123) and transmit the second control signal to the first switch (M144) ; andat least one of a first unlock circuit (4) or a second unlock circuit (5) ,wherein, the controlling method comprises:when the first switch (M144) is locked, the first unlock circuit updates the first control signal in accordance with the first signal; and / orwhen the second switch (M123) is locked, the second unlock circuit updates the second control signal in accordance with the second signal.13.The controlling method according to claim 12, wherein,in case the first switch (M144) is locked, the first signal transfer circuit outputs the first control signal with high level, and the first unlock circuit sets the first control signal to a low level when the first signal is high level; and / orin case the second switch (M123) is locked, the second signal transfer circuit outputs the second control signal with high level, and the second unlock circuit sets the second control signal to a low level when the second signal is high level.

Images