Method and apparatus for quantization parameter update process for geometry displacement components of dynamic mesh

Abstract

According to one aspect of the present disclosure, a method of decoding is provided. The method may include decoding a first syntax element to determine a first QP value associated with a first hierarchical subdivision level of a base mesh. In response to the delta QP signaling being allowed for a second hierarchical subdivision level, the method may include decoding a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. The method may include determining a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. The method may include determining first and second sets of displacement wavelet coefficients based on the first QP value and the second QP value, respectively. The method may include decoding the base mesh based on the first and second sets of displacement wavelet coefficients.

Description

METHOD AND APPARATUS FOR QUANTIZATION PARAMETER UPDATE PROCESS FOR GEOMETRY DISPLACEMENT COMPONENTS OF DYNAMIC MESHCROSS-REFERENCE TO RELATED APPLICATIONS

[0001] This application claims the benefit of priority to U.S. Provisional Application No. 63 / 624,192, filed January 23, 2024, entitled “QUANTIZATION PARAMETER UPDATE PROCESS FOR GEOMETRY DISPLACEMENT COMPONENTS OF DYNAMIC MESH, ” which is incorporated by reference herein in its entirety.BACKGROUND

[0002] Embodiments of the present disclosure relate to dynamic mesh coding.

[0003] A mesh is composed of a collection of vertices, edges, and faces that defines the shape, or topology of a polyhedral object. The faces usually consist of triangles. Each vertex in the three-dimensional (3D) space is associated with a geometry position together with connectivity and attribute (e.g., color, reflectance, intensity, classification, etc. ) or mapping and texture information. In order to compress the dynamic mesh data efficiently, the geometry of the mesh can be compressed first, and then the corresponding connectivity, attributes, and / or mapping can be compressed based upon the geometry information according to a dynamic mesh coding technique, e.g., such as versatile dynamic mesh coding (V-DMC) .SUMMARY

[0004] According to one aspect of the present disclosure, a method of decoding by a decoder is provided. The method may include decoding, by a processor, a first syntax element to determine a first QP value associated with a first hierarchical subdivision level. The method may include, in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determining, by the processor, QP signaling is allowed for the second hierarchical subdivision level. In response to the delta QP signaling being allowed for the second hierarchical subdivision level, the method may include decoding, by the processor, a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. The method may include determining, by the processor, a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. The method may include determining, by the processor, a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The method may include decoding, by the processor, the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0005] According to another aspect of the present disclosure, a decoder is provided. The decoder may include a processor and memory storing instructions. The memory storing instructions, which when executed by the processor, may cause the processor to decode a first syntax element to determine a first QP value associated with a first hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. The memory storing instructions, which when executed by the processor, may cause the processor to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The memory storing instructions, which when executed by the processor, may cause the processor to decode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0006] According to another aspect of the present disclosure, an apparatus for decoding is provided. The apparatus for decoding may include a processor and memory storing instructions. The memory storing instructions, which when executed by the processor, may cause the processor to decode a first syntax element to determine a first QP value associated with a first hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. The memory storing instructions, which when executed by the processor, may cause the processor to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The memory storing instructions, which when executed by the processor, may cause the processor to decode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0007] According to a further aspect of the present disclosure, a non-transitory computer-readable medium storing instructions for a decoder is provided. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to decode a first syntax element to determine a first QP value associated with a first hierarchical subdivision level. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to decode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0008] According to yet another aspect of the present disclosure, a method of encoding by an encoder is provided. The method may include encoding, by a processor, a first syntax element to indicate a first QP value associated with a first hierarchical subdivision level of a base mesh. The method may include encoding, by the processor, a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh. In response to the delta QP signaling being allowed for the second hierarchical subdivision level, the method may include determining a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level. The method may include encoding, by the processor, the third syntax element to indicate a first delta QP value for the second hierarchical subdivision level. The method may include determining, by the processor, a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The method may include encoding, by the processor, the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0009] According to yet another aspect of the present disclosure, an encoder is provided. The encoder may include a processor and memory storing instructions. The memory storing instructions, which when executed by the processor, may cause the processor to encode a first syntax element to indicate a first QP value associated with a first hierarchical subdivision level of a base mesh. The memory storing instructions, which when executed by the processor, may cause the processor to encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, encode a third syntax element to indicate a first delta QP value for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The memory storing instructions, which when executed by the processor, may cause the processor to encode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0010] According to yet a further aspect of the present disclosure, an apparatus for encoding is provided. The apparatus for encoding may include a processor and memory storing instructions. The memory storing instructions, which when executed by the processor, may cause the processor to encode a first syntax element to indicate a first QP value associated with a first hierarchical subdivision level of a base mesh. The memory storing instructions, which when executed by the processor, may cause the processor to encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to encode a third syntax element to indicate a first delta QP value for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The memory storing instructions, which when executed by the processor, may cause the processor to encode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0011] According to still a further aspect of the present disclosure, a non-transitory computer-readable medium storing instructions for an encoder is provided. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to encode a first syntax element to indicate a first QP value associated with a first hierarchical subdivision level of a base mesh. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, encode a third syntax element to indicate a first delta QP value for the second hierarchical subdivision level. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to encode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0012] According to still another aspect of the present disclosure, a non-transitory computer-readable medium storing a bitstream is provided. The bitstream may be generated based on one or more of the operations described herein.

[0013] These illustrative embodiments are mentioned not to limit or define the present disclosure, but to provide examples to aid understanding thereof. Additional embodiments are described in the Detailed Description, and further description is provided there.BRIEF DESCRIPTION OF THE DRAWINGS

[0014] The accompanying drawings, which are incorporated herein and form a part of the specification, illustrate embodiments of the present disclosure and, together with the description, further serve to explain the principles of the present disclosure and to enable a person skilled in the pertinent art to make and use the present disclosure.

[0015] FIG. 1 illustrates a block diagram of an exemplary encoding system, according to some embodiments of the present disclosure.

[0016] FIG. 2 illustrates a block diagram of an exemplary decoding system, according to some embodiments of the present disclosure.

[0017] FIG. 3 illustrates a detailed block diagram of an exemplary encoder in the encoding system in FIG. 1, according to some embodiments of the present disclosure.

[0018] FIG. 4 illustrates a detailed block diagram of an exemplary decoder in the decoding system in FIG. 2, according to some embodiments of the present disclosure.

[0019] FIG. 5 illustrates a diagram of a mesh data structure, according to some embodiments of the present disclosure.

[0020] FIG. 6 illustrates a diagram of a mesh with four vertices and three triangular faces, according to some embodiments of the present disclosure.

[0021] FIG. 7 illustrates a connectivity diagram of a mesh with four vertices and three triangular faces, according to some embodiments of the present disclosure.

[0022] FIG. 8 illustrates a data structure diagram for a parametrized mesh, according to some embodiments of the present disclosure.

[0023] FIG. 9 illustrates a diagram of a mesh with four vertices, three triangular faces, and a corresponding attribute map, according to some embodiments of the present disclosure.

[0024] FIG. 10 illustrates a diagram of mesh-face orientation based on vertex-index order, according to some embodiments of the present disclosure.

[0025] FIG. 11 illustrates a block diagram of a geometry-coding process implemented by an encoder, according to some embodiments of the present disclosure.

[0026] FIGs. 12A-12C illustrates a mesh subdivision and mesh displacement approximation process implemented by an encoder, according to some embodiments of the present disclosure.

[0027] FIG. 13 illustrates a diagram of displacement-component decomposition in a local-coordinate system, according to some embodiments of the present disclosure.

[0028] FIG. 14 illustrates a detailed diagram of a parametrized mesh-coding process, according to some embodiments of the present disclosure.

[0029] FIG. 15A illustrates an example technique to map displacement coefficients from a one-dimensional (1D) array to two-dimensional (2D) displacement block, according to some embodiments of the present disclosure.

[0030] FIG. 15B illustrates a forward-packing technique to map the displacement coefficients from the 1D array to the 2D displacement block, according to some embodiments of the present disclosure.

[0031] FIG. 15C illustrates a backward-packing technique to map the displacement coefficients from the 1D array to the 2D displacement block, according to some embodiments of the present disclosure.

[0032] FIG. 16A illustrates a continuous-packing technique to map the displacement coefficients from the 1D array to the 2D displacement block, according to some embodiments of the present disclosure.

[0033] FIG. 16B illustrates a inverse-packing technique to map the displacement coefficients from the 1D array to the 2D displacement block, according to some embodiments of the present disclosure.

[0034]

[0035] FIGs. 17A and 17B illustrate a flow chart of an exemplary method of video decoding, according to some embodiments of the present disclosure.

[0036] FIGs. 18A and 18B illustrate a flow chart of an exemplary method of video encoding, according to some embodiments of the present disclosure.

[0037] Embodiments of the present disclosure will be described with reference to the accompanying drawings.DETAILED DESCRIPTION

[0038] Although some configurations and arrangements are discussed, it should be understood that this is done for illustrative purposes only. A person skilled in the pertinent art will recognize that other configurations and arrangements can be used without departing from the spirit and scope of the present disclosure. It will be apparent to a person skilled in the pertinent art that the present disclosure can also be employed in a variety of other applications.

[0039] It is noted that references in the specification to “one embodiment, ” “an embodiment, ” “an example embodiment, ” “some embodiments, ” “certain embodiments, ” etc., indicate that the embodiment described may include a particular feature, structure, or characteristic, but every embodiment may not necessarily include the particular feature, structure, or characteristic. Moreover, such phrases do not necessarily refer to the same embodiment. Further, when a particular feature, structure, or characteristic is described in connection with an embodiment, it would be within the knowledge of a person skilled in the pertinent art to effect such feature, structure, or characteristic in connection with other embodiments whether or not explicitly described.

[0040] In general, terminology may be understood at least in part from usage in context. For example, the term “one or more” as used herein, depending at least in part upon context, may be used to describe any feature, structure, or characteristic in a singular sense or may be used to describe combinations of features, structures or characteristics in a plural sense. Similarly, terms, such as “a, ” “an, ” or “the, ” again, may be understood to convey a singular usage or to convey a plural usage, depending at least in part upon context. In addition, the term “based on” may be understood as not necessarily intended to convey an exclusive set of factors and may, instead, allow for existence of additional factors not necessarily expressly described, again, depending at least in part on context.

[0041] Various aspects of dynamic mesh coding systems will now be described with reference to various apparatus and methods. These apparatus and methods will be described in the following detailed description and illustrated in the accompanying drawings by various modules, components, circuits, steps, operations, processes, algorithms, etc. (collectively referred to as “elements” ) . These elements may be implemented using electronic hardware, firmware, computer software, or any combination thereof. Whether such elements are implemented as hardware, firmware, or software depends upon the particular application and design constraints imposed on the overall system. The techniques described herein may be used for various dynamic mesh coding applications. As described herein, dynamic mesh coding includes both encoding and decoding a dynamic mesh.

[0042] V-DMC has been widely used in virtual reality / augmented reality (VR / AR) , telecommunication, autonomous vehicle, etc., for entertainment and industrial applications e.g., asset management for gaming, spatial media, architecture design modeling, and structural analysis. Moving Picture Experts Group (MPEG) released the first version of community draft for international standard for V-DMC and the Alliance for Open Media (AOM) is also developing mesh coding standard.

[0043] The existing V-DMC standards, however, cannot work well for a wide range of dynamic mesh inputs for many different applications. For example, besides the representation of levels (or coefficients in some cases) , the representation of other information (e.g., parameters) used for V-DMC may be coded in the forms of syntax elements in the bitstream as well. Since V-DMC is organized in different levels by dividing a collection of points into different pieces (e.g., sequence, slices, etc. ) associated with different properties (e.g., geometry, attributes, etc. ) , the parameter sets are also arranged in different levels (e.g., sequence-level, property-level, slice-level, etc. ) , for example, in the different headers. Moreover, multiple condition checks may be required for parsing some syntax elements in V-DMC, which further increases the complexity of organizing and parsing the representation of syntax elements.

[0044] To improve the flexibility and generality of dynamic mesh coding, the present disclosure provides various novel schemes of syntax element representation and organization, which are compatible with any suitable V-DMC standards, including, but not limited to, Alliance of Open Media (AOM) Volumetric Visual Media (VVM) standards and MPEG V-DMC standards.

[0045] FIG. 1 illustrates a block diagram of an exemplary encoding system 100, according to some embodiments of the present disclosure. FIG. 2 illustrates a block diagram of an exemplary decoding system 200, according to some embodiments of the present disclosure. Each system 100 or 200 may be applied or integrated into various systems and apparatuses capable of data processing, such as computers and wireless communication devices. For example, system 100 or 200 may be the entirety or part of a mobile phone, a desktop computer, a laptop computer, a tablet, a vehicle computer, a gaming console, a printer, a positioning device, a wearable electronic device, a smart sensor, a virtual reality (VR) device, an argument reality (AR) device, or any other suitable electronic devices having data processing capability. As shown in FIGs. 1 and 2, system 100 or 200 may include a processor 102, a memory 104, and an interface 106. These components are shown as connected one to another by a bus, but other connection types are also permitted. It is understood that system 100 or 200 may include any other suitable components for performing functions described here.

[0046] Processor 102 may include microprocessors, such as graphic processing unit (GPU) , image signal processor (ISP) , central processing unit (CPU) , digital signal processor (DSP) , tensor processing unit (TPU) , vision processing unit (VPU) , neural processing unit (NPU) , synergistic processing unit (SPU) , or physics processing unit (PPU) , microcontroller units (MCUs) , application-specific integrated circuits (ASICs) , field-programmable gate arrays (FPGAs) , programmable logic devices (PLDs) , state machines, gated logic, discrete hardware circuits, and other suitable hardware configured to perform the various functions described throughout the present disclosure. Although only one processor is shown in FIGs. 1 and 2, it is understood that multiple processors can be included. Processor 102 may be a hardware device having one or more processing cores. Processor 102 may execute software. Software shall be construed broadly to mean instructions, instruction sets, code, code segments, program code, programs, subprograms, software modules, applications, software applications, software packages, routines, subroutines, objects, executables, threads of execution, procedures, functions, etc., whether referred to as software, firmware, middleware, microcode, hardware description language, or otherwise. Software can include computer instructions written in an interpreted language, a compiled language, or machine code. Other techniques for instructing hardware are also permitted under the broad category of software.

[0047] Memory 104 can broadly include both memory (a. k. a, primary / system memory) and storage (a. k. a. secondary memory) . For example, memory 104 may include random-access memory (RAM) , read-only memory (ROM) , static RAM (SRAM) , dynamic RAM (DRAM) , ferro-electric RAM (FRAM) , electrically erasable programmable ROM (EEPROM) , compact disc read-only memory (CD-ROM) or other optical disk storage, hard disk drive (HDD) , such as magnetic disk storage or other magnetic storage devices, Flash drive, solid-state drive (SSD) , or any other medium that can be used to carry or store desired program code in the form of instructions that can be accessed and executed by processor 102. Broadly, memory 104 may be embodied by any computer-readable medium, such as a non-transitory computer-readable medium. Although only one memory is shown in FIGs. 1 and 2, it is understood that multiple memories can be included.

[0048] Interface 106 can broadly include a data interface and a communication interface that is configured to receive and transmit a signal in a process of receiving and transmitting information with other external network elements. For example, interface 106 may include input / output (I / O) devices and wired or wireless transceivers. Although only one memory is shown in FIGs. 1 and 2, it is understood that multiple interfaces can be included.

[0049] Processor 102, memory 104, and interface 106 may be implemented in various forms in system 100 or 200 for performing dynamic mesh coding functions. In some embodiments, processor 102, memory 104, and interface 106 of system 100 or 200 are implemented (e.g., integrated) on one or more system-on-chips (SoCs) . In one example, processor 102, memory 104, and interface 106 may be integrated on an application processor (AP) SoC that handles application processing in an operating system (OS) environment, including running dynamic mesh encoding and decoding applications. In another example, processor 102, memory 104, and interface 106 may be integrated on a specialized processor chip for dynamic mesh coding, such as a GPU or ISP chip dedicated to graphic processing in a real-time operating system (RTOS) .

[0050] As shown in FIG. 1, in encoding system 100, processor 102 may include one or more modules, such as an encoder 101. Although FIG. 1 shows that encoder 101 is within one processor 102, it is understood that encoder 101 may include one or more sub-modules that can be implemented on different processors located closely or remotely with each other. Encoder 101 (and any corresponding sub-modules or sub-units) can be hardware units (e.g., portions of an integrated circuit) of processor 102 designed for use with other components or software units implemented by processor 102 through executing at least part of a program, i.e., instructions. The instructions of the program may be stored on a computer-readable medium, such as memory 104, and when executed by processor 102, it may perform a process having one or more functions related to dynamic mesh encoding, such as voxelization, transformation, quantization, arithmetic encoding, etc., as described below in detail.

[0051] Similarly, as shown in FIG. 2, in decoding system 200, processor 102 may include one or more modules, such as a decoder 201. Although FIG. 2 shows that decoder 201 is within one processor 102, it is understood that decoder 201 may include one or more sub-modules that can be implemented on different processors located closely or remotely with each other. Decoder 201 (and any corresponding sub-modules or sub-units) can be hardware units (e.g., portions of an integrated circuit) of processor 102 designed for use with other components or software units implemented by processor 102 through executing at least part of a program, i.e., instructions. The instructions of the program may be stored on a computer-readable medium, such as memory 104, and when executed by processor 102, it may perform a process having one or more functions related to dynamic mesh decoding, such as arithmetic decoding, dequantization, inverse transformation, reconstruction, synthesis, as described below in detail.

[0052] FIG. 3 illustrates a detailed block diagram of exemplary encoder 101 in encoding system 100 in FIG. 1, according to some embodiments of the present disclosure. As shown in FIG. 3, encoder 101 may include a coordinate transform module 302, a voxelization module 304, a geometry analysis module 306, and an arithmetic encoding module 308, together configured to encode positions associated with points of a dynamic mesh into a geometry bitstream (i.e., geometry encoding) . As shown in FIG. 3, encoder 101 may also include a color transform module 310, an attribute transform module 312, a quantization module 314, and an arithmetic encoding module 316, together configured to encode attributes associated with vertices, or faces of a dynamic mesh into an attribute bitstream (i.e., attribute encoding) . It is understood that each of the elements shown in FIG. 3 is independently shown to represent characteristic functions different from each other in a dynamic mesh encoder, and it does not mean that each component is formed by the configuration unit of separate hardware or single software. That is, each element is included to be listed as an element for convenience of explanation, and at least two of the elements may be combined to form a single element, or one element may be divided into a plurality of elements to perform a function. It is also understood that some of the elements are not necessary elements that perform functions described in the present disclosure but instead may be optional elements for improving performance. It is further understood that these elements may be implemented using electronic hardware, firmware, computer software, or any combination thereof. Whether such elements are implemented as hardware, firmware, or software depends upon the particular application and design constraints imposed on encoder 101. It is still further understood that the modules shown in FIG. 3 are for illustrative purposes only, and in some examples, different modules may be included in encoder 101 for dynamic mesh encoding.

[0053] As shown in FIG. 3, geometry positions and attributes associated with vertices and faces of a mesh may be encoded separately. A geometry of a mesh may be a collection of vertices with positions Xk= (xk, yk, zk) , k=1, …, K, where K is the number of vertices in the mesh, and attributes Ak= (A1k, A2k, …, ADk) , k=1, …, K, where D is the number of attributes for each vertex. In some embodiments, attribute coding depends on decoded geometry. As a consequence, mesh vertex positions may be coded first. Since geometry positions may be represented by floating-point numbers in an original coordinate system, coordinate transform module 302 and a voxelization module 304 may be configured to perform a coordinate transformation followed by voxelization that quantizes and removes duplicate vertices. The process of position quantization, duplicate vertex removal, and assignment of attributes to the remaining vertices is called voxelization. The voxelized mesh may be represented using, for example, a list structure in a lossless manner. Geometry analysis module 306 may be configured to perform geometry analysis using, for example, the predictive vertex position coding scheme. Arithmetic encoding module 308 may be configured to arithmetically encode the resulting structure from geometry analysis module 306 into the geometry bitstream.

[0054] In some embodiments, geometry analysis module 306 is configured to perform geometry analysis using the predictive vertex position coding scheme. Under the predictive vertex position coding scheme, a. The geometry information (x, y, z) for one position may be represented by this defined predictive vertex position coding structure. Since mesh vertices may be duplicated, multiple mesh vertices may be mapped to the same sub-cube of size 1 (i.e., the same voxel) . In order to handle such a situation, the corresponding attributes of voxels are averaged for each sub-cube of dimension 1.

[0055] Referring back to FIG. 3, as to attribute encoding, optionally, color transform module 310 may be configured to convert red / green / blue (RGB) color attributes of each point to YCbCr color attributes if the attributes include color. Attribute transform module 312 may be configured to perform attribute transformation based on the results from geometry analysis module 306 (e.g., using the predictive vertex position scheme) , including but not limited to, the hybrid video coding. Optionally, quantization module 314 may be configured to quantize the transformed coefficients of attributes from attribute transform module 312 to generate quantization levels of the attributes associated with each point to reduce the dynamic range. Arithmetic encoding module 316 may be configured to arithmetically encode the resulting transformed coefficients of attributes associated with each mesh vertex or the quantization levels thereof into the attribute bitstream.

[0056] FIG. 4 illustrates a detailed block diagram of exemplary decoder 201 in decoding system 200 in FIG. 2, according to some embodiments of the present disclosure. As shown in FIG. 4, decoder 201 may include an arithmetic decoding module 402, a geometry synthesis module 404, a reconstruction module 406, and a coordinate inverse transform module 408, together configured to decode positions associated with vertices of a dynamic mesh from the geometry bitstream (i.e., geometry decoding) . As shown in FIG. 4, decoder 201 may also include an arithmetic decoding module 410, a dequantization module 412, an attribute inverse transform module 414, and a color inverse transform module 416, together configured to decode attributes associated with vertices, or faces of a dynamic mesh from the attribute bitstream (i.e., attribute decoding) . It is understood that each of the elements shown in FIG. 4 is independently shown to represent characteristic functions different from each other in a dynamic mesh decoder, and it does not mean that each component is formed by the configuration unit of separate hardware or single software. That is, each element is included to be listed as an element for convenience of explanation, and at least two of the elements may be combined to form a single element, or one element may be divided into a plurality of elements to perform a function. It is also understood that some of the elements are not necessary elements that perform functions described in the present disclosure but instead may be optional elements for improving performance. It is further understood that these elements may be implemented using electronic hardware, firmware, computer software, or any combination thereof. Whether such elements are implemented as hardware, firmware, or software depends upon the particular application and design constraints imposed on decoder 201. It is still further understood that the modules shown in FIG. 4 are for illustrative purposes only, and in some examples, different modules may be included in decoder 201 for dynamic mesh decoding.

[0057] When a coded dynamic mesh bitstream (e.g., a geometry bitstream or an attribute bitstream) is input from a dynamic mesh encoder (e.g., encoder 101) , the input bitstream may be decoded by decoder 201 in a procedure opposite to that of the dynamic mesh encoder. Thus, the details of decoding that are described above with respect to encoding may be skipped for ease of description. Arithmetic decoding modules 402 and 410 may be configured to decode the geometry bitstream and attribute bitstream, respectively, to obtain various information encoded into the bitstream. For example, arithmetic decoding module 410 may decode the attribute bitstream to obtain the attribute information associated with each vertex, or face, such as the quantization levels or the coefficients of the attributes associated with each vertex, or face. Optionally, dequantization module 412 may be configured to dequantize the quantization levels of attributes associated with each vertex, or face to obtain the coefficients of attributes associated with each vertex, or face. Besides the attribute information, arithmetic decoding module 410 may parse the bitstream to obtain various other information (e.g., in the form of syntax elements) , such as the syntax element indicative of the attribute coding order followed by the vertex list, connectivity information, mapping information dynamic mesh coding.

[0058] Inverse attribute transform module 414 may be configured to perform inverse attribute transformation, such as inverse mapping from 2d texture image to 3d mesh model, to transform the data from the projection domain (e.g., texture image) back to the attribute domain (e.g., luma and / or chroma information for color attributes) . Optionally, color inverse transform module 416 may be configured to convert YCbCr color attributes to RGB color attributes.

[0059] As to the geometry decoding, geometry synthesis module 404, reconstruction module 406, and coordinate inverse transform module 408 of decoder 201 may be configured to perform the inverse operations of geometry analysis module 306, voxelization module 304, and coordinate transform module 302 of encoder 101, respectively.

[0060] Consistent with the scope of the present disclosure, encoder 101 and decoder 201 may be configured to adopt various novel schemes of syntax element representation and organization, as disclosed herein, to improve the flexibility and generality of dynamic mesh coding.

[0061] An example of geometry information for one mesh frame is depicted in the mesh data structure 500 illustrated in FIG. 5. FIG. 6 illustrates a diagram 600 of a mesh with four vertices and three triangular faces, according to some embodiments of the present disclosure. FIG. 7 illustrates a connectivity diagram 700 of a mesh with four vertices and three triangular faces, according to some embodiments of the present disclosure.

[0062] Referring to FIG. 6, an example of a surface, represented by a mesh with color-per-vertex characteristics, four vertices, and three faces. A position in space describes each vertex by X, Y, Z coordinates and color attributes red (R) , green (G) , and blue (B) . As shown in FIG. 6, each face is defined by three vertex indices that form a triangle. A connectivity diagram of these features is illustrated in FIG. 7.

[0063] FIG. 8 illustrates a data structure diagram 800 for a parametrized mesh, according to some embodiments of the present disclosure. FIG. 9 illustrates a diagram 900 of a mesh with four vertices and three triangular faces and a corresponding attribute map, according to some embodiments of the present disclosure.

[0064] An example of a surface, represented by a mesh with attribute mapping characteristics (e.g., FIG. 8) that includes four vertices and three faces is depicted in FIG. 9. A position in space describes each vertex by X, Y, and Z coordinates. (U, V) denote attribute coordinates in the 2D texture vertex map. Each face is defined by three pairs of vertex indices, texture vertex coordinates that form a triangle in 3D space, and a triangle in the 2D texture map.

[0065] FIG. 10 illustrates a diagram of mesh-face orientation 1000 based on vertex-index order, according to some embodiments of the present disclosure. Referring to FIG. 10, the orientation of the face is determined using the right-hand coordinate system. The face includes three vertices that belong to three edges, and the three vertex indices describe each face. A manifold mesh is a mesh where one edge belongs to two different faces at most, as shown on the left-hand side of FIG. 10. On the other hand, a non-manifold mesh is a mesh with an edge that belongs to more than two faces, as shown on the right-hand side of FIG. 10.

[0066] Some existing techniques apply a two-stage coding procedure to code geometry information. First, the geometry is decimated to create a base mesh encoded using generic geometry-coding method, e.g., “edgebreaker. ” Then, the base mesh is hierarchically subdivided, and the difference between the subdivided point and the approximation of the original mesh is stored as the geometry displacements component. The displacement components are packed into a two-dimensional (2D) image and encoded with lossless video coding. A high-level diagram of the two-stage geometry-coding process 1100 is described below in connection with FIG. 11.

[0067] Referring to FIG. 11, an encoder may receive a static or dynamic mesh of a video, picture, frame, scene, etc. At 1102, the encoder may perform pre-processing to generate a base-mesh geometry and mesh displacements. The base-mesh geometry may include a decimated base mesh with a fewer number of points than the static or dynamic mesh that was originally received. The decimated base mesh may be input to a mesh encoder 1104 that implements, e.g., an edgebreaker encoding process. The mesh encoder may perform geometry encoding of the decimated base mesh. On the other hand, the mesh displacements may be input to a displacements-packing component 1106. The displacements-packing component 1106 may perform displacement coefficient packing to a 2D image, as described below in connection with FIGs. 12A-12C. The displacement packing information may be input to a video coder 1108 for displacements, e.g., such as an HEVC component. Mesh encoder 1104 and video coder 1108 may input their respective information to a multiplexer (MUX) 1110, which encodes the information into a bitstream.

[0068] FIGs. 12A-12C illustrates a mesh subdivision and mesh displacement approximation process 1200, 1225, 1250 implemented by a displacements-packing component of an encoder, according to some embodiments of the present disclosure. FIG. 13 illustrates a diagram of displacement-component decomposition 1300 in a local-coordinate system, according to some embodiments of the present disclosure. This process is illustrated in FIGs. 12A-12C for one face in a base mesh.

[0069] Referring to FIG. 12A, PB1, PB2, and PB3 denote the base mesh points. PS1, PS2, and PS3, in FIG. 12B, represent subdivided points. PSD1, PSD2, and PSD3 represent subdivided displaced points, as shown in FIG. 12C. Subdivided point PS1 may be calculated as a mid-point between the PB1 and PB2 points. Then, the process can be recursively repeated. Referring to FIGs. 12C and 13, each vector of PS1 and PSD1 is described as three components in normal, tangent, and bitangent directions that are further mapped to color planes (e.g., Y, U, and V components in YUV 444 color space) .

[0070] FIG. 14 illustrates a detailed diagram of a parametrized mesh-coding process 1400, according to some embodiments of the present disclosure. Referring to FIG. 14, the base mesh frame is quantized by a quantization component 1402 and encoded using a static mesh encoder 1404. The process is agnostic to the type of mesh encoding scheme used to compress the base mesh.

[0071] Mesh displacements may be input to an update-displacements component 1408, which updates the displacements based on information received from static mesh decoder 1406. This information may be related to the decimated base mesh, for example. Once updated, the mesh displacements may be input to a wavelet-transform component 1410. For instance, the mesh displacements may be processed using a hierarchical wavelet transform (or another type of transform) that recursively applies refinement layers to the reconstructed base mesh. The wavelet-transform coefficients are then quantized by wavelet-coefficient quantization component 1412. Then, image-packing component 1414 may pack the quantized wavelet-transform coefficients into a 2D image / video, which is compressed using a traditional image / video encoder 1416.

[0072] The reconstructed version of the wavelet-transform coefficients may be generated by image unpacking component 1418, which applies image unpacking. Wavelet-coefficient inverse quantization component 1420 may perform inverse quantization to the reconstructed wavelet coefficient image / video generated during the image / video decoding process. Reconstructed displacements are then computed by applying the inverse wavelet transform to the reconstructed wavelet by inverse wavelet-transform component 1422. The reconstructed wavelet-transform coefficients are input to the reconstructed mesh component 1424, along with an inverse quantization of the base mesh from inverse quantization for base mesh component 1436. Once the mesh is reconstructed, it may be input to an attribute transfer component 1426, along with a preconstructed attribute map. Once the attributes are transferred to the reconstructed mesh, an attribute image padding component 1428 may apply image padding to the reconstructed mesh, along with an attribute transfer. Colorspace conversion 1430 may perform a color space conversion for the attribute map. Then, attribute video-coding component 1432 may encode the attribute map. The coded attribute map, patch information, and the coded-geometry base-mesh may be input to multiplexer 1434 for input to a bitstream.

[0073] Wavelet-transform coefficients are calculated in a floating-point format and can be positive and / or negative. In existing techniques, the coefficients are first converted to positive values and mapped to a given bit-depth to generate a 2D image, using expression (1) . c’ (i) = 2^ [bit_depth-1] + [c (i) *2^bit_depth]  /  [c_max -c_min]   (1) , where c’ (i) is an integerized displacement coefficient value, c (i) is a current displacement  coefficient, c_max is a maximum displacement coefficient value, c_min is a minimum displacement coefficient value, and bit_depth is a value that defines a number of fixed levels for image coding.

[0074] Displacement components are transformed using a lifting transform and their corresponding values are quantized according to the value of vmc_transform_lifting_quantization_parameters [ltpIndex] [i] , where ltpIndex defines an application level (e.g., 0 -sequence; 1 -frame; 2 -patch) , and i denotes a corresponding displacement component (x, y, z for a canonical coordinate system, and n, t, bt for a local coordinate system) . Example syntax elements used for coding displacement components are set forth below in Table 1. Example sequence-level syntax elements, frame-level syntax elements, and patch-level syntax elements are set forth below in Tables 2, 3, and 4, respectively. Table 1: Example displacement-component coding syntax elements Table 2: Example sequence-level syntax elements Table 3: Example frame-level syntax elements Table 4: Example patch-level syntax elements

[0075] FIG. 15A illustrates an example technique 1500 to map displacement coefficients from a 1D array to 2D displacement block, according to some embodiments of the present disclosure. FIG. 15B illustrates a forward-packing technique 1525 to map the displacement coefficients from the 1D array to the 2D displacement block, according to some embodiments of the present disclosure. FIG. 15C illustrates a backward-packing technique 1550 to map the displacement coefficients from the 1D array to the 2D displacement block, according to some embodiments of the present disclosure.

[0076] Referring to FIGs. 15A-15C, to code displacement components using existing video coding techniques, the transformed displacement coefficients are mapped from a one-dimensional array to a 2D image, where each unit vector component is associated with a different color plane.

[0077] Referring to FIG. 15A, the Normal unit vector (N) is mapped to Y-plane; the Tangent unit vector (T) is mapped to U-plane; the BiTangent unit vector (BT) is mapped to V-plane. In this non-limiting example, YUV444 color mapping is used for coding.

[0078] The drawback of such an approach is that any update of the quantization parameter (QP) involves signaling an entire vdmc_lifting_transform_parameters (index, ltpIndex) structure in a corresponding header element. The nature of the lifting transform used in displacement coefficient coding leads to independent subdivision levels with a separate set of coefficients required for reconstruction of the sequence level, frame level, and patch level. Moreover, the persistence of the QP is not clearly defined.

[0079] To overcome these and other challenges, the present disclosure provides an exemplary QP signaling and derivation process, which can significantly reduce the overhead for signaling the data in high-level syntax (HLS) geometry header. According to the exemplary technique, a QP difference between each hierarchical level (e.g., sequence level, frame level, patch level, etc. ) is signaled instead of signaling each value explicitly. Also, a default value for a QP may be defined on a global level to further reduce signaling overhead. A default QP may be set to be equal to half of the range of QP values for quantization of the transformed displacement coefficients. Table 5: Exemplary syntax elements in the vdmc_quantization_parameters Table 6: Exemplary Syntax elements in the vmc_lifting_transform_parameters

[0080] numDisplacementComponents is an internal variable derived from the syntax element asps_vmc_ext_displacement_components_minus_1. numDisplacementComponents is equal to value of asps_vmc_ext_displacement_components_minus_1 + 1 for an entire sequence. When afps_vmc_ext_overriden_flag is equal to 1, the value of numDisplacementComponents is equal to afps_vmc_ext_displacement_components_minus_1 + 1 for a current frame.

[0081] In some implementations, extending this process to the frame-level, the lifting delta QP and corresponding difference per each frame may be signaled, as well as an indication as to whether the difference in QP is signaled per LoD with a corresponding delta and sign values. Table 7: Example syntax elements in the asps_vdmc_extension

[0082] DisplacementDim is a variable derived from the syntax element asps_vdmc_ext_1d_displacement_flag shown in Table 2 and indicates the number of dimensions of the displacement field. When asps_vdmc_ext_1d_displacement_flag is equal to 0, the value of DisplacementDim is equal to 3, when asps_vdmc_ext_1d_displacement_flag is equal to 1, the value of DisplacementDim is equal to 1.

[0083] asps_vdmc_ext_displacement_quantization_parameter_minus_49 plus 49 specifies the initial QP value for the entire sequence. Table 8: Example syntax elements in the afps_vdmc_extension

[0084] As shown in Table 8, the afps_vdmc_ext_quantization_parameter_update_flag specifies whether delta QP signaling is allowed in the current displacement component frame. For instance, afps_vdmc_ext_quantization_parameter_update_flag equal to 1 specifies that the delta quantization parameter is allowed; on the other hand, afps_vdmc_ext_quantization_parameter_update_flag equal to 0 specifies that the delta quantization parameter is not allowed. When not present, the value of afps_vdmc_ext_quantization_parameter_update_flag may be inferred to be equal to 0. Table 9: Syntax elements in the patch_data_unit

[0085] Referring to Table 9, the pdu_quantization_parameter_update_flag [tileID] [patchIdx] syntax element specifies whether delta QP signaling is allowed in the current displacement component patch with patchIdx of the tile with tileID. For instance, pdu_quantization_parameter_update_flag equal to 1 specifies that the delta QP signaling is allowed; on the other hand, pdu_quantization_parameter_update_flag equal to 0 specifies that the delta QP signaling is not allowed. When not present, the value of pdu_quantization_parameter_update_flag is inferred to be equal to 0.

[0086] FIG. 16A illustrates a continuous-packing technique 1600 to map the displacement coefficients from the 1D array to the 2D displacement block, according to some embodiments of the present disclosure. FIG. 16B illustrates a inverse-packing technique 1625 to map the displacement coefficients from the 1D array to the 2D displacement block, according to some embodiments of the present disclosure.

[0087] Referring to FIGs. 16A and 16B, an encoder may perform mesh segmentation to create segments or blocks of mesh content representing individual objects / regions of interest / volumetric tiles, semantic blocks, patches, etc. The number of level-of-detail (LoD) subdivisions may be encoded into the bitstream using the asps_vmc_ext_subdivision_iteration_count syntax element.

[0088] The encoder may perform mesh decimation to generate a base mesh. The base mesh may be coded with an undefined static mesh encoder. The base mesh may be decoded and recursively subdivided to the number of LoDs by a decoder.

[0089] The encoder may calculate a set of mesh displacements between the subdivide mesh and the original surface for each LoD. The encoder may process the mesh displacements with a wavelet transform to obtain floating-point wavelet transform coefficients.

[0090] The encoder may quantize the floating-point wavelet transform coefficients to a fix-point representation with a precision indicated in the coded bitstream at either the sequence level, frame level, or patch level.

[0091] The encoder may scan the quantized wavelet coefficients along a 3D space scanning pattern (e.g., Morton, Hilbert, or along other space filling curve (s) ) within each LoD to form three one-dimensional (1D) arrays per each displacement component, as shown in FIGs. 16A and 16B. As also shown in FIGs. 16A and 16B, the encoder may convert the quantized wavelet coefficients to a 2-dimensional image according to LoD and selected packing order. The unoccupied symbols in CTU are padded using one of the padding methods (e.g. zero-padding) .

[0092] Still referring to FIGs. 16A and 16B, a decoder may decode a base mesh from the geometry bitstream and recursively subdivide the base mesh to the level (e.g., sequence level, frame level, patch level, etc. ) of details defined by the encoder.

[0093] The decoder may decode geometry displacements (e.g., displacement wavelet coefficients) from an a coded bitstream (e.g., using a codec corresponding to, e.g., dmsps_mesh_codec_id

[0094] The decoder may dequantize the displacement wavelet coefficients using the QP signaled in the bitstream (e.g., the attribute bitstream) .

[0095] The decoder may apply an inverse wavelet transform to the dequantized displacement wavelet coefficients to obtain mesh displacements.

[0096] The decoder may apply the mesh displacements to the subdivided base mesh at each transform level (e.g., sequence level, frame level, patch level, etc. ) recursively to generate the reconstructed mesh consisting of blocks representing individual objects / regions of interest / volumetric tiles, semantic blocks, etc.

[0097] FIGs. 17A and 17B illustrate a flow chart of an exemplary method 1700 of decoding by a decoder, according to some embodiments of the present disclosure. Method 1700 may be performed by an apparatus, e.g., such as decoder 201 of decoding system 200 or any other suitable decoding system. Method 1700 may include operations 1702-1734 as described below. It is understood that some of the operations may be optional (shown with dashed lines) , and some of the operations may be performed simultaneously, or in a different order other than shown in FIGs. 17A and 17B.

[0098] Referring to FIG. 17A, at 1702, the apparatus may decode a first syntax element to determine a first QP value associated with a first hierarchical subdivision level of a base mesh. In some implementations, the first syntax element may include an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element. In some implementations, the first hierarchical subdivision level may be a sequence level. For example, referring to Table 7, asps_vdmc_ext_displacement_quantization_parameter_minus_49 plus 49 specifies the initial QP value for the entire sequence (e.g., the first hierarchical subdivision level) .

[0099] At 1704, the apparatus may decode a second syntax element associated with a second hierarchical subdivision level of the base mesh. In some implementations, the second syntax element may include afps_vdmc_ext_quantization_parameter_update_flag syntax element. In some implementations, the second hierarchical subdivision level may be a frame level. As shown above in Table 8, the afps_vdmc_ext_quantization_parameter_update_flag specifies whether delta QP signaling is allowed in the current displacement component frame.

[0100] At 1706, the apparatus may, in response to the second syntax element having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level. As shown above in Table 8, the afps_vdmc_ext_quantization_parameter_update_flag specifies whether delta QP signaling is allowed in the current displacement component frame. For instance, afps_vdmc_ext_quantization_parameter_update_flag equal to 1 (e.g., the first value) specifies that the delta quantization parameter is allowed.

[0101] At 1708, the apparatus may, in response to the second syntax element being absent from a bitstream, determine the second syntax element has the second value. As shown above in Table 8, the afps_vdmc_ext_quantization_parameter_update_flag specifies whether delta QP signaling is allowed in the current displacement component frame. When not present, the value of afps_vdmc_ext_quantization_parameter_update_flag may be inferred to be equal to 0 (e.g., the second value) .

[0102] At 1710, the apparatus may, in response to the second syntax element having a second value, determine the delta QP signaling is not allowed for the second hierarchical subdivision level. As shown above in Table 8, the afps_vdmc_ext_quantization_parameter_update_flag specifies whether delta QP signaling is allowed in the current displacement component frame. For instance, afps_vdmc_ext_quantization_parameter_update_flag equal to 0 specifies that the delta quantization parameter is not allowed.

[0103] At 1712, the apparatus may, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. In some implementations, the third syntax element includes a first vdmc_quantization_parameters syntax element. As shown above in Table 8, vdmc_quantization_parameters (0, 1) or vdmc_quantization_parameters (i+1, 1) may be used to indicate the delta QP value between the first hierarchical subdivision level and the second hierarchical subdivision level.

[0104] At 1714, the apparatus may determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. For example, the decoder 201 may determine the second QP value for the frame level by subtracting the first delta QP value from the first QP value.

[0105] At 1716, the apparatus may determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. For example, the decoder 201 may use the first QP value to determine a first set of displacement wavelet coefficients for the sequence level and the second QP value to determine a second set of displacement wavelet coefficients for the frame level.

[0106] Referring to FIG. 17B, at 1718, the apparatus may decode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients. For example, the decoder 201 may decode the sequence level of the base mesh using the first set of displacement wavelet coefficients and the frame level of the base mesh using the second set of displacement wavelet coefficients.

[0107] At 1720, the apparatus may decode a fourth syntax element associated with a third hierarchical subdivision level of the base mesh. In some implementations, the fourth syntax element may include a pdu_quantization_parameter_update_flag syntax element. In some implementations, the third hierarchical subdivision level may be a patch level. As shown above in Table 9, the pdu_quantization_parameter_update_flag [tileID] [patchIdx] syntax element specifies whether delta QP signaling is allowed in the current displacement component patch with patchIdx of the tile with tileID.

[0108] At 1722, the apparatus may, in response to the fourth syntax element having a first value, determine the delta QP signaling is allowed for the third hierarchical subdivision level. As shown above in Table 9, the pdu_quantization_parameter_update_flag [tileID] [patchIdx] syntax element specifies whether delta QP signaling is allowed in the current displacement component patch with patchIdx of the tile with tileID. For instance, pdu_quantization_parameter_update_flag equal to 1 specifies that the delta QP signaling is allowed.

[0109] At 1724, the apparatus may, in response to the fourth syntax element being absent from a bitstream, determine the fourth syntax element has a second value. As shown above in Table 9, the pdu_quantization_parameter_update_flag [tileID] [patchIdx] syntax element specifies whether delta QP signaling is allowed in the current displacement component patch with patchIdx of the tile with tileID. When not present, the value of pdu_quantization_parameter_update_flag is inferred to be equal to 0.

[0110] At 1726, the apparatus may, in response to the fourth syntax element having a second value, determine the delta QP signaling is not allowed for the third hierarchical subdivision level. As shown above in Table 9, the pdu_quantization_parameter_update_flag [tileID] [patchIdx] syntax element specifies whether delta QP signaling is allowed in the current displacement component patch with patchIdx of the tile with tileID. For instance, pdu_quantization_parameter_update_flag equal to 0 specifies that the delta QP signaling is not allowed.

[0111] At 1728, the apparatus may, in response to the delta QP signaling being allowed for the third hierarchical subdivision level, decode a fifth syntax element to determine a second delta QP value for the third hierarchical subdivision level. In some implementations, the fifth syntax element comprises a second vdmc_quantization_parameters syntax element. For example, as shown in Table 9, vdmc_quantization_parameters (0, 2) may indicate the second delta QP value for the patch level.

[0112] At 1730, the apparatus may determine a third QP value for the third hierarchical subdivision level based on the second delta QP value. For example, the decoder 201 may determine the third QP value for the frame level by subtracting the second delta QP value from the second QP value.

[0113] At 1732, the apparatus may determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value. For example, the decoder 201 may determine a third set of displacement wavelet coefficients for the patch level based on the third QP value.

[0114] At 1734, the apparatus may decode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients. For example, the decoder 201 may decode the patch level of the base mesh based on the third set of displacement wavelet coefficients.

[0115] FIGs. 18A and 18B illustrate a flow chart of an exemplary method 1800 of encoding by an encoder, according to some embodiments of the present disclosure. Method 1800 may be performed by an apparatus, e.g., such as encoder 101 of encoding system 100 or any other suitable encoding systems. Method 1800 may include operations 1802-1822 as described below. It is understood that some of the operations may be optional (shown with dashed lines) , and some of the operations may be performed simultaneously, or in a different order other than shown in FIGs. 18A and 18B.

[0116] Referring to FIG. 18A, at 1802, the apparatus may encode a first syntax element to indicate a first QP value associated with a first hierarchical subdivision level of a base mesh. In some implementations, the first syntax element may include an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element. In some implementations, the first hierarchical subdivision level may be a sequence level.

[0117] At 1804, the apparatus may encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh. In some implementations, the second syntax element may include afps_vdmc_ext_quantization_parameter_update_flag syntax element. In some implementations, the second hierarchical subdivision level may be a frame level. As shown above in Table 8, the afps_vdmc_ext_quantization_parameter_update_flag specifies whether delta QP signaling is allowed in the current displacement component frame.

[0118] At 1806, the apparatus may, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level. For example, the encoder 101 may determine the difference between the first QP value and the second QP value as the first delta QP value.

[0119] At 1808, the apparatus may encode a third syntax element to indicate a first delta QP value for the second hierarchical subdivision level. In some implementations, the third syntax element comprises a first vdmc_quantization_parameters syntax element. As shown above in Table 8, vdmc_quantization_parameters (0, 1) or vdmc_quantization_parameters (i+1, 1) may be used to indicate the delta QP value between the first hierarchical subdivision level and the second hierarchical subdivision level.

[0120] At 1810, the apparatus may determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. For example, the encoder 101 may use the first QP value to determine a first set of displacement wavelet coefficients for the sequence level and the second QP value to determine a second set of displacement wavelet coefficients for the frame level.

[0121] At 1812, the apparatus may encode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients. For example, the encoder 101 may encode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0122] At 1814, the apparatus may encode a fourth syntax element to indicate whether the delta QP signaling is allowed for a third hierarchical subdivision level of the base mesh. In some implementations, the fourth syntax element may include a pdu_quantization_parameter_update_flag syntax element. In some implementations, the third hierarchical subdivision level may be a patch level.

[0123] At 1816, the apparatus may, in response to the delta QP signaling being allowed for the third hierarchical subdivision level, determine a second delta QP value for the third hierarchical subdivision level by subtracting the second QP value associated with the second hierarchical subdivision level and a third QP value associated with the third hierarchical subdivision level. For example, the encoder 101 may determine the second delta QP value as the difference between the second QP value of the second hierarchical subdivision level and the third QP value of the third hierarchical subdivision level.

[0124] Referring to FIG. 18B, at 1818, the apparatus may encode a fifth syntax element to indicate the second delta QP value for the third hierarchical subdivision level. In some implementations, the fifth syntax element comprises a second vdmc_quantization_parameters syntax element. For example, as shown in Table 9, vdmc_quantization_parameters (0, 2) may indicate the second delta QP value for the patch level.

[0125] At 1820, the apparatus may determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value. For example, the encoder 101 may determine a third set of displacement wavelet coefficients for the patch level based on the third QP value.

[0126] At 1822, the apparatus may encode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients. For example, the encoder 101 may decode the patch level of the base mesh based on the third set of displacement wavelet coefficients.

[0127] In various aspects of the present disclosure, the functions described herein may be implemented in hardware, software, firmware, or any combination thereof. If implemented in software, the functions may be stored as instructions on a non-transitory computer-readable medium. Computer-readable media includes computer storage media. Storage media may be any available media that can be accessed by a processor, such as processor 102 in FIGs. 1 and 2. By way of example, and not limitation, such computer-readable media can include RAM, ROM, EEPROM, CD-ROM or other optical disk storage, HDD, such as magnetic disk storage or other magnetic storage devices, Flash drive, SSD, or any other medium that can be used to carry or store desired program code in the form of instructions or data structures and that can be accessed by a processing system, such as a mobile device or a computer. Disk and disc, as used herein, include CD, laser disc, optical disc, digital video disc (DVD) , and floppy disk, where disks usually reproduce data magnetically, while discs reproduce data optically with lasers. Combinations of the above should also be included within the scope of computer-readable media.

[0128] According to one aspect of the present disclosure, a method of decoding by a decoder is provided. The method may include decoding, by a processor, a first syntax element to determine a first QP value associated with a first hierarchical subdivision level. The method may include, in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determining, by the processor, QP signaling is allowed for the second hierarchical subdivision level. In response to the delta QP signaling being allowed for the second hierarchical subdivision level, the method may include decoding, by the processor, a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. The method may include determining, by the processor, a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. The method may include determining, by the processor, a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The method may include decoding, by the processor, the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0129] In some implementations, the method may include decoding, by the processor, the second syntax element. In some implementations, in response to the second syntax element having a second value, the method may include determining, by the processor, the delta QP signaling is not allowed for the second hierarchical subdivision level.

[0130] In some implementations, in response to the second syntax element being absent from a bitstream, the method may include determining, by the processor, the second syntax element has a second value. In some implementations, in response to the second syntax element having the second value, the method may include determining, by the processor, the delta QP signaling is not allowed for the second hierarchical subdivision level.

[0131] In some implementations, in response to a fourth syntax element associated with a third hierarchical subdivision level of the base mesh having a first value, the method may include determining, by the processor, the delta QP signaling is allowed for the third hierarchical subdivision level. In some implementations, in response to the delta QP signaling being allowed for the third hierarchical subdivision level, the method may include decoding, by the processor, a fifth syntax element to determine a second delta QP value for the third hierarchical subdivision level. In some implementations, the method may include determining, by the processor, a third QP value for the third hierarchical subdivision level based on one or more of the first delta QP value or the second delta QP value. In some implementations, the method may include determining, by the processor, a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value. In some implementations, the method may include decoding, by the processor, the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.

[0132] In some implementations, the method may include decoding, by the processor, the fourth syntax element. In some implementation, in response to the fourth syntax element having a second value, the method may include determining, by the processor, the delta QP signaling is not allowed for the third hierarchical subdivision level.

[0133] In some implementations, in response to the fourth syntax element being absent from a bitstream, the method may include determining, by the processor, the fourth syntax element has a second value. In some implementations, in response to the fourth syntax element having the second value, the method may include determining, by the processor, the delta QP signaling is not allowed for the third hierarchical subdivision level.

[0134] In some implementations, the first syntax element may include an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element may include afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element may include a first vdmc_quantization_parameters syntax structure, the fourth syntax element may include a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element may include a second vdmc_quantization_parameters syntax structure.

[0135] In some implementations, the first hierarchical subdivision level may be a sequence level. In some implementations, the second hierarchical subdivision level may be a frame level. In some implementations, the third hierarchical subdivision level may be a patch level.

[0136] According to another aspect of the present disclosure, a decoder is provided. The decoder may include a processor and memory storing instructions. The memory storing instructions, which when executed by the processor, may cause the processor to decode a first syntax element to determine a first QP value associated with a first hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. The memory storing instructions, which when executed by the processor, may cause the processor to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The memory storing instructions, which when executed by the processor, may cause the processor to decode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0137] In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to decode the second syntax element. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to, in response to the second syntax element having a second value, determine the delta QP signaling is not allowed for the second hierarchical subdivision level.

[0138] In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to, in response to the second syntax element being absent from a bitstream, determine the second syntax element has a second value. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to, in response to the second syntax element having the second value, determine the delta QP signaling is not allowed for the second hierarchical subdivision level.

[0139] In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to, in response to a fourth syntax element associated with a third hierarchical subdivision level of the base mesh having a first value, determine the delta QP signaling is allowed for the third hierarchical subdivision level. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the third hierarchical subdivision level, decode a fifth syntax element to determine a second delta QP value for the third hierarchical subdivision level. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to determine a third QP value for the third hierarchical subdivision level based on one or more of the first delta QP value or the second delta QP value. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to decode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.

[0140] In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to decode the fourth syntax element. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to, in response to the fourth syntax element having a second value, determine the delta QP signaling is not allowed for the third hierarchical subdivision level.

[0141] In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to, in response to the fourth syntax element being absent from a bitstream, determine the fourth syntax element has a second value. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to, in response to the fourth syntax element having the second value, determine the delta QP signaling is not allowed for the third hierarchical subdivision level.

[0142] In some implementations, the first syntax element may include an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element may include afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element may include a first vdmc_quantization_parameters syntax structure, the fourth syntax element may include a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element may include a second vdmc_quantization_parameters syntax structure.

[0143] In some implementations, the first hierarchical subdivision level may be a sequence level. In some implementations, the second hierarchical subdivision level is a frame level. In some implementations, the third hierarchical subdivision level is a patch level.

[0144] According to another aspect of the present disclosure, an apparatus for decoding is provided. The apparatus for decoding may include a processor and memory storing instructions. The memory storing instructions, which when executed by the processor, may cause the processor to decode a first syntax element to determine a first QP value associated with a first hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. The memory storing instructions, which when executed by the processor, may cause the processor to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The memory storing instructions, which when executed by the processor, may cause the processor to decode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0145] According to a further aspect of the present disclosure, a non-transitory computer-readable medium storing instructions for a decoder is provided. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to decode a first syntax element to determine a first QP value associated with a first hierarchical subdivision level. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to decode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0146] In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to decode the second syntax element. In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to the second syntax element having a second value, determine the delta QP signaling is not allowed for the second hierarchical subdivision level.

[0147] In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to the second syntax element being absent from a bitstream, determine the second syntax element has a second value. In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to the second syntax element having the second value, determine the delta QP signaling is not allowed for the second hierarchical subdivision level.

[0148] In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to a fourth syntax element associated with a third hierarchical subdivision level of the base mesh having a first value, determine the delta QP signaling is allowed for the third hierarchical subdivision level. In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to the delta QP signaling being allowed for the third hierarchical subdivision level, decode a fifth syntax element to determine a second delta QP value for the third hierarchical subdivision level. In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to determine a third QP value for the third hierarchical subdivision level based on one or more of the first delta QP value or the second delta QP value. In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value. In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to decode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.

[0149] In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to decode the fourth syntax element. In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to the fourth syntax element having a second value, determine the delta QP signaling is not allowed for the third hierarchical subdivision level.

[0150] In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to the fourth syntax element being absent from a bitstream, determine the fourth syntax element has a second value. In some implementations, the instructions, which when executed by the processor of the decoder, may cause the processor of the decoder to, in response to the fourth syntax element having the second value, determine the delta QP signaling is not allowed for the third hierarchical subdivision level.

[0151] In some implementations, the first syntax element may include an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element may include afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element may include a first vdmc_quantization_parameters syntax structure, the fourth syntax element may include a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element may include a second vdmc_quantization_parameters syntax structure.

[0152] In some implementations, the first hierarchical subdivision level may be a sequence level. In some implementations, the second hierarchical subdivision level is a frame level. In some implementations, the third hierarchical subdivision level is a patch level.

[0153] According to yet another aspect of the present disclosure, a method of encoding by an encoder is provided. The method may include encoding, by a processor, a first syntax element to indicate a first QP value associated with a first hierarchical subdivision level of a base mesh. The method may include encoding, by the processor, a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh. In response to the delta QP signaling being allowed for the second hierarchical subdivision level, the method may include determining a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level. The method may include encoding, by the processor, the third syntax element to indicate a first delta QP value for the second hierarchical subdivision level. The method may include determining, by the processor, a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The method may include encoding, by the processor, the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0154] In some implementations, the method may include encoding, by the processor, a fourth syntax element to indicate whether the delta QP signaling is allowed for a third hierarchical subdivision level of the base mesh. In some implementations, in response to the delta QP signaling being allowed for the third hierarchical subdivision level, the method may include determining a second delta QP value for the third hierarchical subdivision level by subtracting the second QP value associated with the second hierarchical subdivision level and a third QP value associated with the third hierarchical subdivision level. In some implementations, the method may include encoding, by the processor, a fifth syntax element to indicate the second delta QP value for the third hierarchical subdivision level. In some implementations, the method may include determining, by the processor, a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value. In some implementations, the method may include encoding, by the processor, the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.

[0155] In some implementations, the first syntax element may include an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element may include afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element may include a first vdmc_quantization_parameters syntax structure, the fourth syntax element may include a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element may include a second vdmc_quantization_parameters syntax structureIn some implementations, the first hierarchical subdivision level may be a sequence level. In some implementations, the second hierarchical subdivision level is a frame level. In some implementations, the third hierarchical subdivision level is a patch level.

[0156] According to yet another aspect of the present disclosure, an encoder is provided. The encoder may include a processor and memory storing instructions. The memory storing instructions, which when executed by the processor, may cause the processor to encode a first syntax element to indicate a first QP value associated with a first hierarchical subdivision level of a base mesh. The memory storing instructions, which when executed by the processor, may cause the processor to encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, encode a third syntax element to indicate a first delta QP value for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The memory storing instructions, which when executed by the processor, may cause the processor to encode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0157] In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to encode a fourth syntax element to indicate whether the delta QP signaling is allowed for a third hierarchical subdivision level of the base mesh. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the third hierarchical subdivision level, determine a second delta QP value for the third hierarchical subdivision level by subtracting the second QP value associated with the second hierarchical subdivision level and a third QP value associated with the third hierarchical subdivision level. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to encode a fifth syntax element to indicate a second delta QP value for the third hierarchical subdivision level. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value. In some implementations, the memory storing instructions, which when executed by the processor, may cause the processor to encode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.

[0158] In some implementations, the first syntax element may include an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element may include afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element may include a first vdmc_quantization_parameters syntax structure, the fourth syntax element may include a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element may include a second vdmc_quantization_parameters syntax structure.

[0159] In some implementations, the first hierarchical subdivision level may be a sequence level. In some implementations, the second hierarchical subdivision level is a frame level. In some implementations, the third hierarchical subdivision level is a patch level.

[0160] According to yet a further aspect of the present disclosure, an apparatus for encoding is provided. The apparatus for encoding may include a processor and memory storing instructions. The memory storing instructions, which when executed by the processor, may cause the processor to encode a first syntax element to indicate a first QP value associated with a first hierarchical subdivision level of a base mesh. The memory storing instructions, which when executed by the processor, may cause the processor to encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh. The memory storing instructions, which when executed by the processor, may cause the processor to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to encode a third syntax element to indicate a first delta QP value for the second hierarchical subdivision level. The memory storing instructions, which when executed by the processor, may cause the processor to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The memory storing instructions, which when executed by the processor, may cause the processor to encode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0161] According to still a further aspect of the present disclosure, a non-transitory computer-readable medium storing instructions for an encoder is provided.

[0162] The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to encode a first syntax element to indicate a first QP value associated with a first hierarchical subdivision level of a base mesh. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to, in response to the delta QP signaling being allowed for the second hierarchical subdivision level, encode a third syntax element to indicate a first delta QP value for the second hierarchical subdivision level. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value. The instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to encode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.

[0163] In some implementations, the instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to encode a fourth syntax element to indicate whether the delta QP signaling is allowed for a third hierarchical subdivision level of the base mesh. In some implementations, the instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to, in response to the delta QP signaling being allowed for the third hierarchical subdivision level, determine a second delta QP value for the third hierarchical subdivision level by subtracting the second QP value associated with the second hierarchical subdivision level and a third QP value associated with the third hierarchical subdivision level. In some implementations, the instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to encode a fifth syntax element to indicate a second delta QP value for the third hierarchical subdivision level. In some implementations, the instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value. In some implementations, the instructions, which when executed by the processor of the encoder, may cause the processor of the encoder to encode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.

[0164] In some implementations, the first syntax element may include an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element may include afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element may include a first vdmc_quantization_parameters syntax structure, the fourth syntax element may include a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element may include a second vdmc_quantization_parameters syntax structure.

[0165] In some implementations, the first hierarchical subdivision level may be a sequence level. In some implementations, the second hierarchical subdivision level is a frame level. In some implementations, the third hierarchical subdivision level is a patch level.

[0166] According to still another aspect of the present disclosure, a non-transitory computer-readable medium storing a bitstream is provided. The bitstream may be generated based on one or more of the operations described herein.

[0167] The foregoing description of the embodiments will so reveal the general nature of the present disclosure that others can, by applying knowledge within the skill of the art, readily modify and / or adapt for various applications such embodiments, without undue experimentation, without departing from the general concept of the present disclosure. Therefore, such adaptations and modifications are intended to be within the meaning and range of equivalents of the disclosed embodiments, based on the teaching and guidance presented herein. It is to be understood that the phraseology or terminology herein is for the purpose of description and not of limitation, such that the terminology or phraseology of the present specification is to be interpreted by the skilled artisan in light of the teachings and guidance.

[0168] Embodiments of the present disclosure have been described above with the aid of functional building blocks illustrating the implementation of specified functions and relationships thereof. The boundaries of these functional building blocks have been arbitrarily defined herein for the convenience of the description. Alternate boundaries can be defined so long as the specified functions and relationships thereof are appropriately performed.

[0169] The Summary and Abstract sections may set forth one or more but not all exemplary embodiments of the present disclosure as contemplated by the inventor (s) , and thus, are not intended to limit the present disclosure and the appended claims in any way.

[0170] Various functional blocks, modules, and steps are disclosed above. The arrangements provided are illustrative and without limitation. Accordingly, the functional blocks, modules, and steps may be reordered or combined in different ways than in the examples provided above. Likewise, some embodiments include only a subset of the functional blocks, modules, and steps, and any such subset is permitted.

[0171] The breadth and scope of the present disclosure should not be limited by any of the above-described exemplary embodiments, but should be defined only in accordance with the following claims and their equivalents.

Claims

1.A method of decoding by a decoder, comprising:decoding, by a processor, a first syntax element to determine a first quantization parameter (QP) value associated with a first hierarchical subdivision level of a base mesh;in response to a second syntax element associated with a second hierarchical subdivision level of the base mesh having a first value, determining, by the processor, delta QP signaling is allowed for the second hierarchical subdivision level;in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decoding, by the processor, a third syntax element to determine a first delta QP value for the second hierarchical subdivision level;determining, by the processor, a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value;determining, by the processor, a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value; anddecoding, by the processor, the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.2.The method of claim 1, further comprising:decoding, by the processor, the second syntax element; andin response to the second syntax element having a second value, determining, by the processor, the delta QP signaling is not allowed for the second hierarchical subdivision level.3.The method of claim 1, further comprising:in response to the second syntax element being absent from a bitstream, determining, by the processor, the second syntax element has a second value; andin response to the second syntax element having the second value, determining, by the processor, the delta QP signaling is not allowed for the second hierarchical subdivision level.4.The method of claim 1, further comprising:in response to a fourth syntax element associated with a third hierarchical subdivision level of the base mesh having a first value, determining, by the processor, the delta QP signaling is allowed for the third hierarchical subdivision level;in response to the delta QP signaling being allowed for the third hierarchical subdivision level, decoding, by the processor, a fifth syntax element to determine a second delta QP value for the third hierarchical subdivision level;determining, by the processor, a third QP value for the third hierarchical subdivision level based on one or more of the first delta QP value or the second delta QP value;determining, by the processor, a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value; anddecoding, by the processor, the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.5.The method of claim 4, further comprising:decoding, by the processor, the fourth syntax element; andin response to the fourth syntax element having a second value, determining, by the processor, the delta QP signaling is not allowed for the third hierarchical subdivision level.6.The method of claim 4, further comprising:in response to the fourth syntax element being absent from a bitstream, determining, by the processor, the fourth syntax element has a second value; andin response to the fourth syntax element having the second value, determining, by the processor, the delta QP signaling is not allowed for the third hierarchical subdivision level.7.The method of claim 4, wherein the first syntax element comprises an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element comprises afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element comprises a first vdmc_quantization_parameters syntax structure, the fourth syntax element comprises a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element comprises a second vdmc_quantization_parameters syntax structure.8.The method of claim 4, wherein:the first hierarchical subdivision level is a sequence level,the second hierarchical subdivision level is a frame level, andthe third hierarchical subdivision level is a patch level.9.A decoder, comprising:a processor; andmemory storing instructions, which when executed by the processor, cause the processor to:decode a first syntax element to determine a first quantization parameter (QP) value associated with a first hierarchical subdivision level;in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level;in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level;determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value;determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value; anddecode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.10.The decoder of claim 9, wherein the memory storing instructions, which when executed by the processor, cause the processor to:decode the second syntax element; andin response to the second syntax element having a second value, determine the delta QP signaling is not allowed for the second hierarchical subdivision level.11.The decoder of claim 9, wherein the memory storing instructions, which when executed by the processor, cause the processor to:in response to the second syntax element being absent from a bitstream, determine the second syntax element has a second value; andin response to the second syntax element having the second value, determine the delta QP signaling is not allowed for the second hierarchical subdivision level.12.The decoder of claim 9, wherein the memory storing instructions, which when executed by the processor, cause the processor to:in response to a fourth syntax element associated with a third hierarchical subdivision level of the base mesh having a first value, determine the delta QP signaling is allowed for the third hierarchical subdivision level;in response to the delta QP signaling being allowed for the third hierarchical subdivision level, decode a fifth syntax element to determine a second delta QP value for the third hierarchical subdivision level;determine a third QP value for the third hierarchical subdivision level based on one or more of the first delta QP value or the second delta QP value;determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value; anddecode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.13.The decoder of claim 12, further comprising:decode the fourth syntax element; andin response to the fourth syntax element having a second value, determine the delta QP signaling is not allowed for the third hierarchical subdivision level.14.The decoder of claim 12, wherein the memory storing instructions, which when executed by the processor, cause the processor to:in response to the fourth syntax element being absent from a bitstream, determine the fourth syntax element has a second value; andin response to the fourth syntax element having the second value, determine the delta QP signaling is not allowed for the third hierarchical subdivision level.15.The decoder of claim 12, wherein the first syntax element comprises an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element comprises afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element comprises a first vdmc_quantization_parameters syntax structure, the fourth syntax element comprises a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element comprises a second vdmc_quantization_parameters syntax structure.16.The decoder of claim 12, wherein:the first hierarchical subdivision level is a sequence level,the second hierarchical subdivision level is a frame level, andthe third hierarchical subdivision level is a patch level.17.An apparatus for decoding, comprising:a processor; andmemory storing instructions, which when executed by the processor, cause the processor to:decode a first syntax element to determine a first quantization parameter (QP) value associated with a first hierarchical subdivision level;in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level;in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level;determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value;determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value; anddecode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.18.A non-transitory computer-readable medium storing instructions, which when executed by a processor of a decoder, cause the processor of the decoder to:decode a first syntax element to determine a first quantization parameter (QP) value associated with a first hierarchical subdivision level;in response to a second syntax element associated with a second hierarchical subdivision level of a base mesh having a first value, determine delta QP signaling is allowed for the second hierarchical subdivision level;in response to the delta QP signaling being allowed for the second hierarchical subdivision level, decode a third syntax element to determine a first delta QP value for the second hierarchical subdivision level;determine a second QP value for the second hierarchical subdivision level based on the first QP value and the first delta QP value;determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value; anddecode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.19.The non-transitory computer-readable medium of claim 18, wherein the instructions, which when executed by the processor of the decoder, cause the processor of the decoder to:decode the second syntax element; andin response to the second syntax element having a second value, determine the delta QP signaling is not allowed for the second hierarchical subdivision level.20.The non-transitory computer-readable medium of claim 18, wherein the instructions, which when executed by the processor of the decoder, cause the processor of the decoder to:in response to the second syntax element being absent from a bitstream, determine the second syntax element has a second value; andin response to the second syntax element having the second value, determine the delta QP signaling is not allowed for the second hierarchical subdivision level.21.The non-transitory computer-readable medium of claim 18, wherein the instructions, which when executed by the processor of the decoder, cause the processor of the decoder to:in response to a fourth syntax element associated with a third hierarchical subdivision level of the base mesh having a first value, determine the delta QP signaling is allowed for the third hierarchical subdivision level;in response to the delta QP signaling being allowed for the third hierarchical subdivision level, decode a fifth syntax element to determine a second delta QP value for the third hierarchical subdivision level;determine a third QP value for the third hierarchical subdivision level based on one or more of the first delta QP value or the second delta QP value;determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value; anddecode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.22.The non-transitory computer-readable medium of claim 21, further comprising:decode the fourth syntax element; andin response to the fourth syntax element having a second value, determine the delta QP signaling is not allowed for the third hierarchical subdivision level.23.The non-transitory computer-readable medium of claim 21, wherein the instructions, which when executed by the processor of the decoder, cause the processor of the decoder to:in response to the fourth syntax element being absent from a bitstream, determine the fourth syntax element has a second value; andin response to the fourth syntax element having the second value, determine the delta QP signaling is not allowed for the third hierarchical subdivision level.24.The non-transitory computer-readable medium of claim 21, wherein the first syntax element comprises an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element comprises afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element comprises a first vdmc_quantization_parameters syntax structure, the fourth syntax element comprises a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element comprises a second vdmc_quantization_parameters syntax structure.25.The non-transitory computer-readable medium of claim 21, wherein:the first hierarchical subdivision level is a sequence level,the second hierarchical subdivision level is a frame level, andthe third hierarchical subdivision level is a patch level.26.A method of encoding by an encoder, comprising:encoding, by a processor, a first syntax element to indicate a first quantization parameter (QP) value associated with a first hierarchical subdivision level of a base mesh;encoding, by the processor, a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh;in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determining, by the processor, a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level;encoding, by the processor, a third syntax element to indicate the first delta QP value for the second hierarchical subdivision level;determining, by the processor, a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value; andencoding, by the processor, the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.27.The method of claim 26, further comprising:encoding, by the processor, a fourth syntax element to indicate whether the delta QP signaling is allowed for a third hierarchical subdivision level of the base mesh;in response to the delta QP signaling being allowed for the third hierarchical subdivision level, determining, by the processor, a second delta QP value for the third hierarchical subdivision level by subtracting the second QP value associated with the second hierarchical subdivision level and a third QP value associated with the third hierarchical subdivision level;encoding, by the processor, a fifth syntax element to indicate the second delta QP value for the third hierarchical subdivision level;determining, by the processor, a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value; andencoding, by the processor, the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.28.The method of claim 27, wherein the first syntax element comprises an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element comprises afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element comprises a first vdmc_quantization_parameters syntax structure, the fourth syntax element comprises a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element comprises a second vdmc_quantization_parameters syntax structure.29.The method of claim 27, wherein:the first hierarchical subdivision level is a sequence level,the second hierarchical subdivision level is a frame level, andthe third hierarchical subdivision level is a patch level.30.An encoder, comprising:a processor; andmemory storing instructions, which when executed by the processor, cause the processor to:encode a first syntax element to indicate a first quantization parameter (QP) value associated with a first hierarchical subdivision level of a base mesh;encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh;in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level;encode a third syntax element to indicate the first delta QP value for the second hierarchical subdivision level;determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value; andencode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.31.The encoder of claim 30, wherein the memory storing instructions, which when executed by the processor, cause the processor to:encode a fourth syntax element to indicate whether the delta QP signaling is allowed for a third hierarchical subdivision level of the base mesh;in response to the delta QP signaling being allowed for the third hierarchical subdivision level, determine a second delta QP value for the third hierarchical subdivision level by subtracting the second QP value associated with the second hierarchical subdivision level and a third QP value associated with the third hierarchical subdivision level;encode a fifth syntax element to indicate a second delta QP value for the third hierarchical subdivision level;determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value; andencode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.32.The encoder of claim 31, wherein the first syntax element comprises an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element comprises afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element comprises a first vdmc_quantization_parameters syntax structure, the fourth syntax element comprises a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element comprises a second vdmc_quantization_parameters syntax structure.33.The encoder of claim 31, wherein:the first hierarchical subdivision level is a sequence level,the second hierarchical subdivision level is a frame level, andthe third hierarchical subdivision level is a patch level.34.An apparatus for encoding, comprising:a processor; andmemory storing instructions, which when executed by the processor, cause the processor to:encode a first syntax element to indicate a first quantization parameter (QP) value associated with a first hierarchical subdivision level of a base mesh;encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh;in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level;encode a third syntax element to indicate first delta QP value for the second hierarchical subdivision level;determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value; andencode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.35.A non-transitory computer-readable medium storing instructions, which when executed by a processor of an encoder, cause the processor of the encoder to:encode a first syntax element to indicate a first quantization parameter (QP) value associated with a first hierarchical subdivision level of a base mesh;encode a second syntax element to indicate whether delta QP signaling is allowed for a second hierarchical subdivision level of the base mesh;in response to the delta QP signaling being allowed for the second hierarchical subdivision level, determine a first delta QP value for the second hierarchical subdivision level by subtracting the first QP value associated with the first hierarchical subdivision level and a second QP value associated with the second hierarchical subdivision level;encode a third syntax element to indicate a first delta QP value for the second hierarchical subdivision level;determine a first set of displacement wavelet coefficients for the first hierarchical subdivision level based on the first QP value and a second set of displacement wavelet coefficients for the second hierarchical subdivision level based on the second QP value; andencode the first hierarchical subdivision level of the base mesh based on the first set of displacement wavelet coefficients and the second hierarchical subdivision level of the base mesh based on the second set of displacement wavelet coefficients.36.The non-transitory computer-readable medium of claim 35, wherein the instructions, which when executed by the processor of the encoder, cause the processor of the encoder to:encode a fourth syntax element to indicate whether the delta QP signaling is allowed for a third hierarchical subdivision level of the base mesh;in response to the delta QP signaling being allowed for the third hierarchical subdivision level, determine a second delta QP value for the third hierarchical subdivision level by subtracting the second QP value associated with the second hierarchical subdivision level and a third QP value associated with the third hierarchical subdivision level;encode a fifth syntax element to indicate a second delta QP value for the third hierarchical subdivision level;determine a third set of displacement wavelet coefficients for the third hierarchical subdivision level based on the third QP value; andencode the third hierarchical subdivision level of the base mesh based on the third set of displacement wavelet coefficients.37.The non-transitory computer-readable medium of claim 36, wherein the first syntax element comprises an asps_vdmc_ext_displacement_quantization_parameter_minus_49 syntax element, the second syntax element comprises afps_vdmc_ext_quantization_parameter_update_flag syntax element, the third syntax element comprises a first vdmc_quantization_parameters syntax structure, the fourth syntax element comprises a pdu_quantization_parameter_update_flag syntax element, and the fifth syntax element comprises a second vdmc_quantization_parameters syntax structure.38.The non-transitory computer-readable medium of claim 36, wherein:the first hierarchical subdivision level is a sequence level,the second hierarchical subdivision level is a frame level, andthe third hierarchical subdivision level is a patch level.39.A non-transitory computer-readable medium storing a bitstream, the bitstream being generated based on one or more of claims 26-29.

Images