Axial lead package structure

Abstract

An axial lead packaging structure for a semiconductor device. The structure includes a metal oxide varistor component, a voltage suppressing component coupled to the metal oxide varistor component and including a semiconductor chip and one or more conductive slugs coupled to the semiconductor chip, a lead frame coupled to the metal oxide varistor component, and another lead frame coupled to the voltage suppressing component.

Description

AXIAL LEAD PACKAGE STRUCTURETECHNICAL FIELD

[0001] This disclosure relates generally to the field of power semiconductor discrete devices, and in particular, to axial lead packages for use with various semiconductor device assemblies, including, but not limited to, metal oxidation varistors, thyristors (e.g., SIDACTor protection thyristors) , and other devices.BACKGROUND

[0002] A discrete semiconductor is a device specified to perform an elementary electronic function and is not divisible into separate components functional in themselves. Power semiconductors are used as switches or rectifiers in power electronics. Diodes, transistors, thyristors, and rectifiers are examples of discrete power semiconductors. Discrete power semiconductors are found in a variety of different environments, from very low power systems up to very high-power systems.

[0003] Packaging an integrated circuit is typically a final stage of a semiconductor device fabrication process. During packaging, a semiconductor die, which represents the core of a semiconductor device, is encased in a housing that protects the die against physical damage and corrosion. For example, semiconductor dies are commonly mounted on a copper substrate, using solder alloy reflow, conductive epoxy, etc. The mounted semiconductor die is often then encapsulated within a plastic or epoxy compound. However, existing packaging technologies do not provide sufficient flexibility for creating a variety of lead connections and as a result cause the devices to consume a large area of a printed circuit board.SUMMARY

[0004] In some implementations, the current subject matter relates to an axial lead packaging structure. The structure may include a metal oxide varistor component; a voltage suppressing component coupled to the metal oxide varistor component, the voltage suppressing component including a semiconductor chip and one or more conductive slugs coupled to the semiconductor chip; a lead frame coupled to the metal oxide varistor component; and another lead frame coupled to the voltage suppressing component.

[0005] In some implementations, the current subject matter may include one or more of the following optional features. In some implementations, one or more conductive slugs may include a first conductive slug and a second conductive, the semiconductor chip being positioned between and coupled to the first conductive slug and the second conductive slug. One side of the first conductive slug may be coupled to the metal oxide varistor component and another side of the first conductive slug may be coupled to the semiconductor chip. The lead frame may be coupled to a linker terminal, and another lead frame may be coupled to another linker terminal. One side of the second conductive slug may be coupled to the semiconductor ship and another side of the second conductive slug may be coupled to another linker terminal. The other lead frame may be coupled to the voltage suppressing component using another linker terminal. The lead frame may be coupled to the metal oxide varistor component using the linker terminal.

[0006] In some implementations, the semiconductor chip may include a semiconductor chip working area. One or more conductive slugs may be configured to be coupled to the semiconductor chip working area.

[0007] In some implementations, one or more conductive slugs may include at least one of the following: a copper slug, a metal slug, a silver slug, a copper alloy slug, a metallic alloy slug, a silver alloy slug, and / or any combinations thereof.

[0008] In some implementations, the structure may include a housing. The housing may be configured to encapsulate at least one of the metal oxide varistor component and the voltage suppressing component. The housing may be configured to at least partially encapsulate at least one of the lead frame and the another lead frame. The housing may be manufactured from at least one of the following: an epoxy compound, a plastic, and any combination thereof.

[0009] In some implementations, the lead frame may include a lead frame terminal end and the another lead frame includes another lead frame terminal end. The lead frame terminal end and the another lead terminal frame end may be configured to be coupled to at least one of the following: a substrate, a printed circuit board, and any combination thereof.

[0010] In some implementations, the voltage suppressing component may include at least one of the following: a SIDACTor device, a thyristor, and any combination thereof.

[0011] In some implementations, the current subject matter relates to a method for manufacturing an axial lead packaging structure for a semiconductor device. The method may include providing a metal oxide varistor component; providing a voltage suppressing component, the voltage suppressing component including a semiconductor chip and one or more conductive slugs coupled to the semiconductor chip; coupling the voltage suppressing component to the metal oxide varistor component; coupling a lead frame to the metal oxide varistor component; and coupling another lead frame to the voltage suppressing component.

[0012] The details of one or more variations of the subject matter described herein are set forth in the accompanying drawings and the description below. Other features and advantages of the subject matter described herein will be apparent from the description and drawings, and from the claims.BRIEF DESCRIPTION OF THE DRAWINGS

[0013] The accompanying drawings, which are incorporated in and constitute a part of this specification, show certain aspects of the subject matter disclosed herein and, together with the description, help explain some of the principles associated with the disclosed implementations. In the drawings,

[0014] FIGS. 1a-b illustrate an example axial lead packaging structure, according to some implementations of the current subject matter;

[0015] FIGS. 2a-b illustrate the structure, as shown in FIGS. 1a-b, without protective housings, according to some implementations of the current subject matter;

[0016] FIGS. 3a-c illustrate an example of the MOV component, according to some implementations of the current subject matter;

[0017] FIGS. 4a-b illustrate an example of the voltage suppressing component, according to some implementations of the current subject matter;

[0018] FIGS. 5a-b illustrate example slugs, according to some implementations of the current subject matter;

[0019] FIGS. 6a-b illustrate an example of a semiconductor chip, according to some implementations of the current subject matter;

[0020] FIG. 7 illustrates an exemplary process, according to some implementations of the current subject matter.

[0021] The drawings are not necessarily to scale. The drawings are merely representations, not intended to portray specific parameters of the disclosure. The drawings are intended to depict exemplary implementations of the current subject matter, and therefore, are not to be considered as limiting in scope. In the drawings, like numbering represents like elements.

[0022] Further, certain elements in some of the figures may be omitted, and / or illustrated not-to-scale, for illustrative clarity. Cross-sectional views may be in the form of “slices” , and / or “near-sighted” cross-sectional views, omitting certain background lines otherwise visible in a “true” cross-sectional view, for illustrative clarity. Additionally, for clarity, some reference numbers may be omitted in certain drawings.DETAILED DESCRIPTION

[0023] Various approaches in accordance with the present disclosure will now be described more fully hereinafter with reference to the accompanying drawings, where implementations of a system and method are shown. The devices, system (s) , component (s) , etc., may be embodied in many different forms and are not to be construed as being limited to the example implementations set forth herein. Instead, these example implementations are provided so this disclosure will be thorough and complete, and will fully convey the scope of the current subject matter to those skilled in the art.

[0024] To address these and potentially other deficiencies of currently available solutions, one or more implementations of the current subject matter relate to methods, systems, articles of manufacture, and the like that can, among other possible advantages, provide axial lead packages for use with various semiconductor device assemblies, including, but not limited to, metal oxidation varistors, thyristors (e.g., SIDACTor protection thyristors) , and other devices.

[0025] Voltage transients are defined as short duration surges of electrical energy and are the result of the sudden release of energy previously stored and / or induced by other means, such as, for example, heavy inductive loads, lightning, etc. Voltage transients may be classified into predictable or repeatable transients and random transients. In electrical or electronic circuits, this energy can be released in a predictable manner via controlled switching actions, or randomly induced into a circuit from external sources. Repeatable transients are frequently caused by the operation of motors, generators, and / or the switching of reactive circuit components. On the other hand, random transients are often caused by electrostatic discharge (ESD) and lightning, which generally occur unpredictably.

[0026] ESD is characterized by very fast rise times and very high peak voltages and currents, which may be the result of an imbalance of positive and negative charges between objects. ESD that is generated by everyday activities can surpass a vulnerability threshold of standard semiconductor technologies. In case of lightning, even though a direct strike is destructive, voltage transients induced by lightning are not the result of a direct strike. When a lightning strike occurs, the event can generate a magnetic field, which, in turn, can induce voltage transients of large magnitude in nearby electrical cables. For example, a cloud-to-cloud strike will affect not only overhead cables, but also buried cables. Even a strike 1 mile distant (1.6km) can generate 70 volts in electrical cables. In a cloud-to-ground strike, the voltage transient generating effect is significantly greater.

[0027] In some implementations, to protect sensitive electronic components from surge currents, various surge protection devices (SPDs) may be used. An SPDs may include a hybrid combination of metal oxidation varistor (MOV) cells and SIDACTor protection thyristors. SIDACTor devices (as for example, available from Littelfuse, Inc., Chicago, Illinois, USA) may be designed to suppress overvoltage transients in various electronic equipment (e.g., telecommunications, data communications, etc. equipment) , and may be able to divert currents as high as 5000A to ground within nanoseconds of reaching their breakover voltage.

[0028] In view of their hybrid nature, such SPD devices may be capable of providing protection for voltages greater than 6000V surge voltage and currents of more than 3000A. Such devices, in view of their high energy handling density, consume a single area of a printed circuit board (PCB) , as opposed to some existing devices that that typically require more space, and hence, involve additional costs. Some SPDs may be used in automotive, aviation, etc. applications and environments. For example, SPDs may provide power management and sub-system protection from automobile passenger safety circuits and protect such circuits from high energy transient pulses.

[0029] SIDACTor devices may be used for protection against peak current pulses. SIDACTor devices may be solid state crowbar devices that may be designed to protect equipment located in hostile environments from overvoltage transient currents within nanoseconds. In particular, a SIDACTor device may be a PNPN device that may be akin to a thyristor device but without a gate. Upon exceeding its peak off-state voltage, a SIDACTor device may clamp a transient voltage to within the device’s switching voltage (VS) rating. Once the current flowing through the SIDACtor device exceeds its switching current, the device may crowbar and simulate a short-circuit condition. When the current flowing through the SIDACtor device is less than the device’s holding current (IH) , the SIDACtor device may reset and return to its high off-state impedance. The SIDACTor devices provide a fast response time, stable electrical characteristics, long term reliability, and low capacitance. Moreover, because the SIDACtor device is a crowbar device, it cannot be damaged by voltage. SIDACtor devices may be used as a main overvoltage protector in telecommunications and / or data communications circuits.

[0030] MOV devices may be used to protect circuits that typically experience high surge current and provide energy handling capabilities to absorb transient over-voltages. MOV devices may also be clamping devices that have two leads for assembly in a typical PCB. MOV devices may be two-leaded, through-hole components that may be shaped in the form of discs. The devices may be similar or equivalent to back-to-back PN junctions, where MOV devices shunt transient currents by decreasing their resistance as voltage is applied. MOV devices may serve as clamping devices, thereby providing transient protection in secondary AC line applications.

[0031] In some implementations, the current subject matter relates to an axial lead packaging structure for protection devices (e.g., SPD devices) that may include an MOV component, a SIDACTor component (and / or any other voltage suppressing component) , and a copper slug that may be positioned between the MOV component and the SIDACTor component to allow for faster heat dissipation between two components. Moreover, the axial lead packaging structure may implement axial bonding between the SIDACTor component and MOV component. This may allow for a robust structure covering a larger MOV component and a smaller SIDACTor component, with the SIDACTor component being positioned within the bounds of the MOV component. One of the benefits of the current subject matter’s axial lead packaging structure is that it may be configured to increase available PCB space by allowing additional SPD devices to be positioned on the PCB. Moreover, the design of such axial lead package may be configured to prevent occurrence of parasitic capability and inductance for the PCB circuit that may be caused by multiple SPD devices.

[0032] FIGS. 1a-b illustrate an example axial lead packaging structure 100, according to some implementations of the current subject matter. FIGS. 1a-b are perspective views of the structure 100 illustrating two sides of the structure 100 with FIG. 1a showing its side with the MOV component (encapsulated) and FIG. 1b showing an opposite side.

[0033] The structure 100 may include a metal oxidation varistor (MOV) component 102, one or more leads 104 (a, b) , and a voltage suppressing component (e.g., SIDACTor) 106. The MOV component 102 and the voltage suppressing component 106 may be encapsulated in protective housing 103. Further, at least a portion of the leads 104 (a, b) may likewise be encapsulated in protective housings 105 (a, b) , respectively. The protective housing may be manufactured from any desired materials. The protective housing 103 and housings 105 (a, b) may be separate housings. Alternatively, or in addition, the housings 103 and 105 may form a unitary housing. The housings 103, 105 may be used to protect internal components of the structure 100, such as, the MOV component 102, voltage suppressing component 106, and at least a portion of the leads 104 that couple to the respective MOV component 102 and voltage suppressing component 106.

[0034] Further, the housing 103 may be molded around the MOV component 102 (which may have a barbell shape, as shown in FIGS. 1a-b, and / or any other shape) as well as the voltage suppressing component 106. The housings 105 may likewise be molded around portions of the respective leads 104 with other portions of the leads 104 being exposed and not covered by the housings 105. The housings 103 and / or 105 may have any desired thickness, density, and / or any other structural characteristics designed to protect components 102 and 106.

[0035] As shown in FIGS. 1a-b, the leads 104 may be configured to protrude substantially perpendicularly away from respective points of connection to the MOV component 102 and / or the voltage suppressing component 106. The leads 104 may also be bent and / or curved so that the exposed portions of the leads 104 may be used for coupling the structure 100 to a printed circuit board (PCB) (not shown in FIGS. 1a-b) . The leads 104 may be manufactured from a conductive material, such as, for example, but not limited to, copper, silver, metal, copper alloy, silver alloy, metallic alloys, etc., and / or any combinations thereof.

[0036] FIGS. 2a-b illustrate the structure 100, as shown in FIGS. 1a-b, without protective housings 103, 105, according to some implementations of the current subject matter. FIGS. 2a-b are perspective views of the structure 100 illustrating two sides of the structure 100 with FIG. 2a showing its side with the MOV component and FIG. 2b showing its opposite side.

[0037] As shown in FIGS. 2a-b, the structure 100 may include the MOV component 102, the leads 104 (a, b) , and the voltage suppressing component 106. The leads 104 may be coupled to the components 102, 106 using linker terminals 210 (a, b) . In particular, the lead 104a may be coupled to a linker terminal 210a, where the linker terminal 210a may be coupled using solder 216 to the MOV component 102. The lead 104b may be coupled to a linker terminal 210b, where the linker terminal 210b may be coupled to using solder 208 to the voltage suppressing component 106. The linker terminals 210 may be manufactured from a conductive material, such as, for example, but not limited to, copper, silver, metal, copper alloy, silver alloy, metallic alloys, etc., and / or any combinations thereof.

[0038] Each of the leads 104 (a, b) may be configured to include respective lead protection areas 212 (a, b) . In particular, lead 104a may include a lead protection area 212a. The lead protection area 212a may include a first portion 218a that may substantially perpendicularly extend away from the linker terminal 210a, a second portion 220a that may curve away from the first portion 218a, and a third portion 222a that may be configured to extend substantially perpendicularly away from the first portion 218a. Similarly, the lead protection area 212b may include a first portion 218b that may substantially perpendicularly extend away from the linker terminal 210b, a second portion 220b that may curve away from the first portion 218b, and a third portion 222b that may be configured to extend substantially perpendicularly away from the first portion 218b. The protection areas 212 may be configured to provide sufficient space to the structure 100 during operation.

[0039] FIGS. 3a-b illustrate an example of the MOV component 102, according to some implementations of the current subject matter. The MOV component 102 may any type of known metal oxide varistor. Each side of the MOV component 102 may include a middle metal linker 302 (a, b) and a respective outside ring 304 (a, b) . In particular, the outside ring 304a may be disposed around a perimeter of the middle metal linker 302a. The middle metal linker 302a may be coupled to the linker terminal 210a, as shown in FIGS. 2a-b. The outside ring 304b may be disposed around a perimeter of the middle metal linker 302b. The middle metal linker 302b may be coupled to the component 106, as shown in FIGS. 2a-b.

[0040] FIG. 3c illustrates another example of the MOV component 306, according to some implementations of the current subject matter. Only one side of the MOV component 306 is shown for ease of discussion. MOV component 306’s opposite side may be similar to the one shown in FIG. 3c. The MOV component 306 may include a middle metal linker 312 and an outside ring 314 disposed around the middle metal linker 312.

[0041] Referring back to FIGS. 2a-b as well as to FIGS. 4a-b, the voltage suppressing component 106 may include a first slug 202, a second slug 206, and a chip 204. The first slug 202 may be coupled to the chip 206 using solder (not shown in FIGS. 2a-b) . The chip 206 may be coupled to the second slug 204 using solder (not shown in FIGS. 2a-b) . The first slug 202 may also be coupled to the MOV component 102 using solder 402 (as shown in FIG. 4b) . The second slug 204 may be coupled to the linker terminal 210b using solder 208 (as shown in FIGS. 2a and 4a) . The slugs 202 and 204 may be conductive slugs. By way of non-limiting example, the slugs 202, 204 may be copper, silver, metal, copper alloy, silver alloy, metallic alloys, and / or any other metallic, composite slugs.

[0042] FIGS. 5a-b illustrate example slugs 502 and 504, according to some implementations of the current subject matter. The slug 502 may be similar to the slugs 202, 204 shown in FIGS. 2a and 4a-b. The slug 504, as shown in FIG. 5b, may have a different shape (e.g., circular) than the slug 502. As can be understood, the slugs may have any desired shape, e.g., square, circular, oval, etc. Each slug 502, 504 may have its own shape, thickness, and / or be manufactured from a material that may be different for the other slug. Alternatively, or in addition, each slug 502, 504 may be identical to the other slug. The slugs 502, 504 may be manufactured from a conductive material, such as, for example, but not limited to, copper, silver, metal, copper alloy, silver alloy, metallic alloys, etc., and / or any combinations thereof.

[0043] FIGS. 6a-b illustrate example chips 602, 604 that may be part of the voltage suppressing component 106, according to some implementations of the current subject matter. The chip 602 may be similar to the chip 206 shown in FIGS. 2a and 4a-b. The chips 602, 604 may be any type of semiconductor devices, e.g., SIDACTor chips, thyristors, and / or any other types of chips that may be used to protect electronic components from transient voltages, overvoltage, etc.

[0044] As shown in FIG. 6a, the chip 602 may include a chip top portion 601, a chip middle portion 603, and a chip bottom portion 605. The chip top portion 601 (as well as chip bottom portion 605) may include a chip working area 607 and a chip support area 609. The chip middle portion 603 may be disposed between the chip top portion 601 and the chip bottom portion 603. The chip support area 609 may be disposed proximate and / or may be coupled to the chip working area 607. The chip working area 607 may be enclosed by the chip protection area 609 and may be used for positioning and / or coupling of various electronic components associated with the chip 602 (e.g., slugs 202 and 206 may be coupled to the chip 602 using solder) . The chip protection area 609 may be further enclosed by a chip protection ring (not shown in FIG. 6a) . The various couplings of components of the chip 602 may be accomplished in any desired way, such as, soldering, welding, etc.

[0045] While not shown in FIG. 6a, the chip 602’s chip bottom portion may be similarly structured as its top portion. For example, the chip bottom portion may likewise include a chip bottom working area and the chip bottom protection area. The chip bottom working area may be enclosed by a chip bottom protection ring and may be used for positioning and / or coupling of various electronic components associated with the chip 602.

[0046] The chip 602 may be used in various electronics applications, such as, for example, in the multi-point data transmission devices, systems, etc., where the chip 602 may be configured as, for example, SIDACTor chips, thyristors, and / or any other types of chips. Chip 602 may be used to protect against voltage transients that may be detrimental to operation of various electronic components.

[0047] FIG. 6b illustrates an example chip 604. The chip 604 may be similar to chip 602. However, it may include a smaller working area 611 and a larger protection area 613. Further, the working area 611 may be disposed in one portion of the chip 604 while the remaining area of the chip 604 may be consumed by the protection area 613.

[0048] In some implementations, the axial lead packaging structure 100, as discussed above and shown in FIGS. 1a-6b, may be used to provide high power while having an overall small size. For example, the packaging structure may be used in printed circuit boards (PCBs) to protect various electronic components from ESD, electrical fast transients (EFT) , lightning, and / or any other transients. The current subject matter’s packaging structure may allow for surface mounting of electronic components as well as optimization of the space on the PCB (on which such components may be mounted) . It may further be characterized by a small profile, improved clamping capability, as well as other enhanced features.

[0049] FIG. 7 illustrates an exemplary process 700 for manufacturing and / or manufacturing a lead packaging structure for semiconductor devices, according to some implementations of the current subject matter. The process 700 may be used for manufacturing and / or assembling the structure 100 shown and discussed above in connection with FIGS. 1a-6b. The process 700 may be used for manufacturing / assembling any type of axial lead structures.

[0050] At 702, a metal oxide varistor component (e.g., MOV component 102 as shown in FIGS. 2a-b) may be provided. The MOV component may any type of known metal oxide varistor. Each side of the MOV component may include a middle metal linker and a respective outside ring.

[0051] At 704, a voltage suppressing component may be provided. The voltage suppressing component (e.g., component 106 as shown in FIGS. 2a-b) may include a semiconductor chip (e.g., chip 206) and one or more conductive slugs (e.g., slugs 202, 204) coupled to the semiconductor chip. The conductive slugs may include a first conductive slug and a second conductive. The semiconductor chip may be positioned between and coupled to the first conductive slug and the second conductive slug. Further, one side of the first conductive slug may be coupled to the metal oxide varistor component and another side of the first conductive slug may be coupled to the semiconductor chip.

[0052] The semiconductor chip may include a semiconductor chip working area. The conductive slugs may be configured to be coupled to the semiconductor chip working area. Further, the conductive slugs may include at least one of the following: a copper slug, a metal slug, a silver slug, a copper alloy slug, a metallic alloy slug, a silver alloy slug, and / or any combinations thereof.

[0053] At 706, the voltage suppressing component may be coupled to the metal oxide varistor component (e.g., using solder) . At 708 and 710, respectively, a lead frame may be coupled to the metal oxide varistor component, and another lead frame may be coupled to the voltage suppressing component. For example, the lead frame may be coupled to a linker terminal, and another lead frame may be coupled to another linker terminal. One side of the second conductive slug may be coupled to the semiconductor ship and another side of the second conductive slug may be coupled to another linker terminal. Such other lead frame may be coupled to the voltage suppressing component using such other linker terminal. The lead frame may be coupled to the metal oxide varistor component using the linker terminal.

[0054] In some implementations, the lead frame may include a lead frame terminal end and the other lead frame may include another lead frame terminal end. The lead frame terminal end and the other lead terminal frame end may be configured to be coupled to at least one of the following: a substrate, a printed circuit board, and any combination thereof.

[0055] In some implementations, the structure may include a housing. The housing may be configured to encapsulate at least one of the metal oxide varistor component and the voltage suppressing component. The housing may be configured to at least partially encapsulate at least one of the lead frame and another lead frame. The housing may be manufactured from at least one of the following: an epoxy compound, a plastic, and any combination thereof.

[0056] In some implementations, the voltage suppressing component may include at least one of the following: a SIDACTor device, a thyristor, and any combination thereof.

[0057] The components and features of the devices described above may be implemented using any combination of discrete circuitry, application specific integrated circuits (ASICs) , logic gates and / or single chip architectures. Further, the features of the devices may be implemented using microcontrollers, programmable logic arrays and / or microprocessors or any combination of the foregoing where suitably appropriate. It is noted that hardware, firmware and / or software elements may be collectively or individually referred to herein as “logic” or “circuit. ”

[0058] It will be appreciated that the exemplary devices shown in the block diagrams described above may represent one functionally descriptive example of many potential implementations. Accordingly, division, omission or inclusion of block functions depicted in the accompanying figures does not infer that the hardware components, circuits, software and / or elements for implementing these functions would necessarily be divided, omitted, or included in embodiments.

[0059] Some embodiments may be described using the expression “one embodiment” or “an embodiment” along with their derivatives. These terms mean that a particular feature, structure, or characteristic described in connection with the embodiment is included in at least one embodiment. The appearances of the phrase “in one embodiment” (or derivatives thereof) in various places in the specification are not necessarily all referring to the same embodiment. Moreover, unless otherwise noted the features described above are recognized to be usable together in any combination. Thus, any features discussed separately may be employed in combination with each other unless it is noted that the features are incompatible with each other.

[0060] It is emphasized that the abstract of the disclosure is provided to allow a reader to quickly ascertain the nature of the technical disclosure. It is submitted with the understanding that it will not be used to interpret or limit the scope or meaning of the claims. In addition, in the foregoing detailed description, it can be seen that various features are grouped together in a single embodiment for the purpose of streamlining the disclosure. This method of disclosure is not to be interpreted as reflecting an intention that the claimed embodiments require more features than are expressly recited in each claim. Rather, as the following claims reflect, inventive subject matter lies in less than all features of a single disclosed embodiment. Thus, the following claims are hereby incorporated into the detailed description, with each claim standing on its own as a separate embodiment. In the appended claims, the terms “including” and “in which” are used as the plain-English equivalents of the respective terms “comprising” and “wherein, ” respectively. Moreover, the terms “first, ” “second, ” “third, ” and so forth, are used merely as labels, and are not intended to impose numerical requirements on their objects. Further, the use of “including, ” “comprising, ” or “having” and variations thereof herein is meant to encompass the items listed thereafter and equivalents thereof as well as additional items. Accordingly, the terms “including, ” “comprising, ” or “having” and variations thereof are open-ended expressions and can be used interchangeably herein.

[0061] What has been described above includes examples of the disclosed architecture. It is, of course, not possible to describe every conceivable combination of components and / or methodologies, but one of ordinary skill in the art may recognize that many further combinations and permutations are possible. Accordingly, the novel architecture is intended to embrace all such alterations, modifications and variations that fall within the spirit and scope of the appended claims.

[0062] The foregoing description of example embodiments has been presented for the purposes of illustration and description. It is not intended to be exhaustive or to limit the present disclosure to the precise forms disclosed. Many modifications and variations are possible in light of this disclosure. It is intended that the scope of the present disclosure be limited not by this detailed description, but rather by the claims appended hereto. Future filed applications claiming priority to this application may claim the disclosed subject matter in a different manner and may generally include any set of one or more limitations as variously disclosed or otherwise demonstrated herein.

[0063] All directional references (e.g., proximal, distal, upper, lower, upward, downward, left, right, lateral, longitudinal, front, back, top, bottom, above, below, vertical, horizontal, radial, axial, clockwise, and counterclockwise) are just used for identification purposes to aid the reader's understanding of the present disclosure, and do not create limitations, particularly as to the position, orientation, or use of this disclosure. Connection references (e.g., attached, coupled, connected, and joined) are to be construed broadly and may include intermediate members between a collection of elements and relative movement between elements unless otherwise indicated. As such, connection references do not necessarily infer that two elements are directly connected and in fixed relation to each other.

[0064] Further, identification references (e.g., primary, secondary, first, second, third, fourth, etc. ) are not intended to connote importance or priority but are used to distinguish one feature from another. The drawings are for purposes of illustration only and the dimensions, positions, order and relative sizes reflected in the drawings attached hereto may vary.

[0065] The present disclosure is not to be limited in scope by the specific implementations described herein. Indeed, other various implementations of and modifications to the present disclosure, in addition to those described herein, will be apparent to those of ordinary skill in the art from the foregoing description and accompanying drawings. Thus, such other implementations and modifications are intended to fall within the scope of the present disclosure. Furthermore, the present disclosure has been described herein in the context of a particular implementation in a particular environment for a particular purpose. Those of ordinary skill in the art will recognize the usefulness is not limited thereto and the present disclosure may be beneficially implemented in any number of environments for any number of purposes. Thus, the claims set forth below are to be construed in view of the full breadth and spirit of the present disclosure as described herein.

Claims

1.An apparatus, comprising:a metal oxide varistor component;a voltage suppressing component coupled to the metal oxide varistor component, the voltage suppressing component including a semiconductor chip and one or more conductive slugs coupled to the semiconductor chip;a lead frame coupled to the metal oxide varistor component; andanother lead frame coupled to the voltage suppressing component.2.The apparatus according to claim 1, wherein the one or more conductive slugs including a first conductive slug and a second conductive, the semiconductor chip being positioned between and coupled to the first conductive slug and the second conductive slug.3.The apparatus according to claim 2, wherein one side of the first conductive slug is coupled to the metal oxide varistor component and another side of the first conductive slug is coupled to the semiconductor chip.4.The apparatus according to claim 2, wherein the lead frame is coupled to a linker terminal, and the another lead frame is coupled to another linker terminal.5.The apparatus according to claim 4, wherein one side of the second conductive slug is coupled to the semiconductor ship and another side of the second conductive slug is coupled to the another linker terminal, wherein the another lead frame is coupled to the voltage suppressing component using the another linker terminal.6.The apparatus according to claim 4, wherein the lead frame coupled to the metal oxide varistor component using the linker terminal.7.The apparatus according to claim 1, wherein the semiconductor chip includes a semiconductor chip working area.8.The apparatus according to claim 7, wherein the one or more conductive slugs are configured to be coupled to the semiconductor chip working area.9.The apparatus according to claim 1, wherein the one or more conductive slugs include at least one of the following: a copper slug, a metal slug, a silver slug, a copper alloy slug, a metallic alloy slug, a silver alloy slug, and / or any combinations thereof.10.The apparatus according to claim 1, further comprising a housing.11.The apparatus according to claim 10, wherein the housing is configured to encapsulate at least one of the metal oxide varistor component and the voltage suppressing component.12.The apparatus according to claim 11, wherein the housing is configured to at least partially encapsulate at least one of the lead frame and the another lead frame.13.The apparatus according to claim 10, wherein the housing is manufactured from at least one of the following: an epoxy compound, a plastic, and any combination thereof.14.The apparatus according to claim 1, wherein the lead frame includes a lead frame terminal end and the another lead frame includes another lead frame terminal end.15.The apparatus according to claim 14, wherein the lead frame terminal end and the another lead terminal frame end are configured to be coupled to at least one of the following: a substrate, a printed circuit board, and any combination thereof.16.The apparatus according to claim 1, wherein the voltage suppressing component includes at least one of the following: a SIDACTor device, a thyristor, and any combination thereof.17.An axial lead packaging structure for a semiconductor device, comprising:a housing;a metal oxide varistor component;a voltage suppressing component coupled to the metal oxide varistor component, the voltage suppressing component including a semiconductor chip and one or more conductive slugs coupled to the semiconductor chip;a lead frame coupled to the metal oxide varistor component; andanother lead frame coupled to the voltage suppressing component;wherein the housing is configured to encapsulate at least one of the metal oxide varistor component and the voltage suppressing component, and at least partially encapsulate at least one of the lead frame and the another lead frame.18.A method, comprising:providing a metal oxide varistor component;providing a voltage suppressing component, the voltage suppressing component including a semiconductor chip and one or more conductive slugs coupled to the semiconductor chip;coupling the voltage suppressing component to the metal oxide varistor component;coupling a lead frame to the metal oxide varistor component; andcoupling another lead frame to the voltage suppressing component.

Images