Apparatus for cable diagnostics and related systems and methods

Abstract

An apparatus may include a transceiver(102), a cable(112) in communication with the transceiver(102) via a medium dependent interface (MDI)(114) of the transceiver(102), and a controller(104) in communication with the transceiver(102) via the hardware interface. The controller(104) may be to instruct, via the hardware interface, the transceiver(102) to provide a transmit signal to the cable(112), sample, via the three pin interface, a first comparison signal at a pin of the transceiver(102) to generate first samples responsive to the first diagnostics threshold, instruct, via the hardware interface, the transceiver(102) to provide the transmit signal to the cable(112), sample, via the three pin interface, a second received signal at a pin of the transceiver(102) to generate second samples responsive to the second diagnostics threshold, detect a discontinuity in a cable(112) responsive to a the first samples and the second samples.

Description

APPARATUS FOR CABLE DIAGNOSTICS AND RELATED SYSTEMS AND METHODSTECHNICAL FIELD

[0001] Examples relate generally to cable diagnostics utilizing a periodic signal.BACKGROUND

[0002] Cables, such as network cables, function as electrical transmission lines that transmit power and / or information using electrical currents. In some cases, a cable may be in the form of a twisted pair cable including a pair of insulated copper wires twisted around each other in order to reduce electromagnetic interference and crosstalk between the wires. Additionally, a twisted pair cable enables differential signaling where the signal is transmitted as the voltage difference between the two wires. At the receiving end, the receiver measures the voltage difference between the wires to extract the transmitted signal and any noise or interference that affects both wires equally may be canceled out as the voltage difference remains unaffected.

[0003] If the conductor or insulation of a cable is damaged, a cable discontinuity may occur. Two typical discontinuities that occur in a cable include an open-circuit discontinuity and a short-circuit discontinuity. An open-circuit discontinuity occurs when there is a break in the conductor of the cable, which prevents and / or attenuates transmission of electrical signals through the cable. A short-circuit discontinuity typically occurs when two conductors of the cable come into contact with each other due to a failure of the insulation of the cable. Both open-circuit and short-circuit discontinuities may degrade the performance of a cable or render the cable useless. Because cables are used extensively in modern infrastructure, cable discontinuities may create widespread problems for a multitude of industries. Moreover, cables are often laid underground, or are routed through complex objects such as vehicles, making discontinuity identification and discontinuity repair costly and time intensive.

[0004] BRIEF DESCRIPTION OF THE SEVERAL VIEWS OF THE DRAWINGS

[0005] While this disclosure concludes with claims particularly pointing out and distinctly claiming specific examples, various features and advantages of examples within the scope of this disclosure may be more readily ascertained from the following description when read in conjunction with the accompanying drawings, in which:

[0006] FIG. 1 is a block diagram of a cable diagnostics system according to one or more examples;

[0007] FIG. 2 is a flowchart illustrating an example operation of a cable diagnostics system for setting one or more diagnostics threshold bits of one or more registers of a transceiver according to one or more examples;

[0008] FIG. 3 is a flowchart illustrating an example operation of a diagnostic system according to one or more examples;

[0009] FIG. 4 is a flowchart illustrating an example operation of a cable diagnostics system for providing a periodic signal to a cable using a hardware interface according to one or more examples;

[0010] FIG. 5 is a signal timing diagram showing signals transmitted within a cable diagnostics system according to one or more examples;

[0011] FIG. 6 is a flowchart illustrating an example operation of a cable diagnostics system to detect one or more discontinuities in a cable using a hardware interface between a controller and a transceiver according to one or more examples.

[0012] FIG. 7A illustrates a signal graph showing measured and sampled values of a signal provided to a cable where the signal is indicative of a normal termination of the cable according to one or more examples;

[0013] FIG. 7B illustrates a signal graph showing measured and sampled values of a signal indicative of an open discontinuity along a cable according to one or more examples;

[0014] FIG. 7C illustrates a signal graph showing measured and sampled values of a signal indicative of a short discontinuity along a cable according to one or more examples;

[0015] FIG. 8 shows a table illustrating discontinuity type based on values of last two bits of a first and second list of sample values according to one or more examples;

[0016] FIG. 9 is a block diagram of circuitry that, in some examples, may be used to implement various functions, operations, acts, processes, and / or methods disclosed herein.DETAILED DESCRIPTION

[0017] In the following detailed description, reference is made to the accompanying drawings, which form a part hereof, and in which are shown, by way of illustration, specific examples of examples in which the present disclosure may be practiced. These examples are described in sufficient detail to enable a person of ordinary skill in the art to practice the present  disclosure. However, other examples enabled herein may be utilized, and structural, material, and process changes may be made without departing from the scope of the disclosure.

[0018] The illustrations presented herein are not meant to be actual views of any particular method, system, device, or structure, but are merely idealized representations that are employed to describe examples discussed herein. In some instances, similar structures or components in the various drawings may retain the same or similar numbering for the convenience of the reader; however, the similarity in numbering does not necessarily mean that the structures or components are identical in size, composition, configuration, or any other property.

[0019] The following description may include examples to help enable one of ordinary skill in the art to practice the disclosed examples. The use of the terms "exemplary, " "by example, " and "for example, " means that the related description is explanatory, and though the scope of the disclosure is intended to encompass the examples and legal equivalents, the use of such terms is not intended to limit the scope of an example of this disclosure to the specified components, steps, features, functions, or the like.

[0020] It will be readily understood that the components of the examples as generally described herein and illustrated in the drawings could be arranged and designed in a wide variety of different configurations. Thus, the following description of various examples is not intended to limit the scope of disclosure but is merely representative of various examples. While the various aspects of the examples may be presented in the drawings, the drawings are not necessarily drawn to scale unless specifically indicated.

[0021] Furthermore, specific implementations shown and described are only examples and should not be construed as the only way to implement the present disclosure unless specified otherwise herein. Elements, circuits, and functions may be shown in block diagram form in order not to obscure the present disclosure in unnecessary detail. Conversely, specific implementations shown and described are exemplary only and should not be construed as the only way to implement the present disclosure unless specified otherwise herein. Additionally, block definitions and partitioning of logic between various blocks is exemplary of a specific implementation. It will be readily apparent to one of ordinary skill in the art that the present disclosure may be practiced by numerous other partitioning solutions. For the most part, details concerning timing considerations and the like have been omitted where such details are not necessary to obtain a complete understanding and are within the abilities of persons of ordinary skill in the relevant art.

[0022] Those of ordinary skill in the art will understand that information and signals may be represented using any of a variety of different technologies and techniques. Some drawings may  illustrate signals as a single signal for clarity of presentation and description. It will be understood by a person of ordinary skill in the art that the signal may represent a bus of signals, wherein the bus may have a variety of bit widths and the present disclosure may be implemented on any number of data signals including a single data signal.

[0023] The various illustrative logical blocks, modules, and circuits described in connection with the examples disclosed herein may be implemented or performed with a general purpose processor, a special purpose processor, a digital signal processor (DSP) , an Integrated Circuit (IC) , an Application Specific Integrated Circuit (ASIC) , a Field Programmable Gate Array (FPGA) or other programmable logic device, discrete gate or transistor logic, discrete hardware components, or any combination thereof designed to perform the functions described herein. A general-purpose processor (may also be referred to herein as a host processor or simply a host) may be a microprocessor, but in the alternative, the processor may be any conventional processor, controller, microcontroller, or state machine. A processor may also be implemented as a combination of computing devices, such as a combination of a DSP and a microprocessor, multiple microprocessors, one or more microprocessors in conjunction with a DSP core, or any other such configuration. A general-purpose computer including a processor is considered a special-purpose computer while the general-purpose computer executes computing instructions (e.g., software code) related to examples discussed herein.

[0024] The examples may be described in terms of a process that is depicted as a flowchart, a flow diagram, a structure diagram, or a block diagram. Although a flowchart may describe operational acts as a sequential process, many of these acts may be performed in another sequence, in parallel, or substantially concurrently. In addition, the order of the acts may be re-arranged. A process may correspond to a method, a thread, a function, a procedure, a subroutine, a subprogram, other structure, or combinations thereof. Furthermore, the methods disclosed herein may be implemented in hardware, software, or both. If implemented in software, the functions may be stored or transmitted as one or more instructions or code on computer-readable media. Computer-readable media includes both computer storage media and communication media including any medium that facilitates transfer of a computer program from one place to another.

[0025] Any reference to an element herein using a designation such as "first, " "second, " and so forth does not limit the quantity or order of those elements, unless such limitation is explicitly stated. Rather, these designations may be used herein as a convenient method of distinguishing between two or more elements or instances of an element. Thus, a reference to first and second elements does not mean that only two elements may be employed there or that the first  element must precede the second element in some manner. In addition, unless stated otherwise, a set of elements may include one or more elements.

[0026] As used herein, the term "substantially" in reference to a given parameter, property, or condition means and includes to a degree that one of ordinary skill in the art would understand that the given parameter, property, or condition is met with a small degree of variance, such as, for example, within acceptable manufacturing tolerances. By way of example, depending on the particular parameter, property, or condition that is substantially met, the parameter, property, or condition may be at least 90%met, at least 95%met, or even at least 99%met.

[0027] As used herein, the term “reflection, " when used with reference to a signal, refers to a portion of a transmitted signal reflected back directly to the receive path from a point along a length of a cable including the point where the cable terminates. A short circuit is a connection between two wires of the cable. When the transmitted signal is a diagnostic signal used for cable discontinuity diagnostics, the reflection is referred to herein as a “reflection” or “diagnostic reflection. ”

[0028] As used herein, the term “discontinuity” when used in reference to a cable, refers to any change in impedance of a cable or of a conductor compared to a reference (e.g., a reference cable) . For example, a discontinuity may include a fault in the cable.

[0029] As used herein, the term “pulse” may include any electrical signaling on one or more conductors included in a cable whose profile changes over time. For example, a pulse may include a single pulse, at least part of a wave, at least part of a series of pulses, or at least part of a direct current (DC) .

[0030] Cables, such as network cables, function as electrical transmission lines that may carry power or information using electrical currents. If a cable’s wiring or insulation is damaged, a cable discontinuity may occur. Two examples of discontinuities that occur in a cable are an open-circuit discontinuity and a short-circuit discontinuity. An open-circuit discontinuity typically occurs when there is a break in the conductor of the cable, or when there is a failure of a connection between a terminal and the cable. A short-circuit discontinuity typically occurs when two conductors of the cable come into contact with each other (directly into contact, or indirectly into contact via an intermediate conductor) , as a non-limiting example, due to a failure of the insulation of the cable. As indicated above, cables are used extensively in modern infrastructure, cable discontinuities may create widespread problems for a multitude of infrastructures and industries. Moreover, as indicated above, cables are often laid underground or routed through complex objects such as vehicles, making discontinuity identification and repair costly and time intensive. As such, it  is desirable to swiftly and accurately identify a discontinuity type and location to efficiently find, repair, or replace a discontinuous section of a cable.

[0031] Physical layers (PHY) are electronic circuits that may be used for physical transmission of data over a transmission medium. In some instances, a split implementation of a PHY may include a controller and a transceiver (XCVR) that respectively communicate via a hardware interface. Cable discontinuity detection is typically a function of the controller. When the controller and transceiver are limited to the signals that can be communicated via a limited number of pins of the hardware interface, it may be difficult to detect cable discontinuities, particularly in cases where the hardware interface is digital and analog information in a transceiver cannot be completely communicated to the controller.

[0032] Cable discontinuities may cause a signal provided to the cable to be “reflected” back along the length of the cable from the point where the signal encounters a discontinuity in the cable. The resulting reflection may interfere with (e.g., be added to) a signal being provided to the cable at a Medium Dependent Interface (MDI) of the transceiver. For example, as the MDI drives a signal on the cable, signal detected at the MDI may be affected by one or more signal reflections being reflected back along the length of the cable. The reflections may cause disturbances in the signal being provided to the cable and those disturbances may be detected by sampling the signal at the MDI. However, if the cable does not have a discontinuity along a length of the cable, then the cable will terminate normally and there may be little to no reflections to interfere with the signal being provided to the cable by the MDI.

[0033] In one or more examples, a controller may set one or more operating parameters of a transceiver in order to provide the transceiver with a diagnostics signal pattern, cause the transceiver to transmit a diagnostics signal according to the diagnostics signal pattern, and sample a signal representative of a comparison between a signal detected at a MDI of the transceiver and a predetermined diagnostics threshold to determine whether or not a cable discontinuity is present in a cable (e.g., a twisted pair cable) . In one or more examples, the controller may provide the transceiver one or more pulse widths (e.g., via a transmit (TX) pin, without limitation) pre-determined to cause the transceiver to enter a configuration state. While the transceiver is in the configuration state, the controller may send (e.g., over a Management Data Input / Output (MDIO) bus that uses one or more of the pins of the hardware interface, without limitation) one or more signal detection threshold bits to the transceiver. The may cause the signal detection threshold bits to be stored in one or more registers (e.g., command / status registers (CSRs) or other registers, without limitation) of the transceiver. The signal detection threshold bits indicate one or more diagnostics  thresholds for use in cable diagnostics. As a non-limiting example, a value represented by the signal detection threshold bits may be a diagnostic threshold (e.g., a predetermined diagnostic threshold) value, and a diagnostic threshold value may represent a specific amplitude or range of amplitudes. Upon storing the signal detection control bits in the one or more registers of the transceiver, the controller may cause the transceiver to enter a normal operating state and then enter a transmit operating state.

[0034] While the transceiver is in the transmit operating state, the controller may instruct the transceiver, via the hardware interface, to transmit a diagnostic signal to a cable. The transceiver may monitor signals at the MDI of the transceiver (e.g., a signal being provided to a cable via the MDI plus, one or more reflections of pulses already provided to the cable, should there be any reflections) and determine whether or not a respective detected signal detected at the MDI is within the diagnostic threshold indicated by the diagnostic threshold bits. In response to determining that a respective detected signal is within the diagnostic threshold, the transceiver asserts (here, sets to a logic low) an indication signal on a pin of the hardware interface (e.g., the energy detection (ED) pin, without limitation) , and in response to determining that a respective detected signal is outside the diagnostic threshold the transceiver de-asserts (here, sets to a logic high) the indication signal on the pin of the hardware interface. The controller samples the state of the indication signal received via the pin of the hardware interface. If the detected signal detected at the MDI includes a diagnostic reflection, that information is included in the samples of the indication signal because the indication signal is generated at least partially responsive to the diagnostic thresholds indicated by the one or more signal detection bits, and the values of the diagnostic thresholds are chosen based on characteristics of detected signal (e.g. an “incident” or current signal being provided to a cable and one or more reflections detected at the MDI of the transceiver) .

[0035] The controller may detect a discontinuity in the cable responsive to the samples of the indication signal. For example, the one or more signal detection threshold bits may define a first threshold band. The first threshold band may include a positive threshold and a negative threshold. A positive threshold may indicate, for example, a positive value corresponding to an amplitude of a signal. A negative threshold may indicate, for example, a negative value corresponding to an amplitude of a signal. A threshold band may indicate a range of amplitude values from the positive value to the negative value. The controller may sample the state of the indication signal on the ED pin (the “comparison signal” to be sampled) of the hardware interface to generate first samples where the value of each of the first samples is based, at least in part, on the first threshold band. The controller may set the transceiver to a normal state, then set the transceiver to a configuration state,  and while the transceiver is in a configuration state, send the transceiver one or more other signal detection threshold bits defining a second threshold band different from the first threshold band. The controller may instruct the transceiver to provide the diagnostics signal to the cable and sample the state of the comparison signal to generate second samples where the state of the indication signal may be based, at least in part, on the second threshold band. The controller may determine whether or not a discontinuity is present in the cable at least partially based on a comparison of the first samples with the second samples. In this manner, cable diagnostics may be performed on a cable using a controller communicating with a transceiver via a hardware interface that has a limited number of pins.

[0036] FIG. 1 is a block diagram of a cable diagnostics system 100 according to one or more examples. The system 100 may include a controller 104, a transceiver 102, a media dependent interface (MDI) 114, and an optional cable 112. The transceiver 102 may include a TX pin 106, an RX pin 108, an ED pin 110, respectively of a hardware interface, registers 116, and a finite state machine (FSM) 118. The controller 104 and transceiver 102 may communicate via the TX pin 106, the RX pin 108 and the ED pin 110 of the hardware interface. System 100 may also be referred to herein as “cable diagnostics system 100” .

[0037] Transceiver 102 handles transmission and reception of signals over physical media, including cable 112. Transceiver 102 converts digital signals to analog signals suitable for transmission over the physical medium and vice versa, and may include various functions toward that end, including, as non-limiting examples, encoding, modulation, transmission, and reception. The transceiver 102 may offer multiple operative states defined by the FSM 118, and the operations of the transceiver 102 may differ based on a current operating state of the transceiver 102. Registers 116 may store one or more bits utilized to set behavior of the transceiver 102 in respective operative states of the transceiver 102.

[0038] In one or more examples, the operative states offered by the FSM 118 of the transceiver 102 include at least a configuration state, a normal state, and a transmission state. The configuration state may allow for the transceiver 102 to receive one or more configuration bits to be stored in register 116 where the configuration bits may define one or more operating parameters of the transceiver 102 For example, the controller 104 may send data (e.g., via one or more pulse width modulations, without limitation) to the transceiver 102 via a management data input / output (MDIO) bus where the physical connections utilized for the ED pin 110 and the RX pin 108 are utilized as the data and clock lines, respectively, of an MDIO bus. Furthermore, while in a configuration state, one or more configuration bits may be sent by the controller 104 and stored in registers 116 to  define one or more diagnostics thresholds that may be used in diagnostics operations to determine a type of discontinuity in a cable (e.g., optional cable 112) . Further diagnostics parameters that may be defined by diagnostic bits in register 116 may include signal detector output, amplitude of a signal, and polarity of a signal, without limitation. The normal state may allow the transceiver 102 to listen for commands sent by the controller 104 via the hardware interface. For example, when the transceiver 102 is operating in the normal state, the transceiver 102 may receive from the controller 104 via the hardware interface one or more instructions to enter into the configuration state or, alternatively, to a transmission state. The transmission state may allow the transceiver 102 to transmit data (i.e., one or more pulse width modulations, without limitation) to a transmission medium (e.g., optional cable 112) .

[0039] While the transceiver 102 is in the transmitting state, the controller 104 may communicate a signal including a pattern of pulses (a “diagnostic signal pattern” ) for the transceiver 102 to use to transmit a transmit clock signal based on the diagnostic signal pattern to a cable (e.g., optional cable 112) . For example, the diagnostic signal pattern may include positive and negative pulses where the transceiver 102 is configured to determine a state of a signal (e.g., a transmit clock signal) to be provided to the cable 112 responsive to positive and / or negative edges detected in the diagnostic signal pattern. A “positive edge” is defined where a negative pulse changes to a positive pulse within the signal and a “negative edge” is defined where a positive pulse changes to a negative pulse within the signal. The transceiver 102 may send a transmit clock signal to the optional cable 112 where zero-crossings of the transmit clock signal are based on the diagnostic signal pattern. For example, the transceiver 102 may change a state of the transmit clock signal provided to the cable 112 (e.g., from positive to negative or from negative to positive, without limitation) every time a pulse in the diagnostic signal pattern occurs (e.g., whenever a positive or negative edge is detected in the diagnostic signal pattern) .

[0040] Stated another way, the diagnostic signal pattern provided by controller 104 may contain information about a pulse length (i.e., duration of a pulse) and the transceiver 102 may generate one or more pulses (e.g., positive or negative pulses) having a pulse length that corresponds to the pulse length described in the diagnostic signal pattern provided by the controller 104 and provide the generated pulse to the cable 112 for a specified duration of time corresponding to the pulse length described in the diagnostic signal pattern provided by the controller 104. As a specific non-limiting example, the transceiver 102 may change a state of the pulse provided to the cable 112 (e.g., from a positive going pulse to a negative going pulse and vice versa, without limitation)  responsive to a detected negative edge of the diagnostic signal pattern provided by the controller 104.

[0041] Additionally, the transceiver 102 may detect a signal at the MDI 114. In some examples, the signal detected at the MDI 114 may include a signal being driven to the cable 112 by the MDI 114 plus one or more reflections based on a signal (e.g., one or more pulses) previously provided to the cable 112. The signal detected at the MDI 114 may be compared by transceiver 102 against a threshold set by one or more bits in registers 116, referred to herein as diagnostics threshold bits, and output the comparison, referred to herein as a “comparison signal, ” may be provided to the ED pin 110 of the transceiver 102. The comparison signal may be sampled by controller 104 at the ED pin 110 in order to determine a status of cable 112. In some embodiments, a bus interface network (BIN) (e.g., made from capacitors, inductors, chokes, etc. ) may be positioned between the transceiver 102 and the MDI 114. As a specific example, a capacitor may be positioned between the transceiver 102 and the MDI 114 such that a signal transmitted from the transceiver 102 to the MDI 114 would go through the capacitor between the transceiver 102 and the MDI 114.

[0042] As discussed above, one or more reflections of a signal (e.g., one or more pulses) provided to the cable 112 may occur when there is a discontinuity in the cable 112. The one or more reflections may include one or more positive or negative pulses that may be added to the signal being driven to the cable 112. For example, the MDI 114 may include a signal detector that may detect the signal being driven to the cable 112 by the MDI 114 plus one or more reflections based on a signal previously transmitted via the cable 112. As a specific example, a negative pulse of the one or more reflections may be added to a positive pulse of the signal being driven to the cable 112, which may cause a magnitude of the positive pulse of the signal being driven to the cable 112 to be reduced. As another example, a positive pulse in the one or more reflections may be added to a positive pulse of the signal being driven to the cable 112, which may cause the positive pulse in the signal being driven to the cable 112 to increase in magnitude. Accordingly, the signal detector of the MDI 114 may detect the signal being driven to the cable 112 plus the one or more reflections. The detected signal including the one or more reflections may then be compared to a threshold defined by one or more bits in registers 116 and a comparison signal based on the comparison may be provided to the ED pin 110 to be sampled by the controller 104.

[0043] The controller 104 may then sample the comparison signal at the ED pin 110 which may indicate whether the signal driven to the cable 112, including the one or more reflections, is within or outside of one or more thresholds defined by one or more diagnostics threshold bits stored in the registers 116. For example, the controller 104 may sample the comparison signal at the ED  pin 110 where a value of the comparison signal output by the transceiver 102 at the ED pin 110 may indicate whether the signal driven to the cable 112 exceeds a threshold band defined by diagnostic threshold bits stored in the registers 116 at the time the sample is taken. For example, when sampling the comparison signal at the ED pin 110, the controller 104 may sample, at the ED pin 110, the comparison signal where a received sample value may be a logic low value (e.g., a value of 0) if the signal driven to the cable 112 is within a threshold band defined by the diagnostic threshold bits at the time of sampling and may be a logic high value (e.g., a value of 1) if the signal driven to the cable 112 is outside of a threshold band defined by the diagnostic threshold bits at the time of sampling. Though discussed with regard to specific values indicating whether or not the signal driven to the cable 112 is within or outside of threshold, any values may be used, including a logic low value to indicate that the signal is outside of the threshold or a logic high value to indicate that the signal is inside of threshold. Responsive to the sampled comparison signal at the ED pin 110, the controller 104 may determine whether or not or not there exists a discontinuity along the length of the cable as well as the type of discontinuity, as discussed in more detail with regard to FIG. 6. The one or more diagnostics threshold bits stored in the registers 116 may be stored in a vendor defined space of registers 116.

[0044] FIG. 2 is a flow diagram depicting a process 200 for configuring signal detection thresholds at a transceiver (e.g., transceiver 102) to enable cable diagnostics of a cable coupled to the transceiver. The process 200 may be described with reference to FIG. 1. At operation 202, the controller 104 may instruct, via a hardware interface, the transceiver 102 to change a state of the transceiver 102 from a normal state to a configuration state. For example, the cable diagnostics system 100 may, via the controller 104, transmit a signal including one or more pulse widths (e.g., positive and negative pulses) to the transceiver 102 via the hardware interface. In some examples, the one or more pulse widths may be transmitted to the transceiver 102 and received at the transceiver 102 via the TX pin 106 of the transceiver 102. The one or more pulse widths may instruct the transceiver 102 to change from a normal operating state to a configuration operating state. The configuration state may enable a register (e.g., one or more of registers 116) of the transceiver 102 to be written to. The one or more registers 116 of the transceiver 102 may be to store bits that define one or more operational settings of the transceiver 102. For example, the one or more bits may include signal detection threshold bits that define one or more thresholds to which the transceiver 102may compare the signal detected at the MDI 114. The transceiver 102 may output a comparison signal indicative of the output of a comparison between the signal detected at the MDI 114 and the respective one or more thresholds. For example, the comparison signal output by  transceiver 102 at the ED pin 110 may change depending on a comparison of the signal transmitted via the transceiver 102 while the transceiver 102 is in a transmitting state and depending on the one or more thresholds. As a specific, non-limiting example, if the signal transmitted via the transceiver 102 is within a threshold of the one or more thresholds, the comparison signal output by transceiver 102 at the ED pin 110 may correspond to a bit value of 0 whereas if the signal transmitted via the transceiver 102 is outside of a threshold of the one or more thresholds, the comparison signal output by transceiver 102 at the ED pin 110 may correspond to a bit value of 1. The comparison signal comparison signal output by transceiver 102 at the ED pin 110 may be sampled by the controller 104.

[0045] Accordingly, while the transceiver 102 is in a configuration state, the cable diagnostics system 100 may, via the hardware interface, set values of one or more signal detection threshold bits via the hardware interface (e.g., a MDIO bus) of the transceiver 102 as shown at operation 204. At operation 206, the cable diagnostics system 100 may instruct, via the hardware interface, the transceiver 102 to change the state of the transceiver 102 from a configuration state to a normal state. For example, the cable diagnostics system 100 may, via the controller 104, instruct the transceiver 102 to change the state of the transceiver 102 from a configuration state back to a normal state via the hardware interface. At operation 208, the cable diagnostics system 100 may instruct, via the hardware interface, the transceiver 102 to change the state of the transceiver from a normal state to a transmitting state.

[0046] FIG. 3 is a flow diagram depicting a process 300 for configuring signal detection signal detection thresholds at a transceiver (e.g., transceiver 102) to enable cable diagnostics of a cable coupled to the transceiver. The process 300 may be described with reference to FIG. 1. At operation 202, the transceiver 102 may receive, from a controller via a three-pin hardware interface, first diagnostic threshold bits. At operation 304, the transceiver 102 may store the first diagnostic threshold bits in one or more registers (e.g., registers 116) . At operation 306, the transceiver 102 may receive, from the controller via the three-pin hardware interface, a first diagnostic signal pattern. At operation 308, the transceiver 102 may provide a first transmit signal to a cable, the first transmit signal based, at least in part, on the first diagnostic signal pattern. At operation 310, the transceiver may provide, to the controller, via the three-pin hardware interface, a first comparison signal indicative of a comparison between the first transmit signal and the first diagnostic threshold bits. At operation 312, the transceiver 102 may receive, from the controller, via the three-pin hardware interface, second diagnostic threshold bits. At operation 314, the transceiver 102 may store the second diagnostic threshold bits in the one or more registers. At operation 316, the transceiver  102 may receive, from the controller via the three-pin interface, a second diagnostic signal pattern. At operation 318, the transceiver 102 may provide a second transmit signal to the cable, the second transmit signal based, at least in part, on the second diagnostic signal pattern. At operation 320, the transceiver 102 may provide, to the controller via the three-pin hardware interface, a second comparison signal indicative of a comparison between the second transmit signal and the second diagnostic threshold bits.

[0047] Pulses may be provided to a cable (e.g., cable 112) to detect the presence of a discontinuity within a cable. For example, a pulse (either positive or negative) may be provided to a cable and one or more reflections of the signal may be propagated back along a length of the cable and received at the pulse origin. At least some of a pulse will be reflected back along the length of the cable when the signal reaches the end of the cable. Moreover, one or more reflections may occur if there is a discontinuity in the cable that occurs along the length of the cable before the end of the cable. Accordingly, in order to be able to detect any reflections that are a result of a discontinuity within a cable, any given pulse may be propagated for a duration of time that is at least twice as long as a time it takes for a pulse to travel to the end of the cable and all the way back, based on a maximum allowed cable length. In this way, reflections from a discontinuity may be distinguished from reflections as a result of reaching the end of the cable.

[0048] FIG. 4 is a flow diagram depicting a process 400 for performing cable diagnostic in accordance with one or more examples. Some or a totality of operations of process 400 may be performed by, as a non-limiting example, a cable diagnostics system 100 of FIG. 1.

[0049] In one or more examples, process 400 may include providing, via a three-pin hardware interface between controller 104 and transceiver 102, a diagnostic signal pattern to the transceiver 102. The diagnostic signal pattern may include a predetermined pattern of pulse widths. The diagnostic signal pattern may be utilized by a transceiver 102 to provide one or more transmit pulses to a medium (e.g., cable 112) where a duration of the respective transmit pulses are determined responsive to the pattern of pulse widths included in the diagnostic signal pattern provided to the transceiver via the hardware interface. Thus, the transceiver 102 may provide pulses responsive to the diagnostic signal pattern received from controller 104 to the cable 112 via MDI 114. In this manner, the pattern of pulse widths included in the diagnostic signal pattern may be used to control the waveform (i.e., pattern of pulses) of a signal provided by transceiver 102 to cable 112.

[0050] In one or more examples, process 400 may include transmitting one or more transmit pulses to a cable (e.g., cable 112) . A duration of the respective transmit pulses transmitted to the cable may be greater than at least double a time of travel of the pulses along a predetermined  maximum allowed length of the cable, wherein a duration of the respective transmit pulses is determined responsive to the pattern of pulse widths included in the diagnostic signal pattern. For example, the controller 104 may provide a diagnostic signal pattern including a predetermined pattern of pulse widths that may instruct transceiver 102 to change the state of the signal (e.g., one or more transmit pulses) provided to the cable 112 (e.g., from positive to negative and vice versa) whenever transceiver 102 detects a negative edge in the diagnostic signal pattern. The duration between respective negative edges of the diagnostic signal pattern may be greater than double a time of travel of a pulse along a maximum allowed length of the cable 112. As a specific, non-limiting example of a diagnostic signal pattern that may be used for cable diagnostics, the controller 104 may provide a diagnostic signal pattern exhibiting an 800 ns period including, for example, a 780 ns long positive pulse followed by a 20 ns long negative pulse such that the transceiver 102 provides a signal including positive or negative pulses to the cable 112 where each pulse lasts for 800 ns. Stated another way, the transceiver 102 may provide positive and negative pulses to the cable 112 where each pulse lasts a duration of time between, for example, negative edges detected in the diagnostic signal pattern provided by the controller 104. Accordingly, an 800 ns period in the diagnostic signal pattern provided by the controller 104 will correspond to 800 ns between, for example, negative edges in the diagnostic signal pattern provided by the controller 104 and accordingly an 800 ns pulse width for each pulse provided by the transceiver 102 to the cable 112.

[0051] FIG. 5 is a signal timing diagram depicting signals 500 generated in an example cable diagnostic process according to one or more examples. The signals 500 include a controller transmit data (txd) signal 508, a transceiver tx_enc signal 510, a transceiver transmit data (tx_data) signal 512, a transceiver MDI signal 514, and a pulse polarity signal 516. The controller txd signal 508 may be transmitted from the controller 104 to the transceiver 102 via the TX pin 106 of the transceiver 102. The transceiver tx_enc signal 510, when active, allows a signal to be received by the MDI 114 and driven to the cable 112. The transceiver tx_data signal 512 is representative of a signal input to a cable driver at the MDI 114. Likewise, the transceiver MDI signal 514 represents a signal driven to the cable 112 by a cable driver at the MDI 114 according to a signal received by the cable driver. Accordingly, the transceiver tx_data signal 512 and the transceiver MDI signal 514 may exhibit the same signal pattern. The controller txd signal 508 may include a transmit (Tx) command 502 comprising a 20ns negative pulse followed by a 180 ns positive pulse which is then followed by a negative 20 ns pulse. The Tx command 502 may cause the transceiver 102 to enter into a transmitting state (e.g., by causing the tx_enc signal 510 to an “on” or activated state) . Following the Tx command, the controller txd signal 508 may be in the form of a diagnostic signal  pattern exhibiting a period (e.g., pulse width 506) of 800 ns. As a specific, non-limiting example, the pulse width 506 may comprise a 20 ns negative pulse followed by a 780 ns positive pulse. The controller txd signal 508 may cause the transceiver 102 to change the state of a signal (i.e., the transceiver tx_data signal 512) being driven to the cable 112. For example, the transceiver 102 may change the state of the tx_data signal 512 provided to a cable driver of the MDI 114, responsive to a detected falling edge of the controller txd signal 508 as shown by the signal tx_data 512. Responsive to the tx_data signal 512 being provided to a cable driver of the MDI 114, the cable driver may drive the MDI signal 514 to the cable 112 where the MDI signal 514 may exhibit the same signal pattern as the tx_data signal 512 provided to the cable driver of the MDI 114. At the conclusion of the controller txd signal 508, the transceiver 102 may receive a reset command 504 comprising a 80 ns or more negative pulse. The reset command 504 may cause the transceiver 102 to enter into a normal operating state. Though the txd signal 508 is shown to have pulses, this disclosure is not intended to be so limited. For example, following the Tx command 502, the txd signal 508 may be a single pulse that lasts until a reset command 504 is transmitted to the transceiver 102 where the single pulse may be about 800 ns in duration. In some embodiments, the txd signal 508 may be a sequence of alternative positive and negative pulses where each positive and negative pulse may be about 800ns in duration. Though discussed in terms of specific duration, any duration may be used so long as the duration is longer than twice a time for a signal to travel along the length of the cable 112. Accordingly, the duration of the pulse width 506 may be adjusted at least based on the length of the cable 112.

[0052] FIG. 6 is a flowchart depicting a process 600 to detect one or more discontinuities in a cable (e.g., cable 112) using a three-pin hardware interface between a controller (e.g., controller 104) and a transceiver (e.g., transceiver 102) . Process 600 may be discussed with reference to FIG. 1.

[0053] At operation 602, the cable diagnostics system 100 may instruct, via the three-pin hardware interface, the transceiver 102 to provide a first transmit signal to the cable 112. For example, the controller 104 may instruct the transceiver 102 to provide the first transmit signal to the cable 112 responsive to a diagnostic signal pattern provided by the controller 104 to the transceiver 102 via the three-pin hardware interface. After the first transmit signal has been provided to the cable, the transceiver 102 may sample, via a predetermined pin of the three-pin hardware interface, a first comparison signal to generate first samples where the first comparison signal is based, at least in part, on a first predetermined diagnostic threshold defined by one or more diagnostic threshold bits stored in register 116, as shown in operation 604. For example, while the  transceiver 102 is in a transmitting state, the transceiver 102 may, responsive to the diagnostic signal pattern provided by the controller 104, provide a periodic signal including pulses to the cable 112 via the MDI 114. The first transmit may be detected at the via a signal detector of the MDI 114 and a first comparison signal indicative of the outcome of a comparison of first transmit signal to one or more diagnostic thresholds may be generated by transceiver 102 and output on the ED pin 110. The first comparison signal may be detected and / or sampled by the controller 104 via the ED pin 110 of the three-pin hardware interface of the transceiver 102. Moreover, the first transmit signal detected at the MDI 114 may include one or more reflections of at least part of a signal (e.g., the first transmit signal) previously provided to the cable 112 by the MDI 114. For example, the signal detector at MDI 114 may detect a signal (e.g., the first transmit signal) as it is provided to the cable 112. Any previously transmitted portion of a signal (e.g., a previously transmitted portion of the first transmit signal) to the cable 112 may, if there is a discontinuity present in the cable 112, be reflected back along the cable 112 and affect (e.g, be added to) the signal detected at the signal detector of the MDI 114. Moreover, the signal detected at the MDI 114 (e.g., the first transmit signal including reflections, if any) may then be compared to one or more diagnostic thresholds. A comparison signal indicative of a comparison between the detected signal at the MDI 114 and one or more diagnostic thresholds may then be generated by the transceiver 102 and provided to the ED pin 110, which may then be sampled by controller 104.

[0054] The controller 104 may sample the first comparison signal at the ED pin 110 to generate first samples. In some examples the first samples may include a number of samples from about 32 samples to about 128 samples.

[0055] The one or more diagnostic thresholds (e.g., the first diagnostic threshold) may be defined by the controller 104 and stored in the transceiver 102. For example, one or more diagnostics threshold bits may be stored in the registers 116 defining one or more threshold bands for a positive and negative amplitude threshold value. As a specific, non-limiting example, the diagnostics threshold bits may define a first diagnostics threshold band defining a positive and negative amplitude value where the area between the positive and negative value defines a threshold band. Furthermore, values of the first comparison signal that the transceiver 102 may output at the ED pin 110 to be sampled by controller 104 may be based, at least in part, on the first diagnostics threshold band. For example, in some examples the first comparison signal output at the ED pin 110 detected and / or sampled by controller 104 may indicate whether the first transmit signal including reflections, if any, detected at the MDI 114 is inside or outside of a diagnostics threshold band, when the detected first transmit signal exited outside of a diagnostics threshold band in a positive  direction, or when the detected first transmit signal exited outside of a diagnostics threshold band in a negative direction. As a specific, non-limiting example, when the first comparison signal output at the ED pin 110 is detected by the controller 104, a given sample may have a low logic value (e.g., a sampled value of “0” ) if the detected first transmit signal is within the diagnostics threshold band and may have a high logic value (e.g., a sampled value of “1” ) if the detected first transmit signal is outside of the diagnostics threshold band. Respective samples may then be stored in a first list, the first list having an ordering correlating to the order in which each sample of the first comparison signal was taken (e.g., chronologically) to generate first samples.

[0056] At operation 606, the controller 104 may instruct, via the three-pin hardware interface, the transceiver 102 to provide a second transmit signal to the cable 112 where the second transmit signal may have the same waveform as the first transmit signal. For example, after sampling the first comparison signal, the controller 104 may transmit one or more pulses to the transceiver 102 via the three-pin hardware interface to set one or more bits of the registers 116 to define a second diagnostics threshold where the second diagnostics threshold may be different from the first diagnostics threshold. For example, the second diagnostics threshold may correspond to a higher absolute amplitude value, i.e. a higher magnitude, than the first diagnostics threshold (e.g., the positive and negative values of the second diagnostics threshold may each have a higher absolute value than the absolute values of the positive and negative values of the first diagnostics threshold) . The controller 104 may then instruct the transceiver 102 to provide the second transmit signal to the cable 112. For example, the controller 104 may instruct the transceiver 102 to provide the second transmit signal to the cable 112 responsive to a diagnostic signal pattern provided by the controller 104 to the transceiver 102 via the three-pin hardware interface.

[0057] After the second transmit signal has been provided to the cable 112, the transceiver 102 may then compare the second transmit signal detected at the MDI 114 including reflections, if any, with the second diagnostics threshold, and output a second comparison signal on ED pin 110 responsive to the result of the comparison. For example, while the transceiver 102 is in a transmitting state, the transceiver 102 may provide a periodic signal (e.g., the second transmit signal) including pulses to the cable 112 via the MDI 114. second transmit signal may be detected via a signal detector at the MDI 114 and an indication of a comparison of the second transmit signal to the second diagnostics threshold may be generated by transceiver 102 and output by the transceiver 102 at the ED pin 110 of the three-pin hardware interface as a second comparison signal that may be detected and sampled by the controller 104. As discussed above, the second transmit  signal detected at the MDI 114may include one or more reflections of the previously transmitted portions of a signal (e.g., previously transmitted portions of the second transmit signal) .

[0058] In some examples the controller 104 may sample, via the predetermined pin of the three-pin hardware interface, the second comparison signal to generate second samples where the second comparison signal is based, at least in part, on a second predetermined diagnostic threshold, as shown in operation 608. For example, the controller 104 may detect the second comparison signal at the ED pin 110 and sample the second comparison signal whose values of the samples are based, at least in part, on a comparison of the second transmit signal including reflections, if any, compared to the second diagnostics threshold. Each sample taken of the second comparison signal may have a low logic value (e.g., a value of “0” ) if the second transmit signal is within the second diagnostics threshold and may have a high logic value (e.g., a value of “1” ) if the second transmit signal is outside of the second diagnostics threshold at the time the sample was taken. Each sample of the second comparison signal may then be stored in a second list, the second list having an ordering correlated to the order in which each sample of the second comparison signal was taken (e.g., chronologically) . Accordingly, the controller 104 may generate second samples.

[0059] At operation 610, the cable diagnostics system 100 may detect a discontinuity in the cable responsive to the first samples and the second samples. For example, cable diagnostics system 100 may, via controller 104, compare one or more last sample values of the first samples to one or more last sample values of the second samples and detect an open discontinuity, a short discontinuity, or a normal termination of the cable responsive to the values of the last sample values of the first samples and the last sample values of the second samples. As a specific non-limiting example, the first and second samples may each be in the form of a first and second list of samples, respectively. Each of the first and second lists of samples may be ordered based on when the sample was taken (e.g., chronologically) . The controller 104 may then examine the last n bits of the first list of samples and the last n bit of the second list of samples, where n is greater than, or equal to, 1. If the value of the last n sample of the first list of samples is a logic low (e.g., a sampled value of “0” ) and the values of the last n samples of the second list of samples is a logic low, then the controller 104 may determine that there is a short discontinuity somewhere along the length of the cable 112. If the values of the last n samples of the first list of samples is a logic high (e.g., a sampled value of “1” ) and the values of the last n samples of the second list of samples is a logic low, then the controller 104 may determine that the cable 112 has terminated normally and there is no detected discontinuity in the cable 112. If the values of the last n samples of the second list of samples is a logic high, then the controller 104 may determine that there is an open discontinuity in the cable 112  regardless of the values of the last n samples of the first list. Other conventions other than two bits may be used without exceeding the scope of this disclosure.

[0060] In one example, the controller 104 may determine an open discontinuity, a short discontinuity, or a normal termination of the cable 112 responsive to the last two sample values in each of the first and second lists of samples, i.e. n = 2, as discussed in more detail with regard to FIG. 8.

[0061] FIG. 7A illustrates a signal graph 700a showing measured and sampled values of a signal indicative of a normal cable termination of the cable 112 that may be detected by the cable diagnostics system 100 according to one or more examples of the present disclosure. The signal graph 700a includes a waveform 706a, first samples 702a of the waveform, second samples 704a of the waveform 706a, a first diagnostics threshold 714a, and a second diagnostics threshold 712a. The signal graph 700a may also include first sample values 708a and second sample values 710a as well as a table 720 that may be used to determine the existence and type of discontinuity that may exist in the cable 112.

[0062] The waveform 706a may be representative of an analog signal detected by transceiver 102 to be compared to the first diagnostics threshold 714a, and a second diagnostics threshold 712a. First sample values 708a and second sample values 710a may be representative of the first and second comparison signals output by transceiver 102 at the ED pin 110 responsive to the first diagnostics threshold 714a, and a second diagnostics threshold 712a, respectively. For example, the waveform 706a may indicate a signal a detected at MDI 114 that is transmitted to cable 112 by the transceiver 102 responsive to a diagnostic signal pattern received at the transceiver 102 from controller 104 via the 3-pin hardware interface and, in some cases, one or more reflections of the transmitted signal. For example, one or more reflections may result from the signal transmitted to cable 112 encountering a discontinuity in the cable 112, which may cause at least part of the signal to be “reflected” back along the cable from a point before the end of the cable. The resulting reflection may interfere with (e.g., be added to) the transmit signal detected at the MDI 114 via a signal detector of the MDI 114. For example, the transmit signal detected at the MDI may represent the signal transmitted to the cable 112 plus one or more reflections of the transmitted signal (e.g., portions of the transmitted signal previously driven to the cable 112) . However, if the cable does not have a discontinuity along a length of the cable, then the cable will terminate normally and there may be little to no reflections to interfere with the initial signal detected at the MDI 114, as shown in FIG. 7A.

[0063] The first diagnostics threshold 714a and the second diagnostics threshold 712a represent diagnostics threshold bands where only the positive part of the threshold bands are shown. For example, the first diagnostics threshold 714a is shown to have a threshold of about 0.3V, indicating an amplitude value, but there may also be a negative component of the threshold at -0.3V. Similarly, the second diagnostics threshold 712a has, in addition to a threshold at an amplitude value of about 0.6V, a negative threshold at -0.6V. The second diagnostics threshold 712a is higher than the first diagnostics threshold 714a. Thus, though discussed in terms of examining a positive amplitude of the waveform 706a, the systems, methods, and apparatuses discussed herein may also utilize negative amplitude values to determine an existence and type of discontinuity in a cable. Moreover, the respective diagnostics threshold (e.g., the first diagnostics threshold 714a and the second diagnostics threshold 712a) may be predetermined. For example, respective diagnostics thresholds may be determined responsive to experimentation of which threshold values for first samples and second samples allows for accurate detection of discontinuities in a cable.

[0064] The controller 104 may sample the comparison signal output by transceiver 102 at the ED pin 110 multiple times. For example, the controller may sample the comparison signal output at the ED pin 110 between about 64 to about 128 times where there may be 5 ns -10 ns interval between each sample (e.g., 128 times with a 5ns interval between each sample or 64 times with a 10 ns interval between each sample) . The first samples 702a and the second samples 704a represent separate instances of the controller 104 sampling a comparison signal detected at the ED pin 110 where each of the first and second samples 702a and 704a includes 48 samples at 10 ns intervals. The first samples 702a and the second samples 704a may be a result of a comparison of a transmit signal including reflections, if any, to a corresponding diagnostics threshold. For example, the first samples 702a may be a result of a comparison of the waveform 706 to corresponding first diagnostics threshold 714a and the second samples 704a may be as a result of a comparison of the waveform 706 to corresponding second diagnostics threshold 712a. Each threshold may be defined by one or more bits stored in the registers 116 of the transceiver 102. For example, as the waveform 706a is compared with the respective threshold, the comparison signal that is output and detected at the ED pin 110 may reflect a comparison between the waveform 706a and one of the first diagnostics threshold 714a or the second diagnostics threshold 712a. If, at the time the sample is taken, the waveform is inside of a given threshold, then the sample value may be a bit value of 0 whereas if the waveform is outside of a given threshold, then the sample value may be a bit value of 1. The resulting bit values of the first samples 702a and the second samples 704a are represented by the first sample values 708a and the second sample values 710a, respectively.

[0065] The table 720 may be used to determine the existence and type of discontinuity in a cable (e.g., cable 112) . For example, the controller 104 may analyze the first sample values 708a and the second sample values 710a. In some examples, the controller 104 may look at the last sample in each of the first sample values 708a and the second sample values 710a. As shown by the table 720, if the last sample value of the first sample values 708a and the last sample value of the second sample values 710a are both 0, then the controller 104 may detect a short in the cable. Moreover, if the last sample value of the first sample values 708a is a 1 and the last sample value of the second sample values 710a is a 0, then the controller 104 may detect normal termination of the cable, as shown in FIG. 7A. Furthermore, if the last sample value of the second sample values 710a is 1, then the controller 104 may determine that there is an open discontinuity in the cable 112 regardless of what the last sample value of the first sample values 708a is.

[0066] FIG. 7B illustrates a signal graph 700b showing measured and sampled values of a signal indicative of an open discontinuity along a cable (e.g., cable 112) according to one or more examples. For example, FIG. 7B illustrates the waveform 706b that includes an initial signal being interfered with by one or more reflections of the initial signal causing part of a pulse included in the waveform 706bto be suppressed and to exhibit a step 716 to an amplitude value higher than a pulse amplitude in the initial transmitted signal. This step is reflected in the first samples 702b and the second samples 704b and thereby in the first sample values 708b and the second sample values 710b. As discussed above, the controller 104 may analyze the last n values of the first sample values 708b and the second sample values 710b and compare the last n values of each to the table 720, which, in this case, indicates that there is an open discontinuity somewhere along the length of the cable. Moreover, in some examples, the controller 104 may determine a location of the open discontinuity along the length of the cable based on the first sample values 708b or the second sample values 710b. For example, in the case shown in FIG. 7B, the location of the open discontinuity may be determined by determining a point in the second sample values 710b where the samples cross from inside of the second diagnostics threshold 712b to the outside of the second diagnostics threshold 712b (i.e., a detected threshold crossing) , which may correspond to where in the second sample values 710b that a series of 0′sswitch to a series of 1′s. For a given number of samples, the number of samples of one value (e.g., a 0) followed by the number of samples of another value (e.g., 1) may correlate to a position in the cable of the discontinuity. For example, in a list of 48 samples, 35 samples having a value of 0 followed by 13 samples having a value of 1 may indicate that the discontinuity may be located in the last half of the cable being diagnosed. As a specific, non-limiting example, if we assume a propagation time of 5ns / m and a sampling rate of  10ns, where the number of samples to transition = n, the distance (d) may be calculated in meters as d = n*10 /  (5*2) .

[0067] FIG. 7C illustrates a signal graph 700c showing measured and sampled values of a signal indicative of a short discontinuity along a cable (e.g., cable 112) according to one or more examples. For example, FIG. 7C illustrates the waveform 706c that includes an initial signal being interfered with by one or more reflections of the initial signal causing part of the pulse to be amplified to an amplitude value higher than the amplitude of the initial signal and then exhibit a step 718 to an amplitude value lower than a pulse in the initial signal. This step is reflected in the first samples 702c and the second samples 704c and thereby in the first sample values 708c and the second sample values 710c. As discussed above, the controller 104 may analyze the last n values of the first sample values 708c and the second sample values 710c and compare the last n values of each to the table 720, which, in this case, indicates that there is a short discontinuity somewhere along the length of the cable. Moreover, in some examples, the controller 104 may determine a location of the open discontinuity along the length of the cable based on the first sample values 708c or the second sample values 710c as discussed above with regard to FIG. 7B, i.e. by identifying where in the number of samples of one value (e.g., a 0) followed by the number of samples of another value (e.g., 1) may correlate to a position in the cable of the discontinuity .

[0068] Though discussed in terms of looking to a single last bit of a series of sample values, any number of last bits of a series of sample values may be used to determine a discontinuity existence and type. For example, FIG. 8 shows a table 800 illustrating discontinuity type based on the values of the last two bit values of a first and second list of sample values, where the first list of sample values corresponds to a low diagnostics threshold and the second list of sample values corresponds to a high diagnostics threshold, according to one or more examples. Other conventions other than two bits shown in FIG. 8 may be used without exceeding the scope of this disclosure.

[0069] It will be appreciated by those of ordinary skill in the art that functional elements of examples disclosed herein (e.g., functions, operations, acts, processes, and / or methods) may be implemented in any suitable hardware, software, firmware, or combinations thereof. FIG. 9 illustrates non-limiting examples of implementations of functional elements disclosed herein. In some examples, some or all portions of the functional elements disclosed herein may be performed by hardware specially for carrying out the functional elements.

[0070] FIG. 9 is a block diagram of circuitry 900 that, in some examples, may be used to implement various functions, operations, acts, processes, and / or methods disclosed herein. The circuitry 900 includes one or more processors 902 (sometimes referred to herein as “processors  902” ) operably coupled to one or more data storage devices 904 (sometimes referred to herein as “storage 904” ) . The storage 904 includes machine executable code 906 stored thereon and the processors 902 include logic circuitry 908. The machine executable code 906 includes information describing functional elements that may be implemented by (e.g., performed by) the logic circuitry 908. The logic circuitry 908 is adapted to implement (e.g., perform) the functional elements described by the machine executable code 906. The circuitry 900, when executing the functional elements described by the machine executable code 906, should be considered as special purpose hardware for carrying out functional elements disclosed herein. In some examples the processors 902 may perform the functional elements described by the machine executable code 906 sequentially, concurrently (e.g., on one or more different hardware platforms) , or in one or more parallel process streams.

[0071] When implemented by the logic circuitry 908 of the processors 902, the machine executable code 906 adapts the processors 902 to perform operations of examples disclosed herein. For example, the machine executable code 906 may adapt the processors 902 to perform at least a portion or a totality of the process 200 of FIG. 2. Additionally, the machine executable code 906 may adapt the processors 902 to perform at least a portion or the totality of the process 400 of FIG. 4 or 600 of FIG. 6.

[0072] The processors 902 may include a general purpose processor, a special purpose processor, a central processing unit (CPU) , a microcontroller, a programmable logic controller (PLC) , a digital signal processor (DSP) , an application specific integrated circuit (ASIC) , a field-programmable gate array (FPGA) or other programmable logic device, discrete gate or transistor logic, discrete hardware components, other programmable device, or any combination thereof designed to perform the functions disclosed herein. A general-purpose computer including a processor is considered a special-purpose computer while the general-purpose computer executes functional elements corresponding to the machine executable code 906 (e.g., software code, firmware code, hardware descriptions) related to examples. It is noted that a general-purpose processor (may also be referred to herein as a host processor or simply a host) may be a microprocessor, but in the alternative, the processors 902 may include any conventional processor, controller, microcontroller, or state machine. The processors 902 may also be implemented as a combination of computing devices, such as a combination of a DSP and a microprocessor, multiple microprocessors, one or more microprocessors in conjunction with a DSP core, or any other such configuration.

[0073] In some examples the storage 904 includes volatile data storage (e.g., random-access memory (RAM) ) , non-volatile data storage (e.g., Flash memory, a hard disc drive, a solid state drive, erasable programmable read-only memory (EPROM) , etc. ) . In some examples the processors 902 and the storage 904 may be implemented into a single device (e.g., a semiconductor device product, a system on chip (SOC) , etc. ) . In some examples the processors 902 and the storage 904 may be implemented into separate devices.

[0074] In some examples the machine executable code 906 may include computer-readable instructions (e.g., software code, firmware code) . By way of non-limiting example, the computer-readable instructions may be stored by the storage 904, accessed directly by the processors 902, and executed by the processors 902 using at least the logic circuitry 908. Also by way of non-limiting example, the computer-readable instructions may be stored on the storage 904, transferred to a memory device (not shown) for execution, and executed by the processors 902 using at least the logic circuitry 908. Accordingly, in some examples the logic circuitry 908 includes electrically configurable logic circuitry.

[0075] In some examples the machine executable code 906 may describe hardware (e.g., circuitry) to be implemented in the logic circuitry 908 to perform the functional elements. This hardware may be described at any of a variety of levels of abstraction, from low-level transistor layouts to high-level description languages. At a high-level of abstraction, a hardware description language (HDL) such as an IEEE Standard hardware description language (HDL) may be used. By way of non-limiting examples, VERILOGTM, SYSTEMVERILOGTM or very large scale integration (VLSI) hardware description language (VHDLTM) may be used.

[0076] HDL descriptions may be converted into descriptions at any of numerous other levels of abstraction as desired. As a non-limiting example, a high-level description may be converted to a logic-level description such as a register-transfer language (RTL) , a gate-level (GL) description, a layout-level description, or a mask-level description. As a non-limiting example, micro-operations to be performed by hardware logic circuits (e.g., gates, flip-flops, registers, without limitation) of the logic circuitry 908 may be described in a RTL and then converted by a synthesis tool into a GL description, and the GL description may be converted by a placement and routing tool into a layout-level description that corresponds to a physical layout of an integrated circuit of a programmable logic device, discrete gate or transistor logic, discrete hardware components, or combinations thereof. Accordingly, in some examples the machine executable code 906 may include an HDL, an RTL, a GL description, a mask level description, other hardware description, or any combination thereof.

[0077] In examples where the machine executable code 906 includes a hardware description (at any level of abstraction) , a system (not shown, but including the storage 904) may implement the hardware description described by the machine executable code 906. By way of non-limiting example, the processors 902 may include a programmable logic device (e.g., an FPGA or a PLC) and the logic circuitry 908 may be electrically controlled to implement circuitry corresponding to the hardware description into the logic circuitry 908. Also by way of non-limiting example, the logic circuitry 908 may include hard-wired logic manufactured by a manufacturing system (not shown, but including the storage 904) according to the hardware description of the machine executable code 906.

[0078] Regardless of whether the machine executable code 906 includes computer-readable instructions or a hardware description, the logic circuitry 908 is adapted to perform the functional elements described by the machine executable code 906 when implementing the functional elements of the machine executable code 906. It is noted that although a hardware description may not directly describe functional elements, a hardware description indirectly describes functional elements that the hardware elements described by the hardware description are capable of performing.

[0079] As used in the present disclosure, the terms “module” or “component” may refer to specific hardware implementations to perform the actions of the module or component and / or software objects or software routines that may be stored on and / or executed by general purpose hardware (e.g., computer-readable media, processing devices, etc. ) of the computing system. In some examples, the different components, modules, engines, and services described in the present disclosure may be implemented as objects or processes that execute on the computing system (e.g., as separate threads) . While some of the system and methods described in the present disclosure are generally described as being implemented in software (stored on and / or executed by general purpose hardware) , specific hardware implementations or a combination of software and specific hardware implementations are also possible and contemplated.

[0080] As used in the present disclosure, the term "combination" with reference to a multiple elements may include a combination of all the elements or any of various different subcombinations of some of the elements. For example, the phrase "A, B, C, D, or combinations thereof" may refer to any one of A, B, C, or D; the combination of each of A, B, C, and D; and any subcombination of A, B, C, or D such as A, B, and C; A, B, and D; A, C, and D; B, C, and D; A and B; A and C; A and D; B and C; B and D; or C and D.

[0081] Terms used in the present disclosure and especially in the appended claims (e.g., bodies of the appended claims) are generally intended as “open” terms (e.g., the term “including” should be interpreted as “including, but not limited to, ” the term “having” should be interpreted as “having at least, ” the term “includes” should be interpreted as “includes, but is not limited to, ” etc. ) .

[0082] Additionally, if a specific number of an introduced claim recitation is intended, such an intent will be explicitly recited in the claim, and in the absence of such recitation no such intent is present. For example, as an aid to understanding, the following appended claims may contain usage of the introductory phrases "at least one" and "one or more" to introduce claim recitations. However, the use of such phrases should not be construed to imply that the introduction of a claim recitation by the indefinite articles “a” or “an” limits any particular claim containing such introduced claim recitation to examples containing only one such recitation, even when the same claim includes the introductory phrases “one or more” or “at least one” and indefinite articles such as “a” or “an” (e.g., “a” and / or “an” should be interpreted to mean “at least one” or “one or more” ) ; the same holds true for the use of definite articles used to introduce claim recitations.

[0083] In addition, even if a specific number of an introduced claim recitation is explicitly recited, those skilled in the art will recognize that such recitation should be interpreted to mean at least the recited number (e.g., the bare recitation of "two recitations, " without other modifiers, means at least two recitations, or two or more recitations) . Furthermore, in those instances where a convention analogous to “at least one of A, B, and C, etc. ” or “one or more of A, B, and C, etc. ” is used, in general such a construction is intended to include A alone, B alone, C alone, A and B together, A and C together, B and C together, or A, B, and C together, etc.

[0084] Further, any disjunctive word or phrase presenting two or more alternative terms, whether in the description, claims, or drawings, should be understood to contemplate the possibilities of including one of the terms, either of the terms, or both terms. For example, the phrase “A or B” should be understood to include the possibilities of “A” or “B” or “A and B. ”

[0085] While the present disclosure has been described herein with respect to certain illustrated examples, those of ordinary skill in the art will recognize and appreciate that the present invention is not so limited. Rather, many additions, deletions, and modifications to the illustrated and described examples may be made without departing from the scope of the invention as hereinafter claimed along with their legal equivalents. In addition, features from one example may be combined with features of another example while still being encompassed within the scope of the invention as contemplated by the inventor.

Claims

1.A system for cable diagnostics comprising:a register to store bits to set behavior of a transceiver;a transceiver offering multiple operative states, the multiple operative states comprising at least a configuration state, a normal state, and a transmission state, wherein while in the transmission state, the transceiver to detect signals at least partially responsive to one or more threshold signal detection bits of the register;a controller in communication with the transceiver via a three-pin hardware interface, the controller to:instruct, via the three-pin hardware interface, the transceiver to change a state of the transceiver from the normal state to the configuration state;while the transceiver is in the configuration state, set, via the three-pin hardware interface, values of the one or more signal detection threshold bits;instruct, via the three-pin hardware interface, the transceiver to change the state of the transceiver from the configuration state to the normal state; andinstruct, via the three-pin hardware interface, the transceiver to change the state of the transceiver from the normal state to the transmission state.2.The system of claim 1, the controller to:while the transceiver is in the transmission state, transmit via the three-pin hardware interface a diagnostic signal pattern to the transceiver, the transceiver to output a transmit signal reflective of transitions of the diagnostic signal pattern.3.The system of claim 2, the controller to:sample, via the three-pin hardware interface, the output comparison signal indicative of a comparison between the diagnostics signal and the one or more signal detection threshold bits.4.The system of claim 3, the controller to:detect one or more discontinuities responsive to the samples of the comparison signal.5.The system of claim 1, wherein the three-pin hardware interface comprises a transmit (TX) pin, a receive (RX) pin, and an energy detection (ED) pin.6.A method for cable diagnostics comprising:providing, via a pin of a three-pin hardware interface coupling a controller with a transceiver, a diagnostic signal pattern to the transceiver; andtransmitting one or more pulses via a cable, a duration of the respective one or more pulses greater than at least double a time of travel of the pulses along a predetermined allowed length of the cable,wherein the duration of the respective one or more pulses is determined responsive to one or more edges of the diagnostic signal pattern.7.The method of claim 6, wherein the duration of the respective one or more pulses corresponds to a duration of time between two sequential negative edges or between two sequential positive edges represented in the diagnostic signal pattern.8.The method of claim 6, wherein the diagnostic signal pattern exhibits a pattern comprising alternating positive and negative pulse, the negative pulse shorter in duration than the positive pulse.9.The method of claim 8, wherein a period exhibited by the diagnostic signal patterns about 800 nanoseconds, the period defined a negative pulse having a duration of about 20 nanoseconds followed by a positive pulse having a duration of about 780 nanoseconds.10.The method of claim 6, comprising changing a state of the one or more pulses transmitted via the cable responsive to detecting a falling or rising edge of the diagnostic signal pattern.11.A system for cable diagnostics comprising:a transceiver;a controller in communication with the transceiver via a three-pin hardware interface of the transceiver, the controller to:instruct, via the three-pin hardware interface, the transceiver to provide a first transmit signal for a cable;sample, via a predetermined pin of the three-pin hardware interface, a first comparison signal to generate first samples, the first comparison signal based, at least in part, on a first predetermined diagnostic threshold;instruct, via the three-pin hardware interface, the transceiver to provide a second transmit signal for the cable;sample, via the predetermined pin of the three-pin hardware interface, a second comparison signal to generate second samples, the second comparison signal based, at least in part, on a second predetermined diagnostic threshold; anddetect a discontinuity in a cable responsive to the first samples and the second samples.12.The system of claim 11, wherein the first comparison signal is indicative of a comparison between an indication of the first transmit signal and the first predetermined diagnostics threshold and the second comparison signal is indicative of a comparison between an indication of the second transmit signal and the second predetermined diagnostics threshold.13.The system of claim 12, wherein the first samples and the second samples are stored as a first list of samples and a second list of samples, respectively, wherein each of the first list of samples and the second list of samples are ordered according to a time order in which respective samples were taken.14.The system of claim 13, the controller to detect a short discontinuity in the cable responsive to a sample value of a last sample or sample values of a last sequential subset of samples of the first list of samples being a predetermined value or values, respectively and a sample value of a last sample or sample values of a last sequential subset of samples of the second list of samples being the predetermined value or values, respectively.15.The system of claim 13, the controller to detect an open discontinuity in the cable responsive to a sample value of a last sample or sample values of a last sequential subset of samples of the first list of samples being a predetermined value or values, respectively or to a sample value of a last sample or to values of a last sequential subset of samples to the second list of samples being a predetermined value or values, respectively.16.The system of claim 13, the controller to detect normal termination of the cable responsive to a sample value of the last sample of the second list of samples indicating a value within the first or second predetermined diagnostic threshold.17.The system of claim 13 comprising detecting a location of the discontinuity in the cable responsive to the first samples or the second samples.18.The system of claim 17, wherein detecting a location of the discontinuity in the cable comprises calculating a location based, at least in part, on a detected threshold crossing represented in the first samples or the second samples.19.A system for cable diagnostics comprising:a transceiver;a controller in communication with the transceiver via a three-pin hardware interface of the transceiver, the transceiver to:receive, from the controller via a three-pin hardware interface, first diagnostic threshold bits;store the first diagnostic threshold bits in one or more registers;receive from the controller via the three-pin hardware interface a first diagnostic signal pattern;provide a first transmit signal to a cable, the first transmit signal based, at least in part, on the first diagnostic signal pattern;provide, to the controller, via the three-pin hardware interface, a first comparison signal indicative of a comparison between the first transmit signal and the first diagnostic threshold bits;20.The system of claim 19, the transceiver to:receive, from the controller via the three-pin hardware interface, second diagnostic threshold bits;store the second diagnostic threshold bits in the one or more registers;receive, from the controller via the three-pin hardware interface, a second diagnostic signal pattern;provide a second transmit signal to a cable, the second transmit signal based, at least in part, on the second diagnostic signal pattern;provide, to the controller via the three-pin hardware interface, a second comparison signal indicative of a comparison between the second transmit signal and the second diagnostic threshold bits.

Images