Array substrate and display apparatus

Abstract

An array substrate is provided. The array substrate includes a base substrate; a pixel definition layer on the base substrate; a light emitting layer includes a plurality of light emitting blocks on a side of the pixel definition layer away from the base substrate; and a color filter and a black matrix on a side of the light emitting layer away from the base substrate. The color filter includes a plurality of color filter blocks. In an overlapping region where an orthographic projection of the pixel definition layer on the base substrate is non-overlapping with an orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a color filter block of the plurality of color filter blocks on the base substrate, at least a portion of the pixel definition layer is substantially flat.

Description

ARRAY SUBSTRATE AND DISPLAY APPARATUSTECHNICAL FIELD

[0001] The present invention relates to display technology, more particularly, to an array substrate and a display apparatus.BACKGROUND

[0002] The Organic Light Emitting Diode (OLED) is a self-emissive technology that does not require a backlight to emit light. It features low driving voltage (DC driven) , self-luminescence, wide viewing angles, high efficiency, fast response time, and ease of achieving full-color, large-area wall-mounted displays and flexible displays. Additionally, it has the advantages of low manufacturing costs and low power consumption, making it increasingly popular.SUMMARY

[0003] In one aspect, the present disclosure provides an array substrate, comprising a base substrate; a pixel definition layer on the base substrate; a light emitting layer comprising a plurality of light emitting blocks on a side of the pixel definition layer away from the base substrate; and a color filter and a black matrix on a side of the light emitting layer away from the base substrate; wherein the color filter comprises a plurality of color filter blocks; in an overlapping region where an orthographic projection of the pixel definition layer on the base substrate is non-overlapping with an orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a color filter block of the plurality of color filter blocks on the base substrate, at least a portion of the pixel definition layer is substantially flat.

[0004] Optionally, the pixel definition layer is made of an organic photolithographic material.

[0005] Optionally, each overlapping region corresponding to a light emitting block of the plurality of light emitting blocks substantially surrounds the light emitting block.

[0006] Optionally, in a first region, the orthographic projection of the pixel definition layer on the base substrate is non-overlapping with the orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a first color filter block of a first color of the plurality of color filter blocks on the base substrate; in a second region, the orthographic projection of the pixel definition layer on the base substrate is non-overlapping with the orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a second color filter block of a second color of the plurality of color filter blocks on the base substrate; in a third region, the orthographic  projection of the pixel definition layer on the base substrate is non-overlapping with the orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a third color filter block of a third color of the plurality of color filter blocks on the base substrate; the first region has a ring shape; the second region has a ring shape; the third region has a ring shape; the ring shape of the first region has a first ring thickness in a range of 0 to 9 μm and greater than 0μm; the ring shape of the second region has a second ring thickness in a range of 0 to 9 μm and greater than 0μm; and the ring shape of the third region has a third ring thickness in a range of 0 to 9 μm and greater than 0μm.

[0007] Optionally, at least two of the first ring thickness, the second ring thickness, and the third ring thickness are different from each other.

[0008] Optionally, an angle between a slope of the pixel definition layer at an edge abutting a light emitting block of the plurality of light emitting blocks and a normal line perpendicular to a base substrate of the array substrate is in a range of 45 degrees to 80 degrees.

[0009] Optionally, the array substrate comprises a first display area and a second display area; wherein, in the second display area, further comprising a plurality of apertures extending through the pixel definition layer; wherein the light emitting layer is absent in a region having a respective aperture of the plurality of apertures; an orthographic projection of the light emitting layer on the base substrate is non-overlapping with an orthographic projection of the plurality of apertures on the base substrate; and an orthographic projection of the black matrix on the base substrate is substantially non-overlapping with an orthographic projection of the plurality of apertures on the base substrate.

[0010] Optionally, an orthographic projection of the respective aperture on the base substrate is substantially surrounded by orthographic projections of two adjacent second color filter blocks, one first color filter block, and one third color filter block on the base substrate.

[0011] Optionally, the orthographic projection of the respective aperture on the base substrate and the orthographic projections of the two adjacent second color filter blocks on the base substrate are arranged along a first direction; the orthographic projection of the respective aperture on the base substrate is between the orthographic projections of the two adjacent second color filter blocks on the base substrate; the orthographic projection of the respective aperture on the base substrate and the orthographic projections of the one first color filter block and one third color filter block on the base substrate are arranged along a second direction; and the first direction and the second direction intersect each other.

[0012] Optionally, an orthographic projection of the respective aperture on the base substrate is between orthographic projections of two adjacent data lines selected from a plurality of data lines on the base substrate; and the two adjacent data lines are configured to provide data signals to directly adjacent columns of subpixels, respectively.

[0013] Optionally, an orthographic projection of the respective aperture on the base substrate is at least partially surrounded by orthographic projections of two second color filter blocks, two first color filter blocks, and two third color filter blocks on the base substrate.

[0014] Optionally, the orthographic projection of the respective aperture on the base substrate is in a same column as the orthographic projections of the two third color filter blocks on the base substrate.

[0015] Optionally, the two first color filter blocks, the two second color filter blocks, and the two third color filter blocks form a hexagonal shape; and the respective aperture is at the center of the hexagonal shape.

[0016] Optionally, the respective aperture has a shape selected from a polygonal shape, a double concave lens shape, and a circular shape.

[0017] Optionally, the array substrate further comprises an encapsulating layer on a side of the light emitting layer away from the base substrate; wherein the encapsulating layer comprises an inorganic sub-layer; a leveling sub-layer on the inorganic sub-layer; and an organic sub-layer on a side of the leveling sub-layer away from the inorganic sub-layer.

[0018] Optionally, a refractive index of the leveling layer is lower than a refractive index of the inorganic sub-layer; and a thickness of the leveling layer is less than a thickness of the inorganic sub-layer.

[0019] Optionally, the array substrate further comprises an encapsulating layer on a side of the light emitting layer away from the base substrate; wherein the encapsulating layer comprises an inorganic sub-layer; a first leveling sub-layer on the inorganic sub-layer; a second leveling sub-layer on a side of the first leveling sub-layer away from the base substrate; and an organic sub-layer on a side of the leveling sub-layer away from the inorganic sub-layer.

[0020] Optionally, a refractive index of the second leveling layer is less than a refractive index of the first leveling sub-layer; the refractive index of the first leveling sub-layer is less than a refractive index of the inorganic sub-layer; a thickness of the second leveling layer is less than a thickness of the first leveling sub-layer; and the thickness of the first leveling sub-layer is less than a thickness of the inorganic sub-layer.

[0021] Optionally, the array substrate further comprises an encapsulating layer on a side of the light emitting layer away from the base substrate; wherein the encapsulating layer comprises an inorganic sub-layer; N number of leveling sub-layers on the inorganic sub-layer; and an organic sub-layer on a side of the leveling sub-layer away from the inorganic sub-layer; wherein the N number of leveling sub-layers comprise a first leveling sub-layer to an N-th leveling sub-layer sequentially arranged.

[0022] Optionally, a refractive index of a n-th leveling sub-layer is less than a refractive index of a (n-1) -th leveling sub-layer, wherein the n-th leveling sub-layer is on a side of the (n-1) -th leveling sub-layer away from the inorganic sub-layer, 1 < n ≤ N, n and N being positive integers; the refractive indexes of the n-th leveling sub-layer and the (n-1) -th leveling sub-layer are less than a refractive index of the inorganic sub-layer; a thickness of a n-th leveling sub-layer is less than a thickness of a (n-1) -th leveling sub-layer; and each of thicknesses of the N number of leveling sub-layers is less than a thickness of the inorganic sub-layer.

[0023] In another aspect, the present disclosure provides a display apparatus, comprising the array substrate described herein or fabricated by a method described herein, and one or more integrated circuits connected to the array substrate.

[0024] BRIEF DESCRIPTION OF THE FIGURES

[0025] The following drawings are merely examples for illustrative purposes according to various disclosed embodiments and are not intended to limit the scope of the present invention.

[0026] FIG. 1 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure.

[0027] FIG. 2 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure.

[0028] FIG. 3 is a schematic diagram illustrating orthographic projections of various layers of a portion of an array substrate on a base substrate in some embodiments according to the present disclosure.

[0029] FIG. 4 shows a CIE 1931 color space diagram, illustrating the color shift and chromaticity distribution for a first array substrate and a second array substrate.

[0030] FIG. 5 is a schematic diagram illustrating the reflection behavior of incident light on the pixel define layer.

[0031] FIG. 6 is a schematic diagram illustrating the reflection behavior of incident light on the pixel define layer.

[0032] FIG. 7 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure.

[0033] FIG. 8 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure.

[0034] FIG. 9 is a schematic diagram illustrating orthographic projections of various layers of a portion of an array substrate on a base substrate in some embodiments according to the present disclosure.

[0035] FIG. 10 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure.

[0036] FIG. 11 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure.

[0037] FIG. 12 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure.

[0038] FIG. 13 shows leveling of an organic sub-layer of an encapsulating layer in an array substrate in some embodiments according to the present disclosure.

[0039] FIG. 14 shows leveling of an organic sub-layer of an encapsulating layer in an array substrate in some embodiments according to the present disclosure.

[0040] FIG. 15 shows leveling of an organic sub-layer of an encapsulating layer having a leveling sub-layer in an array substrate in some embodiments according to the present disclosure.

[0041] FIG. 16 is a schematic diagram illustrating the structure of a portion of an array substrate in some embodiments according to the present disclosure.

[0042] FIG. 17 is a schematic diagram illustrating the structure of a portion of an array substrate in some embodiments according to the present disclosure.DETAILED DESCRIPTION

[0043] The disclosure will now be described more specifically with reference to the following embodiments. It is to be noted that the following descriptions of some embodiments are presented herein for purpose of illustration and description only. It is not intended to be exhaustive or to be limited to the precise form disclosed.

[0044] Compared to polarizer-based display devices, non-polarizer COE (Color Filter on Encapsulation) display devices have the issue of high reflectivity due to factors such as metal electrodes and uneven material surfaces.

[0045] Accordingly, the present disclosure provides, inter alia, an array substrate and a display apparatus that substantially obviate one or more of the problems due to limitations and disadvantages of the related art. In one aspect, the present disclosure provides an array substrate. In some embodiments, the array substrate includes a base substrate; a pixel definition layer on the base substrate; a light emitting layer comprising a plurality of light  emitting blocks on a side of the pixel definition layer away from the base substrate; and a color filter and a black matrix on a side of the light emitting layer away from the base substrate. Optionally, the color filter comprises a plurality of color filter blocks. Optionally, in an overlapping region, an orthographic projection of the pixel definition layer on the base substrate is non-overlapping with an orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a color filter block of the plurality of color filter blocks on the base substrate. Optionally, the overlapping region has a ring shape. Optionally, the ring shape has a ring thickness in a range of 0 to 9 μm.

[0046] FIG. 1 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure. Referring to FIG. 1, the array substrate in some embodiments includes a first display area DA1 and a second display area DA2. The first display area DA1 is the regular light emission area, while the second display area DA2 is designated for the working area of an ambient light sensor or other functional sensors. As used herein, the term “display area” refers to an area of the array substrate where image is actually displayed. Optionally, the display area may include both a subpixel region and an inter-subpixel region. A subpixel region refers to a light emission region of a subpixel, such as a region corresponding to a pixel electrode in a liquid crystal display or a region corresponding to a light emissive layer in an organic light emitting display. An inter-subpixel region refers to a region between adjacent subpixel regions, such as a region corresponding to a black matrix in a liquid crystal display or a region corresponding a pixel definition layer in an organic light emitting display. Optionally, the inter-subpixel region is a region between adjacent subpixel regions in a same pixel. Optionally, the inter-subpixel region is a region between two adjacent subpixel regions from two adjacent pixels. A first direction DR1 and a second direction DR2 are denoted in FIG. 1. The first direction DR1 and the second direction DR2 are different from each other, and intersect each other. In one example, the first direction DR1 is a horizontal direction, and the second direction DR2 is a vertical direction. In another example, the first direction DR1 is a row direction, and the second direction DR2 is a column direction. In another example, the first direction DR1 is parallel to a first edge of the array substrate, and the second direction DR2 is parallel to a second edge of the array substrate. In one particular example, the first direction DR1 and the second direction DR2 are perpendicular to each other. In another example, the first direction DR1 and the second direction form an inclined angle.

[0047] FIG. 2 is a schematic diagram illustrating the structure of a portion of an array substrate in a first display area in some embodiments according to the present disclosure. Referring to FIG. 2, the array substrate in the first display area in some embodiments includes a transistor plate TP comprising a plurality of transistors; a planarization layer PLN on the transistor plate TP; an anode layer comprising a plurality of anodes AD on a side of the  planarization layer PLN away from the transistor plate TP; a pixel definition layer PDL on a side of the anode layer away from the transistor plate TP; a light emitting layer comprising a plurality of light emitting blocks EL on a side of the anode layer away from the transistor plate TP; an encapsulating layer EN on a side of the light emitting layer and the pixel definition layer PDL away from the transistor plate TP; a first buffer layer BUF1 on a side of the encapsulating layer EN away from the transistor plate TP; a first touch conductive layer TM1 on a side of the first buffer layer BUF1 away from the transistor plate TP; an insulating layer IN on a side of the first touch conductive layer TM1 away from the transistor plate TP; a second touch conductive layer TM2 on a side of the insulating layer IN away from the transistor plate TP; a second buffer layer BUF2 on a side of the second touch conductive layer TM2 away from the transistor plate TP; a black matrix BM and a color filter CF on a side of the second buffer layer BUF2 away from the transistor plate TP; and an overcoat layer OC on a side of the black matrix BM and the color filter CF away from the transistor plate TP.

[0048] In some embodiments, the array substrate includes a plurality of subpixels sp. A respective subpixel of the plurality of subpixels sp includes a respective light emitting element of a plurality of light emitting elements LE. The pixel definition layer PDL spaces apart the plurality of light emitting elements LE from each other.

[0049] In some embodiments, the encapsulating layer EN is made of an inorganic material. In alternative embodiments, the encapsulating layer EN is made of an organic material. In alternative embodiments, the encapsulating layer EN includes one or more inorganic sub-layers CTD and one or more organic sub-layers TFE. The one or more inorganic sub-layers CTD can be formed using processes such as Atomic Layer Deposition (ALD) or Chemical Vapor Deposition (CVD) . Examples of insulating materials for forming the one or more inorganic sub-layers CTD include SiNx, SiON, SiO2, SiCN, AlOx, or HMDSO. The one or more organic sub-layers TFE can be formed using techniques like inkjet printing, spray coating, exposure, and development. Examples of insulating materials for forming the one or more organic sub-layers TFE include polyacrylate, epoxy resins, or silicon-based polymers.

[0050] In some embodiments, the first touch conductive layer TM1 and the second touch conductive layer TM2 can be formed using processes such as sputtering, coating, exposure, and development.

[0051] The first buffer layer BUF1 and the second buffer layer BUF2 can be formed using processes such as Atomic Layer Deposition (ALD) or Chemical Vapor Deposition (CVD) . Examples of insulating materials for forming the inorganic sub-layer include SiNx, SiON, SiO2, SiCN, AlOx, or HMDSO.

[0052] The black matrix BM and the color filter can be formed using processes such as inkjet printing, spray coating, exposure, and development. In some embodiments, an  orthographic projection of the color filter CF on a base substrate at least partially overlaps with, and is at least partially non-overlapping with, an orthographic projection of the black matrix BM on the base substrate.

[0053] FIG. 3 is a schematic diagram illustrating orthographic projections of various layers of a portion of an array substrate on a base substrate in some embodiments according to the present disclosure. The left panel of FIG. 3 shows a plan view of a portion of the array substrate. The right panel of FIG. 3 is a zoom-in view of a first zoom-in region ZR1 of the left panel. A boundary of an orthographic projection of the pixel definition layer PDL is shown in the right panel of FIG. 3. A boundary of an orthographic projection of the black matrix BM is shown in the right panel of FIG. 3.

[0054] In some embodiments, the color filter includes a plurality of color filter blocks, including a first color filter block RF, a second color filter block GF, and a third color filter block BF. Optionally, the first color filter block RF is a color filter block of a first color (e.g., a red color) ; the second color filter block GF is a color filter block of a second color (e.g., a green color) ; and the third color filter block BF is a color filter block of a third color (e.g., a blue color) .

[0055] A boundary of an orthographic projection of a first color filter block RF of the color filter on a base substrate is shown in the right panel of FIG. 3. A boundary of an orthographic projection of a second color filter block GF of the color filter on a base substrate is shown in the right panel of FIG. 3. A boundary of an orthographic projection of a third color filter block BF of the color filter on a base substrate is shown in the right panel of FIG. 3. A minimum distance between the orthographic projection of the first color filter block RF of the color filter on the base substrate and the orthographic projection of the second color filter block GF of the color filter on the base substrate is denoted as “RF to GF” . A minimum distance between the orthographic projection of the third color filter block BF of the color filter on the base substrate and the orthographic projection of the second color filter block GF of the color filter on the base substrate is denoted as “BF to GF” .

[0056] Referring to FIG. 2 and FIG. 3, in some embodiments, in a first region a1, an orthographic projection of the pixel definition layer PDL on a base substrate is non-overlapping with an orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of the first color filter block RF on the base substrate. In some embodiments, in a second region a2, an orthographic projection of the pixel definition layer PDL on a base substrate is non-overlapping with an orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of the second color filter block GF on the base substrate. In some embodiments, in a third region a3, an orthographic projection of the pixel definition layer PDL on a base  substrate is non-overlapping with an orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of the third color filter block BF on the base substrate.

[0057] In some embodiments, the pixel definition layer PDL has a slope angle θ. In some embodiments, the slope angle θ is in a range of 10 degrees to 45 degrees, e.g., 10 degrees to 15 degrees, 15 degrees to 20 degrees, 20 degrees to 25 degrees, 25 degrees to 30 degrees, 30 degrees to 35 degrees, 35 degrees to 40 degrees, 40 degrees to 45 degrees, 45 degrees to 80 degrees, e.g., 45 degrees to 50 degrees, 50 degrees to 55 degrees, 55 degrees to 60 degrees, 60 degrees to 65 degrees, 65 degrees to 70 degrees, 70 degrees to 75 degrees, or 75 degrees to 80 degrees.

[0058] In some embodiments, the first region a1 substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) surrounds a first light emitting block of the plurality of light emitting blocks EL. In some embodiments, the second region a2 substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) surrounds a second light emitting block of the plurality of light emitting blocks EL. In some embodiments, the third region a3 substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) surrounds a third light emitting block of the plurality of light emitting blocks EL.

[0059] In some embodiments, the first region a1 has a ring shape. In some embodiments, the second region a2 has a ring shape. In some embodiments, the third region a3 has a ring shape.

[0060] In some embodiments, the ring shape of the first region a1 has a first ring thickness t1; the ring shape of the second region a2 has a second ring thickness t2; and the ring shape of the third region a3 has a third ring thickness t3.

[0061] In one example, in a first array substrate according to the present disclosure, the ring shape of the first region a1 has a first ring thickness t1; the ring shape of the second region a2 has a second ring thickness t2; and the ring shape of the third region a3 has a third ring thickness t3. In another example, in a second array substrate according to the present disclosure, the ring shape of the first region a1 has a first ring thickness t1; the ring shape of the second region a2 has a fourth ring thickness (t2-1 μm) ; and the ring shape of the third region a3 has a third ring thickness t3. The inventors of the present disclosure discover that a reflectivity of the first array substrate is 7.19%, and a reflectivity of the second array substrate is 7.17%. By reducing the second ring thickness by 1 μm, the reflectivity does not change substantially.

[0062] FIG. 4 shows a CIE 1931 color space diagram, illustrating the color shift and chromaticity distribution for a first array substrate and a second array substrate. AS1 denotes  the first array substrate. AS2 denotes the second array substrate. REF denotes a reference value. CIE_x denotes the chromaticity value along the horizontal axis, representing the color's red-green component in the CIE 1931 color space. CIE_y denotes the chromaticity value along the vertical axis, representing the color's blue-yellow component in the CIE 1931 color space. The diagram includes contour lines indicating the degree of color deviation, with labels such as 2.5, 3.5, and 4.5, representing units of color difference or tolerance. The angles, 0° and 75°, indicate viewing angles or directions of measurement. The diagram demonstrates how the chromaticity changes across different angles and configurations, providing a visual representation of color stability and consistency under various conditions.

[0063] As shown in FIG. 4, as compared to the second array substrate AS2, the first array substrate AS1 has relatively smaller white color deviation at different angles (30°, 45°, 60°, and 75°) , and the color deviation trajectory is closer to the target value. By having a greater ring thickness of the ring shape, the white color deviation at different angles is further reduced, and the reflectivity is lowered.

[0064] Referring to FIG. 2 and FIG. 3, a minimum width of an orthographic projection of a portion of the pixel definition layer PDL between two adjacent light emitting elements of the plurality of light emitting elements LE on a base substrate is referred to an inter-subpixel spacing iss. The inventors of the present disclosure discover that the inter-subpixel spacing iss affects the reflectivity of the array substrate. In one example, when the inter-subpixel spacing iss is G0, the reflectivity of the array substrate is 7.19%. In another example, when the inter-subpixel spacing iss is (G0 + 1 μm) , the reflectivity of the array substrate is 7.08%. In another example, when the inter-subpixel spacing iss is (G0 + 2 μm) , the reflectivity of the array substrate is 6.96%. The higher the inter-subpixel spacing iss, the smaller the aperture ratio of the array substrate, and the lower the reflectivity of the array substrate.

[0065] The inventors of the present disclosure further discover that the ring thickness (e.g., the first ring thickness t1, the second ring thickness t2, and the third ring thickness t3) affects the reflectivity of the array substrate. In one example, when the ring thickness has a value of t1, the reflectivity of the array substrate is 7.14%. In another example, when the ring thickness has a value of (t1 + 0.5 μm) , the reflectivity of the array substrate is 7.10%. In another example, when the ring thickness has a value of (t1 + 1.3 μm) , the reflectivity of the array substrate is 6.98%. The greater the ring thickness, the lower the reflectivity, and the white color deviation at different angles is reduced.

[0066] In some embodiments, the first ring thickness t1 is in a range of 0 to 6 μm (e.g., 0 to 1 μm, 1 to 2 μm, 2 to 3 μm, 3 to 4 μm, 4 to 5 μm, or 5 to 6 μm) ; the second ring thickness t2 is in a range of 0 to 9 μm (e.g., 0 to 1 μm, 1 to 2 μm, 2 to 3 μm, 3 to 4 μm, 4 to 5 μm, or 5 to 6 μm) ; and the third ring thickness t3 is in a range of 0 to 9 μm (e.g., 0 to 1 μm, 1 to 2 μm, 2  to 3 μm, 3 to 4 μm, 4 to 5 μm, or 5 to 6 μm) . In some embodiments, at least two of the first ring thickness t1, the second ring thickness t2, and the third ring thickness t3 are different from each other. By having at least two of the first ring thickness t1, the second ring thickness t2, and the third ring thickness t3 different from each other, the surface reflectivity and white light color shift at different angles can be adjusted, thereby meeting the array substrate’s requirements for dark-state and bright-state optics.

[0067] FIG. 5 is a schematic diagram illustrating the reflection behavior of incident light on the pixel define layer. FIG. 5 shows how the angle of reflection increases as the contour of the pixel definition layer PDL deviates from the normal line. An incident light is denoted as “IL” in FIG. 5. FIG. 5 shows an angle θ1 between a slope of the pixel definition layer PDL at an edge abutting the light emitting block and a normal line perpendicular to a base substrate of the array substrate. In some embodiments, the angle θ1 is in a range of 45 degrees to 80 degrees, e.g., 45 degrees to 50 degrees, 50 degrees to 55 degrees, 55 degrees to 60 degrees, 60 degrees to 65 degrees, 65 degrees to 70 degrees, 70 degrees to 75 degrees, or 75 degrees to 80 degrees.

[0068] Angles 1, 3, 5, and 7 denote incident light angles at different points on a surface of the pixel definition layer PDL with respect to normal lines perpendicular to the surface of the pixel definition layer PDL at different points, respectively.

[0069] Angles 2, 4, 6, and 8 denote reflected light angles at different points on a surface of the pixel definition layer PDL with respect to normal lines perpendicular to the surface of the pixel definition layer PDL at different points, respectively.

[0070] FIG. 5 demonstrates that the reflected light angles vary due to a slope of the pixel definition layer PDL at different points, respectively. In one example, angle 2 < angle 4 <angle 6 < angle 8.

[0071] FIG. 6 is a schematic diagram illustrating the reflection behavior of incident light on the pixel define layer. FIG. 6 shows how the angle of reflection increases as the contour of the pixel definition layer PDL deviates from the normal line. An incident light is denoted as “IL” in FIG. 6. FIG. 6 shows an angle θ2 between a slope of the pixel definition layer PDL at an edge abutting the light emitting block and a normal line perpendicular to a base substrate of the array substrate. In some embodiments, the angle θ2 is in a range of 45 degrees to 80 degrees, e.g., 45 degrees to 50 degrees, 50 degrees to 55 degrees, 55 degrees to 60 degrees, 60 degrees to 65 degrees, 65 degrees to 70 degrees, 70 degrees to 75 degrees, or 75 degrees to 80 degrees.

[0072] Angles 1’, 3’, 5’, and 7’ denote incident light angles at different points on a surface of the pixel definition layer PDL with respect to normal lines perpendicular to the surface of the pixel definition layer PDL at different points, respectively.

[0073] Angles 2’, 4’, 6’, and 8’ denote reflected light angles at different points on a surface of the pixel definition layer PDL with respect to normal lines perpendicular to the surface of the pixel definition layer PDL at different points, respectively.

[0074] FIG. 6 demonstrates that the reflected light angles vary due to a slope of the pixel definition layer PDL at different points, respectively. In one example, angle 2’ < angle 4’ <angle 6’ < angle 8’.

[0075] In some embodiments, the angle θ2 is less than the angle θ1, the pixel definition layer PDL in FIG. 6 has a steeper slope than the pixel definition layer PDL in FIG. 5, and the pixel definition layer PDL in FIG. 6 has a smaller sloped region than the pixel definition layer PDL in FIG. 5. In one example, angle 2’ > angle 2, angle 4’ > angle 4, angle 6’ > angle 6, and angle 8’ > angle 8.

[0076] The inventors of the present disclosure discover that, by having a steeper slope of the pixel definition layer PDL (e.g., θ2 < θ1) , the reflection angles increase, resulting in better control of light scattering and a reduction in surface reflectivity, which improves the optical performance of the display by minimizing issues such as color shift and enhancing color consistency across different viewing angles.

[0077] In some embodiments, referring to FIG. 2, FIG. 3, and FIG. 6, in an overlapping region (e.g., the first region a1, the second region a2, or the third region a3) where an orthographic projection of the pixel definition layer PDL on the base substrate is non-overlapping with an orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of a color filter block of the plurality of color filter blocks on the base substrate, at least a portion of the pixel definition layer PDL is substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, 100%, ) flat. As used herein, the term “substantially flat” refers to that a surface of the pixel definition layer PDL spaced apart from underlying planarization layer and anode layer is substantially parallel to a surface of the transistor plate TP. As used herein, the term “substantially parallel” means that an angle is in the range of 0 degree to approximately 5 degrees, e.g., 0 degree to approximately 1 degree, 1 degree to 2 degrees, 2 degrees to 3 degrees, 3 degrees to 4 degrees, or 4 degrees to 5 degrees.

[0078] In some embodiments, in a first region where the orthographic projection of the pixel definition layer PDL on the base substrate is non-overlapping with the orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of a first color filter block of a first color of the plurality of color filter blocks on the base substrate, at least a portion of the pixel definition layer PDL is substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, 100%, ) flat.

[0079] In some embodiments, in a second region where the orthographic projection of the pixel definition layer PDL on the base substrate is non-overlapping with the orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of a second color filter block of a second color of the plurality of color filter blocks on the base substrate, at least a portion of the pixel definition layer PDL is substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, 100%, ) flat.

[0080] In some embodiments, in a third region where the orthographic projection of the pixel definition layer PDL on the base substrate is non-overlapping with the orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of a third color filter block of a third color of the plurality of color filter blocks on the base substrate, at least a portion of the pixel definition layer PDL is substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, 100%, ) flat.

[0081] In some embodiments, the pixel definition layer PDL is made of an organic photolithographic material.

[0082] FIG. 7 is a schematic diagram illustrating the structure of a portion of an array substrate in a first display area in some embodiments according to the present disclosure. Referring to FIG. 7, the array substrate in the first display area in some embodiments includes a transistor plate TP comprising a plurality of transistors; a planarization layer PLN on the transistor plate TP; an anode layer comprising a plurality of anodes AD on a side of the planarization layer PLN away from the transistor plate TP; a pixel definition layer PDL on a side of the anode layer away from the transistor plate TP; a light emitting layer comprising a plurality of light emitting blocks EL on a side of the anode layer away from the transistor plate TP; an encapsulating layer EN on a side of the light emitting layer and the pixel definition layer PDL away from the transistor plate TP; a first buffer layer BUF1 on a side of the encapsulating layer EN away from the transistor plate TP; a first touch conductive layer TM1 on a side of the first buffer layer BUF1 away from the transistor plate TP; an insulating layer IN on a side of the first touch conductive layer TM1 away from the transistor plate TP; a second touch conductive layer TM2 on a side of the insulating layer IN away from the transistor plate TP; a second buffer layer BUF2 on a side of the second touch conductive layer TM2 away from the transistor plate TP; a black matrix BM and a color filter CF on a side of the second buffer layer BUF2 away from the transistor plate TP; and an overcoat layer OC on a side of the black matrix BM and the color filter CF away from the transistor plate TP.

[0083] In some embodiments, the array substrate includes a plurality of subpixels sp. A respective subpixel of the plurality of subpixels sp includes a respective light emitting element of a plurality of light emitting elements LE. The pixel definition layer PDL spaces apart the plurality of light emitting elements LE from each other.

[0084] FIG. 7 shows an angle θ2 between a slope of the pixel definition layer PDL at an edge abutting the light emitting block and a normal line perpendicular to a base substrate of the array substrate. In some embodiments, the angle θ2 is in a range of 45 degrees to 80 degrees, e.g., 45 degrees to 50 degrees, 50 degrees to 55 degrees, 55 degrees to 60 degrees, 60 degrees to 65 degrees, 65 degrees to 70 degrees, 70 degrees to 75 degrees, or 75 degrees to 80 degrees.

[0085] The inventors of the present disclosure discover that the angle θ2 affects the diffuse reflectivity of the array substrate. In one example, the array substrate has a diffuse reflectivity of 1.09%. In another example, by reducing the angle θ2 by 10 degrees, the array substrate has a diffuse reflectivity of 0.84%.

[0086] FIG. 8 is a schematic diagram illustrating the structure of a portion of an array substrate in a first display area in some embodiments according to the present disclosure. Referring to FIG. 8, the array substrate in the first display area in some embodiments includes a transistor plate TP comprising a plurality of transistors; a planarization layer PLN on the transistor plate TP; an anode layer comprising a plurality of anodes AD on a side of the planarization layer PLN away from the transistor plate TP; a pixel definition layer PDL on a side of the anode layer away from the transistor plate TP; a light emitting layer comprising a plurality of light emitting blocks EL on a side of the anode layer away from the transistor plate TP; an encapsulating layer EN on a side of the light emitting layer and the pixel definition layer PDL away from the transistor plate TP; a first buffer layer BUF1 on a side of the encapsulating layer EN away from the transistor plate TP; a first touch conductive layer TM1 on a side of the first buffer layer BUF1 away from the transistor plate TP; an insulating layer IN on a side of the first touch conductive layer TM1 away from the transistor plate TP; a second touch conductive layer TM2 on a side of the insulating layer IN away from the transistor plate TP; a second buffer layer BUF2 on a side of the second touch conductive layer TM2 away from the transistor plate TP; a black matrix BM and a color filter CF on a side of the second buffer layer BUF2 away from the transistor plate TP; and an overcoat layer OC on a side of the black matrix BM and the color filter CF away from the transistor plate TP.

[0087] In some embodiments, the array substrate includes a first display area DA1 and a second display area DA2. The first display area DA1 is the regular light emission area, while the second display area DA2 is designated for the working area of an ambient light sensor or other functional sensors.

[0088] In some embodiments, the array substrate includes a plurality of subpixels sp. A respective subpixel of the plurality of subpixels sp includes a respective light emitting element of a plurality of light emitting elements LE. The pixel definition layer PDL spaces apart the plurality of light emitting elements LE from each other.

[0089] FIG. 9 is a schematic diagram illustrating orthographic projections of various layers of a portion of an array substrate on a base substrate in some embodiments according to the present disclosure. The left panel of FIG. 9 shows a plan view of a portion of the array substrate. The right panel of FIG. 9 is a zoom-in view of a second zoom-in region ZR2 of the left panel. A boundary of an orthographic projection of the pixel definition layer PDL is shown in the right panel of FIG. 9. A boundary of an orthographic projection of the black matrix BM is shown in the right panel of FIG. 9.

[0090] Referring to FIG. 8 and FIG. 9, the display panel in the second display area DA2 in some embodiments includes a plurality of apertures RS extending through the pixel definition layer PDL. The light emitting layer (e.g., the plurality of light emitting blocks EL) is absent in a region having a respective aperture of the plurality of apertures RS. The anode layer (e.g., the plurality of anodes AD) is absent in a region having a respective aperture of the plurality of apertures RS. In some embodiments, at least a portion of the encapsulating layer EN forms a bottom and a side wall of the respective aperture of the plurality of apertures RS.

[0091] In some embodiments, an orthographic projection of the light emitting layer on a base substrate is non-overlapping with an orthographic projection of the plurality of apertures RS on the base substrate.

[0092] In some embodiments, an orthographic projection of the anode layer on a base substrate is non-overlapping with an orthographic projection of the plurality of apertures RS on the base substrate.

[0093] In some embodiments, an orthographic projection of the black matrix BM on a base substrate is substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) non-overlapping with an orthographic projection of the plurality of apertures RS on the base substrate.

[0094] In some embodiments, an orthographic projection of the first touch conductive layer TM1 on a base substrate is substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) non-overlapping with an orthographic projection of the plurality of apertures RS on the base substrate.

[0095] In some embodiments, an orthographic projection of the second touch conductive layer TM2 on a base substrate is substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) non-overlapping with an orthographic projection of the plurality of apertures RS on the base substrate.

[0096] In some embodiments, the color filter includes a plurality of color filter blocks, including a first color filter block RF, a second color filter block GF, and a third color filter block BF. Optionally, the first color filter block RF is a color filter block of a first color (e.g.,  a red color) ; the second color filter block GF is a color filter block of a second color (e.g., a green color) ; and the third color filter block BF is a color filter block of a third color (e.g., a blue color) .

[0097] A boundary of an orthographic projection of a first color filter block RF of the color filter on a base substrate is shown in the right panel of FIG. 9. A boundary of an orthographic projection of a second color filter block GF of the color filter on a base substrate is shown in the right panel of FIG. 9. A boundary of an orthographic projection of a third color filter block BF of the color filter on a base substrate is shown in the right panel of FIG. 9. A minimum distance between the orthographic projection of the third color filter block BF of the color filter on the base substrate and the orthographic projection of the second color filter block GF of the color filter on the base substrate is denoted as “GF to BF” .

[0098] A minimum distance between the orthographic projection of the second color filter block GF of the color filter on the base substrate and an orthographic projection of an edge of a portion of the black matrix BM adjacent to a respective aperture of the plurality of apertures RS on the base substrate is denoted as “GF to BM” , wherein the orthographic projection of the edge of the portion of the black matrix BM adjacent to the respective aperture on the base substrate surrounds at least a portion (e.g., all) an orthographic projection of the respective aperture on the base substrate.

[0099] A minimum distance between the orthographic projection of the first color filter block RF of the color filter on the base substrate and an orthographic projection of an edge of a portion of the black matrix BM adjacent to a respective aperture of the plurality of apertures RS on the base substrate is denoted as “RF to BM” , wherein the orthographic projection of the edge of the portion of the black matrix BM adjacent to the respective aperture on the base substrate surrounds at least a portion (e.g., all) an orthographic projection of the respective aperture on the base substrate.

[0100] A minimum distance between the orthographic projection of the third color filter block BF of the color filter on the base substrate and an orthographic projection of an edge of a portion of the black matrix BM adjacent to a respective aperture of the plurality of apertures RS on the base substrate is denoted as “BF to BM” , wherein the orthographic projection of the edge of the portion of the black matrix BM adjacent to the respective aperture on the base substrate surrounds at least a portion (e.g., all) of an orthographic projection of the respective aperture on the base substrate.

[0101] A minimum distance between an orthographic projection of an edge of a portion of the black matrix BM adjacent to a respective aperture of the plurality of apertures RS on the base substrate and an orthographic projection of an edge of a portion of the pixel definition layer PDL adjacent to the respective aperture of the plurality of apertures RS on the base  substrate is denoted as “BM out PDL (Sensor) ” , wherein the orthographic projection of the edge of the portion of the black matrix BM adjacent to the respective aperture on the base substrate surrounds at least a portion (e.g., all) of an orthographic projection of the respective aperture on the base substrate; and the orthographic projection of the edge of the portion of the pixel definition layer PDL adjacent to the respective aperture on the base substrate surrounds at least a portion (e.g., all) of an orthographic projection of the respective aperture on the base substrate.

[0102] A minimum distance between the orthographic projection of the second color filter block GF of the color filter on the base substrate and an orthographic projection of the black matrix BM on the base substrate is denoted as “GF Cover BM” .

[0103] Referring to FIG. 8 and FIG. 9, in some embodiments, in a first region a1, an orthographic projection of the pixel definition layer PDL on a base substrate is non-overlapping with an orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of the first color filter block RF on the base substrate. In some embodiments, in a second region a2, an orthographic projection of the pixel definition layer PDL on a base substrate is non-overlapping with an orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of the second color filter block GF on the base substrate. In some embodiments, in a third region a3, an orthographic projection of the pixel definition layer PDL on a base substrate is non-overlapping with an orthographic projection of the black matrix BM on the base substrate, and overlaps with an orthographic projection of the third color filter block BF on the base substrate.

[0104] FIG. 8 shows an angle θ3 between a slope of the pixel definition layer PDL at an edge abutting the light emitting block and a normal line perpendicular to a base substrate of the array substrate. In some embodiments, the angle θ3 is in a range of 45 degrees to 80 degrees, e.g., 45 degrees to 50 degrees, 50 degrees to 55 degrees, 55 degrees to 60 degrees, 60 degrees to 65 degrees, 65 degrees to 70 degrees, 70 degrees to 75 degrees, or 75 degrees to 80 degrees. The smaller the angle θ3, the higher the flatness of the pixel define layer PDL, and the lower the diffuse reflectivity of the surface of the pixel definition layer PDL.

[0105] In some embodiments, the first region a1 substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) surrounds a first light emitting block of the plurality of light emitting blocks EL. In some embodiments, the second region a2 substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) surrounds a second light emitting block of the plurality of light emitting blocks EL. In some embodiments, the third region a3 substantially (e.g., at least 80%, at least 85%, at least  90%, at least 95%, at least 99%, or 100%) surrounds a third light emitting block of the plurality of light emitting blocks EL.

[0106] In some embodiments, the first region a1 has a ring shape. In some embodiments, the second region a2 has a ring shape. In some embodiments, the third region a3 has a ring shape.

[0107] In some embodiments, the ring shape of the first region a1 has a first ring thickness t1; the ring shape of the second region a2 has a second ring thickness t2; and the ring shape of the third region a3 has a third ring thickness t3. The greater the ring thickness, the lower the reflectivity, and the white color deviation at different angles is reduced. In some embodiments, the first ring thickness t1 is in a range of 0 to 9 μm (e.g., 0 to 1 μm, 1 to 2 μm, 2 to 3 μm, 3 to 4 μm, 4 to 5 μm, 5 to 6 μm, 6 to 7 μm, 7 to 8 μm, or 8 to 9 μm) ; the second ring thickness t2 is in a range of 0 to 9 μm (e.g., 0 to 1 μm, 1 to 2 μm, 2 to 3 μm, 3 to 4 μm, 4 to 5 μm, 5 to 6 μm, 6 to 7 μm, 7 to 8 μm, or 8 to 9 μm) ; and the third ring thickness t3 is in a range of 0 to 9 μm (e.g., 0 to 1 μm, 1 to 2 μm, 2 to 3 μm, 3 to 4 μm, 4 to 5 μm, 5 to 6 μm, 6 to 7 μm, 7 to 8 μm, or 8 to 9 μm) .

[0108] In some embodiments, the respective aperture is configured to enhance the light transmission rate in a region having the respective aperture. In some embodiments, an accessory is installed in the region having the respective aperture. In one example, the accessory is an ambient light sensor.

[0109] In one example, a cross-section of the respective aperture shown in FIG. 9 has a polygonal shape, e.g., a rectangular shape or a snip corner rectangular shape.

[0110] In some embodiments, an orthographic projection of the respective aperture on a base substrate is substantially (e.g., at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) surrounded by orthographic projections of two adjacent second color filter blocks, one first color filter block, and one third color filter block on the base substrate. Optionally, the orthographic projection of the respective aperture on the base substrate is in a same row as the orthographic projections of the two adjacent second color filter blocks on the base substrate. Optionally, the orthographic projection of the respective aperture on the base substrate is in a same column as the orthographic projections of the one first color filter block and one third color filter block on the base substrate.

[0111] FIG. 10 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure. Referring to FIG. 10, R denotes a first subpixel (e.g., a red subpixel) , G denotes a second subpixel (e.g., a green subpixel) , and B denotes a third subpixel (e.g., a blue subpixel) .

[0112] In some embodiments, an orthographic projection of the respective aperture on a base substrate is between orthographic projections of two adjacent data lines selected from a plurality of data lines DL on the base substrate. The two adjacent data lines are configured to provide data signals to directly adjacent columns (e.g., C1 and C2) of subpixels, respectively.

[0113] In some embodiments, the respective aperture has a double concave lens shape.

[0114] FIG. 11 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure. Referring to FIG. 11, R denotes a first subpixel (e.g., a red subpixel) , G denotes a second subpixel (e.g., a green subpixel) , and B denotes a third subpixel (e.g., a blue subpixel) .

[0115] In some embodiments, an orthographic projection of the respective aperture on a base substrate is between orthographic projections of two adjacent data lines selected from a plurality of data lines DL on the base substrate. The two adjacent data lines are configured to provide data signals to directly adjacent columns (e.g., C1 and C2) of subpixels, respectively.

[0116] In some embodiments, the respective aperture has a polygonal shape, e.g., a rectangular shape or a snip corner rectangular shape.

[0117] FIG. 12 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure. Referring to FIG. 12, R denotes a first subpixel (e.g., a red subpixel) , G denotes a second subpixel (e.g., a green subpixel) , and B denotes a third subpixel (e.g., a blue subpixel) .

[0118] In some embodiments, an orthographic projection of the respective aperture on a base substrate is at least partially (e.g., at least 20%, at least 25%, at least 30%, at least 35%, at least 40%, at least 45%, at least 50%, at least 55%, at least 60%, at least 65%, at least 70%, at least 75%, at least 80%, at least 85%, at least 90%, at least 95%, at least 99%, or 100%) surrounded by orthographic projections of two second color filter blocks, two first color filter blocks, and two third color filter blocks on the base substrate. Optionally, the orthographic projection of the respective aperture on the base substrate is in a same column as the orthographic projections of the two third color filter blocks on the base substrate.

[0119] In some embodiments, the two first color filter blocks, the two second color filter blocks, and the two third color filter blocks form a hexagonal shape, and the respective aperture is at the center of the hexagonal shape.

[0120] Referring to FIG. 7 and FIG. 8, when the angle (e.g., θ2 in FIG. 7 or θ3 in FIG. 8) between a slope of the pixel definition layer PDL at an edge abutting the light emitting block and a normal line perpendicular to a base substrate of the array substrate becomes smaller, there may be leveling issues that lead to Mura defects in the array substrate.

[0121] For example, when the angle is 75°, proper leveling of the organic sub-layer of the encapsulating layer can be achieved. FIG. 13 shows leveling of an organic sub-layer of an encapsulating layer in an array substrate in some embodiments according to the present disclosure. FIG. 13 shows proper leveling of the organic sub-layer of the encapsulating layer.

[0122] However, when the angle is reduced by 20°, with the same thickness (THK) of the organic barrier layer, uneven leveling of the organic sub-layer of the encapsulating layer may occur. FIG. 14 shows leveling of an organic sub-layer of an encapsulating layer in an array substrate in some embodiments according to the present disclosure. FIG. 14 shows uneven leveling of the organic sub-layer of the encapsulating layer.

[0123] In some embodiments, the array substrate further includes a leveling sub-layer between the inorganic sub-layer and the organic sub-layer of the encapsulating layer of the array substrate. FIG. 15 shows leveling of an organic sub-layer of an encapsulating layer having a leveling sub-layer in an array substrate in some embodiments according to the present disclosure. FIG. 15 shows proper leveling of the organic sub-layer of the encapsulating layer.

[0124] FIG. 16 is a schematic diagram illustrating the structure of a portion of an array substrate in some embodiments according to the present disclosure. Referring to FIG. 16, the array substrate in some embodiments includes a light emitting layer comprising a plurality of light emitting blocks EL, a cathode CD on the light emitting layer, a functional layer FL (e.g., a LiF or optical functional layer) on a side of the cathode CD away from the light emitting layer, and an encapsulating layer EN on a side of the functional layer away from the light emitting layer. In some embodiments, the encapsulating layer EN includes an inorganic sub-layer CTD on the light emitting layer, a leveling sub-layer LL on a side of the inorganic sub-layer CTD away from the light emitting layer, an organic sub-layer TFE on a side of the leveling layer LL away from the light emitting layer, and a second inorganic sub-layer CTD2 on a side of the organic sub-layer TFE away from the light emitting layer. The leveling sub-layer LL may be formed using processes such as Atomic Layer Deposition (ALD) or Chemical Vapor Deposition (CVD) . The inorganic sub-layer CTD and the second inorganic sub-layer CTD2 may be formed using materials including one or a combination of SiNx, SiON, SiO2, SiCN, AlOx, or HMDSO. In some embodiments, a refractive index of the leveling layer LL is lower than a refractive index of the inorganic sub-layer CTD, and the thickness of the leveling layer LL is less than that of the inorganic sub-layer CTD.

[0125] FIG. 17 is a schematic diagram illustrating the structure of a portion of an array substrate in some embodiments according to the present disclosure. Referring to FIG. 17, the array substrate in some embodiments includes a light emitting layer comprising a plurality of light emitting blocks EL, a cathode CD on the light emitting layer, a functional layer FL (e.g.,  a LiF or optical functional layer) on a side of the cathode CD away from the light emitting layer, and an encapsulating layer EN on the light emitting layer. In some embodiments, the encapsulating layer EN includes an inorganic sub-layer CTD on the light emitting layer, a first leveling sub-layer LL1 on a side of the inorganic sub-layer CTD away from the light emitting layer, a second leveling sub-layer LL2 on a side of the first leveling sub-layer LL1 away from the light emitting layer, an organic sub-layer TFE on a side of the second leveling layer LL2 away from the light emitting layer, and a second inorganic sub-layer CTD2 on a side of the organic sub-layer TFE away from the light emitting layer.

[0126] For an array substrate having a smaller angle (e.g., θ2 in FIG. 7 or θ3 in FIG. 8) between a slope of the pixel definition layer PDL at an edge abutting the light emitting block and a normal line perpendicular to a base substrate of the array substrate, a thinner organic sub-layer in the encapsulation layer is required. In some embodiments, the encapsulation layer includes multiple leveling layers. As these leveling layers get closer to the organic sub-layer, both the refractive index and the thickness of the leveling layers gradually decrease.

[0127] Referring to FIG. 17, in some embodiments, a refractive index of the second leveling layer LL2 is less than a refractive index of the first leveling sub-layer LL1; and the refractive index of the first leveling sub-layer LL1 is less than a refractive index of the inorganic sub-layer CTD. In some embodiments, a thickness of the second leveling layer LL2 is less than a thickness of the first leveling sub-layer LL1; and the thickness of the first leveling sub-layer LL1 is less than a thickness of the inorganic sub-layer CTD. The inventors of the present disclosure discover that, by having the refractive index of the second leveling layer LL2 less than the refractive index of the first leveling sub-layer LL1, the second leveling layer LL2 (which is in contact with the organic sub-layer TFE) has a greater surface tension, making it easier for inkjet printing (IJP) to spread. This results in larger droplet sizes and better leveling.

[0128] In some embodiments, the encapsulating layer includes N number of leveling sub-layers including a first leveling sub-layer to an N-th leveling sub-layer. In some embodiments, a refractive index of a n-th leveling sub-layer is less than a refractive index of a (n-1) -th leveling sub-layer, wherein the n-th leveling sub-layer is on a side of the (n-1) -th leveling sub-layer away from the inorganic sub-layer, 1 < n ≤ N, n and N being positive integers. In some embodiments, the refractive indexes of the n-th leveling sub-layer and the (n-1) -th leveling sub-layer are less than a refractive index of the inorganic sub-layer CTD. The inventors of the present disclosure discover that, by having the refractive index of the N-th leveling layer less than the refractive indexes of other leveling sub-layers, the N-th leveling layer (which is in contact with the organic sub-layer TFE) has a greater surface tension, making it easier for inkjet printing (IJP) to spread. This results in larger droplet sizes and better leveling.

[0129] In some embodiments, a thickness of a n-th leveling sub-layer is less than a thickness of a (n-1) -th leveling sub-layer, wherein the n-th leveling sub-layer is on a side of the (n-1) -th leveling sub-layer away from the inorganic sub-layer. In some embodiments, the thicknesses of the n-th leveling sub-layer and the (n-1) -th leveling sub-layer are less than a thickness of the inorganic sub-layer CTD.

[0130] In some embodiments, the one or more leveling sub-layers of the encapsulating layer is formed using an open mask process. The one or more leveling sub-layers may be formed using either Chemical Vapor Deposition (CVD) or Atomic Layer Deposition (ALD) . Compared to the underlying inorganic sub-layer, materials with a lower refractive index in the leveling layer can achieve better leveling for inkjet printing (IJP) . Even for the same SiNx material, different film qualities (in terms of density and surface roughness) can result in different refractive indexes, although the variation in refractive index is less significant compared to inorganic films containing oxygen.

[0131] In another aspect, the present disclosure provides a display apparatus comprising the array substrate described herein or fabricated according to a method described herein, and one or more integrated circuits connected to the array substrate. Examples of appropriate display apparatuses include, but are not limited to, an electronic paper, a mobile phone, a tablet computer, a television, a monitor, a notebook computer, a digital album, a GPS, etc. Optionally, the display apparatus is an organic light emitting diode display apparatus. Optionally, the display apparatus is a mini light emitting diode display apparatus. Optionally, the display apparatus is a micro light emitting diode display apparatus.

[0132] In another aspect, the present disclosure provides a method of fabricating an array substrate. In some embodiments, the method includes forming a pixel definition layer on a base substrate; forming a light emitting layer comprising a plurality of light emitting blocks on a side of the pixel definition layer away from the base substrate; and forming a color filter and a black matrix on a side of the light emitting layer away from the base substrate. Optionally, forming the color filter comprises forming a plurality of color filter blocks. Optionally, in an overlapping region, an orthographic projection of the pixel definition layer on the base substrate is non-overlapping with an orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a color filter block of the plurality of color filter blocks on the base substrate. Optionally, the overlapping region has a ring shape. Optionally, the ring shape has a ring thickness in a range of 0 to 9 μm.

[0133] The foregoing description of the embodiments of the invention has been presented for purposes of illustration and description. It is not intended to be exhaustive or to limit the invention to the precise form or to exemplary embodiments disclosed. Accordingly, the foregoing description should be regarded as illustrative rather than restrictive. Obviously,  many modifications and variations will be apparent to practitioners skilled in this art. The embodiments are chosen and described in order to explain the principles of the invention and its best mode practical application, thereby to enable persons skilled in the art to understand the invention for various embodiments and with various modifications as are suited to the particular use or implementation contemplated. It is intended that the scope of the invention be defined by the claims appended hereto and their equivalents in which all terms are meant in their broadest reasonable sense unless otherwise indicated. Therefore, the term “the invention” , “the present invention” or the like does not necessarily limit the claim scope to a specific embodiment, and the reference to exemplary embodiments of the invention does not imply a limitation on the invention, and no such limitation is to be inferred. The invention is limited only by the spirit and scope of the appended claims. Moreover, these claims may refer to use “first” , “second” , etc. following with noun or element. Such terms should be understood as a nomenclature and should not be construed as giving the limitation on the number of the elements modified by such nomenclature unless specific number has been given. Any advantages and benefits described may not apply to all embodiments of the invention. It should be appreciated that variations may be made in the embodiments described by persons skilled in the art without departing from the scope of the present invention as defined by the following claims. Moreover, no element and component in the present disclosure is intended to be dedicated to the public regardless of whether the element or component is explicitly recited in the following claims.

Claims

1.An array substrate, comprising:a base substrate;a pixel definition layer on the base substrate;a light emitting layer comprising a plurality of light emitting blocks on a side of the pixel definition layer away from the base substrate; anda color filter and a black matrix on a side of the light emitting layer away from the base substrate;wherein the color filter comprises a plurality of color filter blocks;in an overlapping region where an orthographic projection of the pixel definition layer on the base substrate is non-overlapping with an orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a color filter block of the plurality of color filter blocks on the base substrate, at least a portion of the pixel definition layer is substantially flat.2.The array substrate of claim 1, wherein the pixel definition layer is made of an organic photolithographic material.3.The array substrate of claim 1, wherein each overlapping region corresponding to a light emitting block of the plurality of light emitting blocks substantially surrounds the light emitting block.4.The array substrate of claim 1, wherein, in a first region, the orthographic projection of the pixel definition layer on the base substrate is non-overlapping with the orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a first color filter block of a first color of the plurality of color filter blocks on the base substrate;in a second region, the orthographic projection of the pixel definition layer on the base substrate is non-overlapping with the orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a second color filter block of a second color of the plurality of color filter blocks on the base substrate;in a third region, the orthographic projection of the pixel definition layer on the base substrate is non-overlapping with the orthographic projection of the black matrix on the base substrate, and overlaps with an orthographic projection of a third color filter block of a third color of the plurality of color filter blocks on the base substrate;the first region has a ring shape;the second region has a ring shape;the third region has a ring shape;the ring shape of the first region has a first ring thickness in a range of 0 to 9 μm and greater than 0μm;the ring shape of the second region has a second ring thickness in a range of 0 to 9 μm and greater than 0μm; andthe ring shape of the third region has a third ring thickness in a range of 0 to 9 μm and greater than 0μm.5.The array substrate of claim 4, wherein at least two of the first ring thickness, the second ring thickness, and the third ring thickness are different from each other.6.The array substrate of any one of claims 1 to 5, wherein an angle between a slope of the pixel definition layer at an edge abutting a light emitting block of the plurality of light emitting blocks and a normal line perpendicular to a base substrate of the array substrate is in a range of 45 degrees to 80 degrees.7.The array substrate of any one of claims 1 to 6, comprising a first display area and a second display area;wherein, in the second display area, further comprising a plurality of apertures extending through the pixel definition layer;wherein the light emitting layer is absent in a region having a respective aperture of the plurality of apertures;an orthographic projection of the light emitting layer on the base substrate is non-overlapping with an orthographic projection of the plurality of apertures on the base substrate; andan orthographic projection of the black matrix on the base substrate is substantially non-overlapping with an orthographic projection of the plurality of apertures on the base substrate.8.The array substrate of claim 7, wherein an orthographic projection of the respective aperture on the base substrate is substantially surrounded by orthographic projections of two adjacent second color filter blocks, one first color filter block, and one third color filter block on the base substrate.9.The array substrate of claim 8, wherein the orthographic projection of the respective aperture on the base substrate and the orthographic projections of the two adjacent second color filter blocks on the base substrate are arranged along a first direction;the orthographic projection of the respective aperture on the base substrate is between the orthographic projections of the two adjacent second color filter blocks on the base substrate;the orthographic projection of the respective aperture on the base substrate and the orthographic projections of the one first color filter block and one third color filter block on the base substrate are arranged along a second direction; andthe first direction and the second direction intersect each other.10.The array substrate of claim 7, wherein an orthographic projection of the respective aperture on the base substrate is between orthographic projections of two adjacent data lines selected from a plurality of data lines on the base substrate; andthe two adjacent data lines are configured to provide data signals to directly adjacent columns of subpixels, respectively.11.The array substrate of claim 7, wherein an orthographic projection of the respective aperture on the base substrate is at least partially surrounded by orthographic projections of two second color filter blocks, two first color filter blocks, and two third color filter blocks on the base substrate.12.The array substrate of claim 11, wherein the orthographic projection of the respective aperture on the base substrate is in a same column as the orthographic projections of the two third color filter blocks on the base substrate.13.The array substrate of claim 11, wherein the two first color filter blocks, the two second color filter blocks, and the two third color filter blocks form a hexagonal shape; andthe respective aperture is at the center of the hexagonal shape.14.The array substrate of claim 7, wherein the respective aperture has a shape selected from a polygonal shape, a double concave lens shape, and a circular shape.15.The array substrate of any one of claims 1 to 14, further comprising an encapsulating layer on a side of the light emitting layer away from the base substrate;wherein the encapsulating layer comprises:an inorganic sub-layer;a leveling sub-layer on the inorganic sub-layer; andan organic sub-layer on a side of the leveling sub-layer away from the inorganic sub-layer.16.The array substrate of claim 15, wherein a refractive index of the leveling layer is lower than a refractive index of the inorganic sub-layer; anda thickness of the leveling layer is less than a thickness of the inorganic sub-layer.17.The array substrate of any one of claims 1 to 14, further comprising an encapsulating layer on a side of the light emitting layer away from the base substrate;wherein the encapsulating layer comprises:an inorganic sub-layer;a first leveling sub-layer on the inorganic sub-layer;a second leveling sub-layer on a side of the first leveling sub-layer away from the base substrate; andan organic sub-layer on a side of the leveling sub-layer away from the inorganic sub-layer.18.The array substrate of claim 17, wherein a refractive index of the second leveling layer is less than a refractive index of the first leveling sub-layer;the refractive index of the first leveling sub-layer is less than a refractive index of the inorganic sub-layer;a thickness of the second leveling layer is less than a thickness of the first leveling sub-layer; andthe thickness of the first leveling sub-layer is less than a thickness of the inorganic sub-layer.19.The array substrate of any one of claims 1 to 14, further comprising an encapsulating layer on a side of the light emitting layer away from the base substrate;wherein the encapsulating layer comprises:an inorganic sub-layer;N number of leveling sub-layers on the inorganic sub-layer; andan organic sub-layer on a side of the leveling sub-layer away from the inorganic sub-layer;wherein the N number of leveling sub-layers comprise a first leveling sub-layer to an N-th leveling sub-layer sequentially arranged.20.The array substrate of claim 19, wherein a refractive index of a n-th leveling sub-layer is less than a refractive index of a (n-1) -th leveling sub-layer, wherein the n-th leveling sub-layer is on a side of the (n-1) -th leveling sub-layer away from the inorganic sub-layer, 1 < n ≤ N, n and N being positive integers;the refractive indexes of the n-th leveling sub-layer and the (n-1) -th leveling sub-layer are less than a refractive index of the inorganic sub-layer;a thickness of the n-th leveling sub-layer is less than a thickness of the (n-1) -th leveling sub-layer; andeach of thicknesses of the N number of leveling sub-layers is less than a thickness of the inorganic sub-layer.21.A display apparatus, comprising the array substrate of any one of claims 1 to 20, and one or more integrated circuits connected to the array substrate.

Images