Hardmask modification to enable channeling implantation on silicon carbide devices

Abstract

Disclosed herein are approaches for modifying one or more hardmask layers to enable channeling implantation on a silicon carbide device. One method may include forming a hardmask over a first silicon carbide (SiC) layer and a second SiC layer, wherein the hardmask includes a silicon layer and an oxide layer. The method may further include forming a trench through the hardmask, wherein the trench exposes a portion of the silicon layer. The method may further include performing a first implant to the silicon layer, through the trench, to form an amorphous region in the silicon layer, and performing a second implant, through the trench, to form an area of uniform dopant concentration in the second SiC layer.

Description

HARDMASK MODIFICATION TO ENABLE CHANNELING IMPLANTATION ON SILICON CARBIDE DEVICESTECHNICAL FIELD

[0001] The present embodiments relate to semiconductor device patterning and, more particularly, to approaches for modifying one or more hardmask layers to enable channeling implantation on a silicon carbide device.BACKGROUND

[0002] Recently, the use of silicon carbide (SiC) as a workpiece for the manufacture of semiconductor devices has grown. Various geometries are being explored to produce high voltage devices with low on-resistance. Among these devices are trench MOSFETs and super junction MOSFETs. A trench MOSFET is typically created using epitaxial growth, which may also simultaneously dope the device. For example, the drift region of the MOSFET may be created using epitaxial growth, such as through the use of chemical vapor deposition, where in addition to silicon and carbon, an n-type dopant is also introduced. After completion of the drift region, the current spread layer is then formed, again using epitaxial growth with an increased amount of n-type dopant. Following the formation of the current spreading layer, another epitaxial growth process is performed to add the remaining material. This material is then processed using ion implantation and etching processes to create source areas, p-wells and the trenches.

[0003] The fabrication of super junction MOSFETs may be more complex than that described above. Specifically, the creation of p-and n-doped pillars is achieved through multiple sequential epitaxial growth processes and ion channeling implantation using multiple hardmasks because of possible high temperature ion implantation processes involved. In the case non-uniform polysilicon hard masks are used with random grain size, a doping profile of the channeling implantation in SiC is distorted, thus resulting in device variations.

[0004] Therefore, it would be beneficial to reduce channeling distortion in SiC devices.SUMMARY

[0005] This Summary is provided to introduce a selection of concepts in a simplified form that are further described below in the Detailed Description. This Summary is not intended to identify key features or essential features of the claimed subject matter, nor is it intended as an aid in determining the scope of the claimed subject matter.

[0006] In one aspect, a method may include forming a hardmask over a first silicon carbide (SiC) layer and a second SiC layer, wherein the hardmask comprises a silicon layer. The method may further include forming a trench through the hardmask, wherein the trench exposes a portion of the silicon layer. The method may further include performing a first implant to the silicon layer, through the trench, to form an amorphous region in the silicon layer, and performing a second implant, through the trench, to form an area of uniform dopant concentration in the second SiC layer.

[0007] In another aspect, a method of forming a silicon carbide (SiC) device may include forming a hardmask over a silicon carbide (SiC) epitaxial layer, wherein the hardmask comprises a silicon layer, and forming a trench through the hardmask, wherein the trench extends partially through the silicon layer. The method may further include performing a first implant to the silicon layer, through the trench, to form an amorphous region in the silicon layer, and performing a second implant, through the trench, to form an area of uniform dopant concentration in the SiC epitaxial layer.

[0008] In yet another aspect, an ion beam implanter may be operable to perform a first implant to a silicon layer formed over a silicon carbide (SiC) epitaxial layer by delivering ions through a trench formed over the silicon layer, wherein the first implant forms an amorphous region in the silicon layer. The ion beam implanter may be further operable to perform a second implant to the SiC epitaxial layer by delivering ions through the amorphous region in the silicon layer, wherein the second implant forms an area of uniform dopant concentration in the SiC epitaxial layer.BRIEF DESCRIPTION OF DRAWINGS

[0009] The accompanying drawings illustrate exemplary approaches of the disclosure, including the practical application of the principles thereof, as follows:

[0010] FIG. 1 is a cross-sectional side view of a silicon carbide device and hardmask, according to embodiments of the present disclosure;

[0011] FIG. 2 is a cross-sectional side view of a trench formed through portions of the silicon carbide device and hardmask, according to embodiments of the present disclosure;

[0012] FIG. 3 is a cross-sectional side view of the silicon carbide device and hardmask during a first implant process, according to embodiments of the present disclosure;

[0013] FIG. 4 is a cross-sectional side view of the silicon carbide device and hardmask during a second implant process, according to embodiments of the present disclosure;

[0014] FIG. 5 is a cross-sectional side view of an area of uniform dopant concentration in the silicon carbide device following the second implant process, according to embodiments of the present disclosure;

[0015] FIG. 6 illustrates a schematic diagram of a processing apparatus according to embodiments of the present disclosure; and

[0016] FIG. 7 shows a semiconductor processing apparatus according to embodiments of the disclosure.

[0017] The drawings are not necessarily to scale. The drawings are merely representations, not intended to portray specific parameters of the disclosure. The drawings are intended to depict exemplary embodiments of the disclosure, and therefore are not to be considered as limiting in scope. In the drawings, like numbering represents like elements.

[0018] Furthermore, certain elements in some of the figures may be omitted, or illustrated not-to-scale, for illustrative clarity. The cross-sectional views may be in the form of "slices" , or "near-sighted" cross-sectional views, omitting certain background lines otherwise visible in a "true" cross-sectional view, for illustrative clarity. Furthermore, for clarity, some reference numbers may be omitted in certain drawings.DETAILED DESCRIPTION

[0019] Methods, devices, and systems in accordance with the present disclosure will now be described more fully hereinafter with reference to the accompanying drawings, where various embodiments are shown. The methods, devices, and systems may be embodied in many different forms and are not to be construed as being limited to the embodiments set forth herein. Instead, these embodiments are provided so the disclosure will be thorough and complete, and will fully convey the scope of the methods to those skilled in the art.

[0020] Methods for fabricating SiC devices using channeled ion implants are disclosed. By providing a pre-amorphization implant (PAI) on hardmasks prior to a channeling implant into a SiC device, it is possible to achieve deeper implants with a more uniform dopant concentration profile.

[0021] FIG. 1 is a side cross-sectional view of a semiconductor device structure (hereinafter “device” ) 100, such as a portion of silicon carbide (SiC) device, according to one or more embodiments described herein. As shown, the device 100 may include a first SiC layer 102, a second SiC layer 104 formed over the first SiC layer 102, and hardmask 108 formed over the second SiC layer 104. In some embodiments, the hardmask 108 may include one or more layers, such as a silicon layer 110 and an oxide layer 112 formed over the silicon layer 110. Although non-limiting, the silicon layer 110 may be a 5-80nm thick layer of polysilicon, and the oxide layer 112 may be silicon dioxide (SiO2) . In some embodiments, the hardmask 108 may include additional layers not shown. A photoresist 114 may be formed over the oxide layer 112, wherein an opening 116 is patterned through the photoresist 114. In some embodiments, the first SiC layer 102 may be a SiC base or substrate, and the second SiC layer 104 may be an epitaxial SiC layer.

[0022] In some embodiments, polysilicon may be used for the silicon layer 110 to prevent oxidation of the surface of the second SiC layer 104 during growth of the SiO2 layer. However, the polysilicon may include mixed grain sizes that may be formed during the polysilicon deposition. Furthermore, the grain sizes might increase in size during deposition of the oxide layer 112. As will be described herein, a pre-amorphization implant (PAI) may be performed to the silicon layer 110 to create a more uniform amorphous silicon region prior to a channeling implant into the second SiC layer 104.

[0023] As shown in FIG. 2, a removal process (e.g., etch) 118 may be performed through the opening 116 of the photoresist 114 to form a trench 120 in the device 100. This step is optional for room temperature ion implantation processes. The removal process 118 may be a reactive ion etch (RIE) , which extends through the oxide layer 112 to expose the silicon layer 110. In some embodiments, the etch is selective to an upper surface of the silicon layer 110. In other embodiments, the etch extends partially into the silicon layer 110.

[0024] As shown in FIG. 3, the photoresist 116 has been removed, and a first implant 124 may be performed in which ions are directed into the silicon layer 110, through the trench 120 in the hardmask 108. The first implant 124 may form an amorphous region 128 in the silicon layer 110. Although non-limiting, ion species of the first implant 124 may include silicon, germanium, xenon, indium, and / or argon, which may be implanted to a controlled depth inside of the polysilicon to create the amorphous region 128. As stated above, the amorphous region 128 may be characterized by an area of the silicon layer 110 having consistent or substantially uniform grain size or amorphous phase.

[0025] Although not shown, a thermal process (e.g., anneal) may then be performed following the first implant 124. Alternatively, the thermal process may be performed at a later stage of processing of the device. The high-temperature anneal may be performed between 900 ℃ –1800 ℃, and may be particularly beneficial to recover doping on a top portion of the second SiC layer 104, which may occur as a result of the first implant 124.

[0026] As shown in FIG. 4, a second implant 130 may then be performed. The second implant 130 may include directing ions through the trench 120 and the silicon layer 110, to form an area of uniform dopant concentration 135 in the second SiC layer 104, as shown in FIG. 5. In some embodiments, the second implant 130 is a channeling implant, which includes directing ions at a non-zero angle θ relative to a perpendicular 134 extending from an upper surface 138 of the oxide layer 112. In one example, a 4H-SiC wafer has a 4° off-cut to the direction of the crystal for step epitaxial growth. Therefore, a non-zero implant angle could enable channeling implantation leading to a deeper doping profile. It may also help reduce implantation damage as well due to lower doping energy and less implant steps. For example, channeling implantation is a proper process for SiC super junction device manufacturing. Although non-limiting, the non-zero angle θ may be between 1 -10°.

[0027] The channeling implant may include directing at least one of the following ion species into the exposed upper surface of the silicon layer 110: aluminum, nitrogen, phosphorous, carbon, silicon, arsenic, antimony, and boron. This channel implantation provides deeper ion implantation with lower energy (e.g., below 3 meV) , with less steps, and with less damage. Providing the second implant 130 through the uniform amorphous region 128 of the silicon layer 110 without channeling distortion, results in the uniform doping profile achieved in the device 100 of FIG. 5. The uniform dopant concentration 135 in the second SiC layer 104 is generally characterized by a flat lower section and a set of vertical sections extending from the flat lower section. For example, for Well formation by channeling implantation, this improved, uniform doping concentration and depth results in greater isolation, less leakage, and lower breakdown voltage, thus reducing the likelihood of device failure.

[0028] FIG. 6 illustrates a schematic diagram of a processing apparatus 200 useful to perform processes described herein. One example of a beam-line ion processing apparatus is the Varian Trident, available from Applied Materials Inc., Santa Clara, CA. The processing apparatus 200 may include an ion source 201 for generating ions. For example, the ion source 201 may provide an ion beam treatment, such as the first implant 124 demonstrated in FIG. 3 and the second implant 130 demonstrated in FIG. 4.

[0029] The processing apparatus 200 may also include a series of beam-line components. Examples of beam-line components may include extraction electrodes 203, a magnetic mass analyzer 211, a plurality of lenses 213, and a beam parallelizer 217. The processing apparatus 200 may also include a platen 219 for supporting a substrate 202 to be processed. In some embodiments, the platen 219 may be heated using an external or embedded heating element 224, such as a resistive heater, or may be heated using radiant heat, such as heating lamps disposed above or below the platen 219. In other embodiments, the heating element may additionally, or alternatively, be located in a load lock chamber or a separate pre-heat chamber to pre-heat the wafer 202 before it reaches the platen 219. Even with a pre-heat, the platen 219 may include the internal heating element 224. The substrate 202 may be the same as the first SiC layer 102 described above. The substrate 202 may be moved in one or more dimensions (e.g. translate, rotate, tilt, etc. ) by a component sometimes referred to as a rotating platen or “roplat” (not shown) . It is also contemplated that the processing apparatus 200 may be configured to perform heated treatment processes to provide for improved control of treatment characteristics, such as the ion trajectory and ion treatment energy utilized to treat the substrate 202.

[0030] In operation, ions of the desired species, for example, dopant ions, are generated and extracted from the ion source 201. Thereafter, the extracted ions 235 travel in a beam-like state along the beam-line components and may be directed to be incident on the substrate 202. Similar to a series of optical lenses that manipulate a light beam, the beam-line components manipulate the extracted ions 235 along the ion beam. In such a manner, the extracted ions 235 are manipulated by the beam-line components while the extracted ions 235 are directed toward the substrate 202. It is contemplated that the apparatus 200 may provide for improved mass selection to process with desired ions while reducing the probability of undesirable ions (impurities) being incident on the substrate 202.

[0031] In some embodiments, the processing apparatus 200 can be controlled by a processor-based system controller such as controller 230. For example, the controller 230 may be configured to control beam-line components and processing parameters associated with beam-line ion treatments. The controller 230 may include a programmable central processing unit (CPU) 232 that is operable with a memory 234 and a mass storage device, an input control unit, and a display unit (not shown) , such as power supplies, clocks, cache, input / output (I / O) circuits, and the like, coupled to the various components of the processing apparatus 200 to facilitate control of the substrate processing. The controller 230 also includes hardware for monitoring substrate processing through sensors in the processing apparatus 200, including sensors monitoring the substrate position and sensors configured to receive feedback from and control a heating apparatus coupled to the processing apparatus 200. Other sensors that measure system parameters such as substrate temperature and the like, may also provide information to the controller 230.

[0032] To facilitate control of the processing apparatus 200 described above, the CPU 232 may be one of any form of general-purpose computer processor that can be used in an industrial setting, such as a programmable logic controller (PLC) , for controlling various chambers and sub-processors. The memory 234 is coupled to the CPU 232 and the memory 234 is non-transitory and may be one or more of readily available memory such as random access memory (RAM) , read only memory (ROM) , floppy disk drive, hard disk, or any other form of digital storage, local or remote. Support circuits 236 may be coupled to the CPU 232 for supporting the processor in a conventional manner. Ion processing and other processes are generally stored in the memory 234, typically as a software routine. The software routine may also be stored and / or executed by a second CPU (not shown) that is remotely located from the hardware being controlled by the CPU 232.

[0033] The memory 234 is in the form of computer-readable storage media that contains instructions, that when executed by the CPU 232, facilitates the operation of the apparatus 200. The instructions in the memory 234 are in the form of a program product such as a program that implements the method of the present disclosure. The program code may conform to any one of a number of different programming languages. In one example, the disclosure may be implemented as a program product stored on computer-readable storage media for use with a computer system. The program (s) of the program product define functions of the embodiments (including the methods described herein) . Illustrative computer-readable storage media include, but are not limited to: (i) non-writable storage media (e.g., read-only memory devices within a computer such as CD-ROM disks readable by a CD-ROM drive, flash memory, ROM chips or any type of solid-state non-volatile semiconductor memory) on which information is permanently stored; and (ii) writable storage media (e.g., floppy disks within a diskette drive or hard-disk drive or any type of solid-state random-access semiconductor memory) on which alterable information is stored. Such computer-readable storage media, when carrying computer-readable instructions that direct the functions of the methods described herein, are embodiments of the present disclosure.

[0034] FIG. 7 illustrates a top plan view of one embodiment of another processing system 300 including a plurality of chambers according to some embodiments. As shown, a pair of front opening unified pods 302 supply substrates of a variety of sizes that are received by robotic arms 304 and placed into a low-pressure holding area 306 before being placed into one of the substrate processing chambers 308a-f, positioned in tandem sections 309a-c. A second robotic arm 310 may be used to transport the substrate wafers from the holding area 306 to the substrate processing chambers 308a-f and back. Each substrate processing chamber, 308a-f, can be outfitted to perform a number of substrate processing operations described herein such as ion implantation, annealing, orientation, and other substrate processes.

[0035] The substrate processing chambers 308a-f may include one or more system components for depositing, treating, growing, annealing, curing, implanting, and / or etching the substrate and / or a material layer on the substrate or wafer. In one configuration, one or more of the processing chambers, for example 308a, may be used to implant the substrate and / or the material layers formed atop the substrate using a beamline ion beam treatment from processing apparatus 200, which may be present within the processing chamber 308a.

[0036] Any one or more of the processes described may be carried out in additional chambers separated from the fabrication system shown in different embodiments. It will be appreciated that additional configurations of deposition, ion treating, growing, etching, annealing, and curing chambers for substrates and material layers are contemplated by the processing system 300. Additionally, any number of other processing systems may be utilized with the present technology, which may incorporate chambers for performing any of the specific operations. In some embodiments, chamber systems which may provide access to multiple processing chambers while maintaining a vacuum environment in various sections, such as the noted holding and transfer areas, may allow operations to be performed sequentially in multiple chambers while maintaining a particular vacuum environment between discrete processes.

[0037] The processing system 300, or more specifically, chambers incorporated into the processing system 300 or other processing systems, may be used to produce structures according to some embodiments of the present disclosure.

[0038] For the sake of convenience and clarity, terms such as "top, " "bottom, " "upper, " "lower, " "vertical, " "horizontal, " "lateral, " and "longitudinal" will be understood as describing the relative placement and orientation of components and their constituent parts as appearing in the figures. The terminology will include the words specifically mentioned, derivatives thereof, and words of similar import.

[0039] Furthermore, the terms “substantial” or “substantially, ” as well as the terms “approximate” or “approximately, ” can be used interchangeably in some embodiments, and can be described using any relative measures acceptable by one of ordinary skill in the art. For example, these terms can serve as a comparison to a reference parameter, to indicate a deviation capable of providing the intended function. Although non-limiting, the deviation from the reference parameter can be, for example, in an amount of less than 1%, less than 3%, less than 5%, less than 10%, less than 15%, less than 20%, and so on.

[0040] Still furthermore, one of ordinary skill will understand when an element such as a layer, region, or substrate is referred to as being formed on, deposited on, or disposed “on, ” “over” or “atop” another element, the element can be directly on the other element or intervening elements may also be present. In contrast, when an element is referred to as being “directly on, ” “directly over” or “directly atop” another element, no intervening elements are present.

[0041] While certain embodiments of the disclosure have been described herein, the disclosure is not limited thereto, as the disclosure is as broad in scope as the art will allow and the specification may be read likewise. Therefore, the above description is not to be construed as limiting. Instead, the above description is merely as exemplifications of particular embodiments. Those skilled in the art will envision other modifications within the scope and spirit of the claims appended hereto.

Claims

1.A method, comprising:forming a hardmask over a first silicon carbide (SiC) layer and a second SiC layer, wherein the hardmask includes a silicon layer;forming a trench through the hardmask, wherein the trench exposes a portion of the silicon layer;performing a first implant to the silicon layer, through the trench, to form an amorphous region in the silicon layer; andperforming a second implant, through the trench, to form an area of uniform dopant concentration in the second SiC layer.2.The method of claim 1, wherein the first implant is a pre-amorphization implant (PAI) , and wherein the PAI comprises directing at least one of the following ion species into an exposed upper surface of the silicon layer: silicon, germanium, xenon, indium, and argon.3.The method of claim 2, wherein the second implant is a channeling implant, and wherein the channeling implant comprises directing at least one of the following ion species into the exposed upper surface of the silicon layer: aluminum, nitrogen, phosphorous, carbon, silicon, arsenic, antimony, and boron.4.The method of claim 1, wherein the second implant comprises directing ions at a non-zero angle relative to a perpendicular extending from an upper surface of the hardmask.5.The method of claim 1, wherein the first SiC layer is a SiC base layer, and wherein the second SiC layer is an epitaxial SiC layer formed over the SiC base layer.6.The method of claim 1, wherein the hardmask further comprises an oxide layer formed over the silicon layer.7.The method of claim 6, wherein the oxide layer is a layer of silicon dioxide.8.The method of claim 1, wherein the silicon layer is a polysilicon layer.9.The method of claim 1, further comprising performing a thermal process after the first implant.10.A method of forming a silicon carbide (SiC) device, comprising:forming a hardmask over a silicon carbide (SiC) epitaxial layer, wherein the hardmask comprises a silicon layer;forming a trench through the hardmask, wherein the trench extends partially through the silicon layer;performing a first implant to the silicon layer, through the trench, to form an amorphous region in the silicon layer; andperforming a second implant, through the trench, to form an area of uniform dopant concentration in the SiC epitaxial layer.11.The method of claim 10, wherein the first implant is a pre-amorphization implant (PAI) , and wherein the PAI comprises directing at least one of the following ion species into an exposed upper surface of the silicon layer: silicon, germanium, xenon, indium, and argon.12.The method of claim 11, wherein the second implant is a channeling implant, and wherein the channeling implant comprises directing at least one of the following ion species into the exposed upper surface of the silicon layer: aluminum, nitrogen, phosphorous, carbon, silicon, arsenic, antimony, and boron.13.The method of claim 10, wherein the second implant comprises directing ions at a non-zero angle relative to a perpendicular extending from an upper surface of the hardmask.14.The method of claim 10, wherein the hardmask further comprises an oxide layer formed over the silicon layer, and wherein the silicon layer is a polysilicon layer.15.An ion beam implanter operable to:perform a first implant to a silicon layer formed over a silicon carbide (SiC) epitaxial layer by delivering ions through a trench formed over the silicon layer, wherein the first implant forms an amorphous region in the silicon layer; andperform a second implant to the SiC epitaxial layer by delivering ions through the amorphous region in the silicon layer, wherein the second implant forms an area of uniform dopant concentration in the SiC epitaxial layer.16.The ion beam implanter of claim 15, wherein the first implant is a pre-amorphization implant (PAI) , and wherein the PAI comprises directing at least one of the following ion species into an exposed upper surface of the silicon layer: silicon, germanium, xenon, indium, and argon.17.The ion beam implanter of claim 16, wherein the second implant is a channeling implant, and wherein the channeling implant comprises directing at least one of the following ion species into the exposed upper surface of the silicon layer: aluminum, nitrogen, phosphorous, carbon, silicon, arsenic, antimony, and boron.18.The ion beam implanter of claim 15, wherein the second implant comprises directing ions at a non-zero angle relative to a perpendicular extending from an upper surface of a hardmask, and wherein the hardmask comprises the silicon layer.19.The ion beam implanter of claim 15, wherein the hardmask further comprises an oxide layer, wherein the silicon layer is a polysilicon layer, and wherein the ions of the second implant are delivered through the trench.

Images