A single-sided cooling half-bridge semiconductor power package

Abstract

The present disclosure relates to single-sided cooling (SSC) half-bridge semiconductor power packages. More particularly, a design and integration of stacked lead frame components in a half-bridge semiconductor power package is proposed. To achieve stacked lead frame components, a first lead frame component is mounted onto a substrate and a second lead frame component is mounted onto the first lead frame component. A tacked configuration of the first and second lead frame component is achieved, which results in a relatively compact power package volume.

Description

A single-sided cooling half-bridge semiconductor power packageTechnical field:

[0001] The present disclosure relates to single-sided cooling (SSC) half-bridge semiconductor power packages.Background:

[0002] With the rapid growth of electric vehicle (EV) technology, the demand for efficient, high-density power packages in EV traction inverters has increased. Power package must not only handle high currents and voltages but also dissipate heat effectively to maintain performance and reliability. SSC half-bridge semiconductor power packages have emerged as a preferred solution for these applications, as they enable compact designs with enhanced thermal and electrical characteristics.

[0003] Traditionally, clip connections are used within these packages to provide electrical interconnections with low resistance and high thermal conductivity. However, existing lead frames in such power packages typically rely on complex structures that require multiple clips and precise alignment during assembly. This design and assembly process increases manufacturing costs and introduces variability, especially as stray inductance becomes more critical in high-frequency applications.

[0004] It is thus the goal of the present disclosure to provide a semiconductor power package and a method of manufacturing such semiconductor power package that incorporates an improved lead frame configuration with integrated clip connections to enhance electrical performance, reduce stray inductance, and simplify the manufacturing process.Summary

[0005] A summary of aspects of certain working examples disclosed herein is set forth below. It should be understood that these aspects are presented merely to provide the reader with a brief summary of these certain working examples and that these aspects are not intended to limit the scope of this disclosure. Indeed, this disclosure may encompass a variety of aspects and / or a combination of aspects that may not be set forth

[0006] In a first aspect of the present disclosure, the inventors have found that it may be advantageous that a power package is configured as a single-sided cooling (SSC) half-bridge power semiconductor package, optimizing thermal management. It would further be advantageous to achieve a corresponding method of manufacturing such a SSC half-bridge semiconductor power package.

[0007] In order to assemble such a power package, a proposed example of such semiconductor power package comprises a substrate having a first substrate surface side and a second substrate surface side opposite the first substrate surface side, the second substrate surface side being provided with an electric conductive pattern.

[0008] A plurality of semiconductor dies are mounted on the second substrate surface side of the substrate and / or the electric conductive pattern, as well as a lead frame assembly. The lead frame assembly at least comprises a plurality of lead frame terminals and is mounted to the second substrate surface side of the substrate and structured to provide electrical connections between the plurality of semiconductor dies the electric conductive pattern and an external circuitry.

[0009] An encapsulant is used to encapsulate the substrate, the plurality of semiconductor dies and the lead frame assembly thereby leaving at least part of the plurality of lead frame terminals exposed.

[0010] In particular, the lead frame assembly is composed of a stack of a first lead frame component and a second lead frame component which are electrically isolated from each other, and wherein each of the first and the second lead frame component comprises a first group and a second group of the lead frame terminals. Each of the first lead frame component and the second lead frame component are electrically connected with the plurality of semiconductor dies, the electric conductive pattern, and the external circuitry.

[0011] This stacked configuration of the first and second lead frame components, with sections of the second lead frame positioned above the first, may result in a compact volume and results in a smaller commutation loop to minimize stray inductance.

[0012] It may be provided that the first and second lead frame components are electrically connected to the semiconductor dies via the first and second lead frame semiconductor die connecting areas using methods such as epoxy adhesive, solder, eutectic bonding, or silver sintering. These techniques ensure connections relevant for the performance and durability of the power package.

[0013] In an further detail of the single-sided semiconductor power package according to the disclosure at least one of the plurality of lead frame terminals is formed as a bond clip. They provide a low-resistance connection between the dies and the lead frame components, improving the overall electrical efficiency of the package. Bond clips provide an enhanced thermal performance, reduced inductance and mechanical robustness. They also simplify the assembly process and provide a better current handling capability.

[0014] In a further example, the first group of the lead frame terminals comprises at least one high-side gate terminal, at least one high-side source terminal, and at least one alternate current, AC, terminal.

[0015] In an additional configuration the second group of the lead frame terminals comprises at least one low-side gate terminal, at least one low-side source terminal, and at least one direct current, DC, terminal. In this latter example, the at least one direct current terminal may be formed as a DC+terminal or as a DC-terminal, and more preferably the at least one DC+ terminal is adjacent to the at least one DC-terminal. Positioning the DC+ and DC-terminals adjacent to each other enhances the mutual cancellation of magnetic fields between them, significantly reducing the equivalent inductance of the commutation loop, improving system dynamic performance, and minimizing electromagnetic interference.

[0016] Another aspect of the disclosure pertains to a method of manufacturing a semiconductor power package as described above. The method comprises the steps of:

[0017] i) providing a substrate having a first substrate surface side and a second substrate surface side opposite the first substrate surface side, with the second substrate surface side being provided with an electric conductive pattern.

[0018] A second step ii) involves the mounting of a plurality of semiconductor dies on the second substrate surface side of the substrate and / or on the electric conductive pattern.

[0019] Mounting step iii) mounts a first lead frame component on the second substrate surface side, with the first lead frame component being composed of a first dam bar, at least one first lead frame semiconductor die connecting area, the first group of the lead frame terminals, as well as a plurality of first lead frame junctions locally interconnecting the at least one first lead frame semiconductor die connecting area and the first group of the lead frame terminals with the first dam bar, thereby forming a mechanical and electrical connection between the plurality of semiconductor dies, the electric conductive pattern, and the first lead frame component.

[0020] Mounting step iv) mounts a second lead frame component on the second substrate surface side being electrically isolated from the first lead frame component, the second lead frame component being composed of a second dam bar, at least one second lead frame semiconductor die connecting area, the second group of the lead frame terminals, as well as a plurality of second lead frame junctions locally interconnecting the at least one second lead frame semiconductor die connecting area and the second group of the lead frame terminals with the second dam bar, thereby forming a mechanical and electrical connection between the plurality of semiconductor dies, the electric conductive pattern, and the second lead frame component.

[0021] The package thus assembled is encapsulated in an encapsulating step v) , using a mold compound, wherein the substrate, the plurality of semiconductor dies, the first lead frame component and the second lead frame component are at least partly encapsulated, such that the first and the second dam bar, the first and the second lead frame junctions and at least part of the first and the second group of the lead frame terminals are exposed.

[0022] As a finishing step vi) the first and the second dam bar, and the first and the second lead frame junctions are removed, thereby forming an encapsulated semiconductor power package.

[0023] The encapsulation may provide protection while leaving the first and second dam bar, parts of the untrimmed first and second lead frame terminals and first and second lead frame junctions, exposed. After encapsulation, the first and second dam bars and the first and second lead frame junctions are trimmed to finalize the power package. The trimming process can employ methods such as punching, laser cutting, chemical etching, electrical discharge machining, precision shearing, or waterjet cutting, ensuring precision and quality.

[0024] The first and second groups of the lead frame terminals are designed as bond clips, this may simplify the interconnection process by eliminating the need for jigs. The first group of the lead frame terminals comprises at least one high-side gate terminal, at least one high-side source terminal, and at least one AC terminal. The second group of the lead frame terminals comprises at least one low-side gate terminal, at least one low-side source terminal, and at least one DC terminal. The DC terminals and the AC terminal are located at the first and second substrate end sides respectively. The DC terminals and AC terminals have connecting areas that are connected to the semiconductor dies or the second substrate surface side.

[0025] Accordingly, the method according to the disclosure further comprises the step vii) of, performed after step vi) , bending at least one of the exposed free ends of the first and / or the second group lead frame terminals. The bending customizes their geometry of the exposed free ends, increasing compatibility with specific mounting requirements or external circuitry.

[0026] Additionally, the first and second semiconductor die connecting areas may be electrically connected to the plurality of the semiconductor dies and / or the electric conductive pattern using methods such as epoxy adhesive, solder, eutectic bonding, or silver sintering.

[0027] It is noted, that the first and second dam bar and the plurality of first and second lead frame junctions are trimmed using methods such as punching, laser cutting, chemical etching, electrical discharge machining, precision shearing, or waterjet cutting.

[0028] In an example of the disclosure the (even) number of semiconductor dies in parallel mounted on the second substrate surface side are increased. The method for manufacturing the examples of the disclosure remains consistent.

[0029] The inventors have found that the stack of the first and second lead frame components may minimize stray inductance, simplify manufacturing, and achieve a more compact package without the need for multiple clips or precise alignment steps. The package assembled with a stacked lead frame structure features a low stray inductance (of 3.7nH at 100MHz) , achieved through a larger area of overlap and a smaller commutation loop enabled by the stacked lead frame structure. By designing the first and second group of lead frame terminals as bond clips, the interconnection process is simplified, eliminating the need for additional steps or jigs required for clip solutions. Furthermore, the package minimizes volume due to its stacked structure specifically for clip or wire structure type packages. The inventors have found that stacked frame structure assembled on a SSC half-bridge semiconductor power package may be well-suited for applications that require power packages such as industrial machinery, electric vehicles, renewable energy systems, on-board chargers or home appliances.Brief description of the drawings

[0030] The disclosure will now be discussed with reference to the drawings, which show in:

[0031] Fig. 1 a perspective view of a first aspect of a power package comprising mounted lead frame components on a substrate.

[0032] Fig. 2 an exploded view of a power package comprising untrimmed lead frame components and a substrate.

[0033] Fig. 3 a perspective view of a power package comprising mounted untrimmed lead frame components on a substrate.

[0034] Fig. 4 a perspective view of a second aspect of a power package comprising mounted lead frame components on a substrate.

[0035] Detailed description of the disclosure

[0036] It is noted that in the description of the figures, same reference numerals refer to the same of similar components performing a same of essentially similar function.

[0037] A more detailed description is made with reference to particular examples, some of which are illustrated in the appended drawings, such that the features of the present disclosure may be understood in more detail. It is noted that the drawings only illustrate typical examples and are therefore not to be considered to limit the scope of the subject matter of the claims. The drawings are incorporated for facilitating an understanding of the disclosure and are thus not necessarily drawn to scale. Advantages of the subject matter as claimed will become apparent to those skilled in the art upon reading the description in conjunction with the accompanying drawings.

[0038] The ensuing description above provides preferred exemplary embodiment (s) only, and is not intended to limit the scope, applicability, or configuration of the disclosure. Rather, the ensuing description of the preferred exemplary embodiment (s) will provide those skilled in the art with an enabling description for implementing a preferred exemplary embodiment of the disclosure, it being understood that various changes may be made in the function and arrangement of elements, including combinations of features from different embodiments, without departing from the scope of the disclosure.

[0039] Unless the context clearly requires otherwise, throughout the description and the claims, the words "comprise, " "comprising, " and the like are to be construed in an inclusive sense, as opposed to an exclusive or exhaustive sense; that is to say, in the sense of "including, but not limited to. " As used herein, the terms "connected, " "coupled, " or any variant thereof means any connection or coupling, either direct or indirect, between two or more elements; the coupling or connection between the elements can be physical, logical, electromagnetic, or a combination thereof. Additionally, the words "herein, " "above, " "below, " and words of similar import, when used in this application, refer to this application as a whole and not to any particular portions of this application. Where the context permits, words in the Detailed Description using the singular or plural number may also include the plural or singular number respectively. The word "or" in reference to a list of two or more items, covers all the following interpretations of the word: any of the items in the list, all of the items in the list, and any combination of the items in the list.

[0040] These and other changes can be made to the technology considering the following detailed description. While the description describes certain examples of the technology, and describes the best mode contemplated, no matter how detailed the description appears, the technology can be practiced in many ways. Details of the system may vary considerably in its specific implementation, while still being encompassed by the technology disclosed herein.

[0041] Fig. 1 depicts a first aspect of a power package (100) composed of mounted lead frame components (104, 105) , a substrate (101) having a first substrate surface side (101a) and a second substrate surface side (101 b) opposite of the first substrate surface side (101a) . The second substrate surface side (101b) is provided with an electric conductive pattern (102) . Four semiconductor dies (103) are mounted on the second substrate surface side (101b) and bond wires (107) connect the second substrate surface side (101b) to the electric conductive pattern (102) . A lead frame assembly (104, 105) being mounted on the second substrate surface side (101b) and structured to provide electrical connections.

[0042] The lead frame assembly (104, 105) is composed of a stack of a first lead frame component (104) and a second lead frame component (105) being electrically isolated from each other. The first lead frame component (104) makes electrical connections between the two first lead frame semiconductor die connecting areas (104f) and two semiconductor dies (103) and electrically connects the first group of the lead frame terminals (104a, 104b, 104c, 104d) to the second substrate surface side (101b) . The first group of the lead frame terminals (104a, 104b, 104c, 104d) comprise an AC (104a) , high-side source (104b) and a high-side gate terminal (104c) . The second lead frame component (105) makes electrical connections between the two second lead frame die connecting areas (105g) and two semiconductor dies (103) and electrically connects the groups of second lead frame terminals (105a, 105b, 105c, 105d, 105e) to the second substrate surface side (101b) . The second group of lead frame terminals comprise a DC+ (105b) , two DC- (105a) , a low-side source (105d) and a low-side gate terminal (105c) . The DC terminals (105a, 105b) and the AC terminal (104a) are located at the first and second substrate end sides (101c, 101d) respectively. The first and second group of the lead frame terminals (104a, 104b, 104c, 104d, 105a, 105b, 105c, 105d, 105e) are formed as bond clips. An NTC thermistor (not shown in figure) is positioned near the semiconductor dies, insulated from them, and is electrically connected to the first group and second of lead frame terminals (104a, 104b, 104c, 104d, 105a, 105b, 105c, 105d, 105e) .

[0043] Fig. 2 depicts an exploded view of a semiconductor power package (100) composed of a first lead frame component (104) , a second lead frame component (105) and a substrate (101) with a second substrate surface side (101b) with an electric conductive pattern (102) and four semiconductor dies (103) . The first lead frame component (104) being composed of a first dam bar (104f) , two first lead frame semiconductor die connecting areas (104f) , a plurality of untrimmed first group of lead frame terminals (104a’, 104b’, 104c’, 104d’) , a plurality of first lead frame junctions (104g) interconnecting the first dam bar (104e) and the two first lead frame semiconductor die connecting areas (104f) . The first lead frame is positioned in the plane of the first dam bar (104e) . The second lead frame component (105) being composed of a second dam bar (105f) , two second lead frame semiconductor die connecting areas (105g) , a plurality of untrimmed second group of lead frame terminals (105a’, 105b’, 105c’, 105d’, 105e’) , a plurality of second lead frame junctions (105h) interconnecting the second dam bar (105f) and the second lead frame semiconductor die connecting areas (105g) . The second lead frame is positioned offset form the plane of the second dam bar (105f) .

[0044] Fig. 3 depicts a semiconductor power package (100) according to the description of figure 2 with the first and second lead frame component (104, 105) electrically connected to the semiconductor dies (103) and the second substrate surface side (101b) . The first and second lead frame components (104, 105) can be electrically connected to the semiconductor dies (103) and the second substrate surface side (101b) either sequentially or simultaneously. In a sequential connection, either the first lead frame component (104) or the second lead frame component (105) is electrically connected to the semiconductor dies (103) and the second substrate surface side (101b) . After this, the remaining lead frame component is then electrically connected to the semiconductor dies (103) and the second substrate surface side (101b) . In a simultaneous connection, the first and second lead frame components (104, 105) are electrically connected to the semiconductor dies (103) and the second substrate surface side (101b) at the same time. The substrate (101) in may be fully or partially encapsulated. In an example of the present disclosure, the surface of the substrate opposing the second substrate surface side (101 b) remains exposed. This configuration is relevant for power packages where the underside of the substrate is not molded in plastic, such as in applications requiring mechanical mounting to a heatsink. The exposed surface allows for heat dissipation, which is essential for modules that process high currents and generate significant amounts of heat.

[0045] Fig. 4 depicts a first aspect of a power package (100-1) composed of mounted lead frame components (104-1, 105-1) , a substrate (101-1) having a first substrate surface side (101a-1) and a second substrate surface side (101b-1) opposite of the first substrate surface side (101a-1) . The second substrate surface side (101b-1) is provided with an electric conductive pattern (102-1) . Four semiconductor dies (103-1) are mounted on the second substrate surface side (101b-1) and bond wires (107-1) connect the second substrate surface side (101b-1) to the electric conductive pattern (102-1) . A lead frame assembly (104, 105) being mounted on the second substrate surface side (101b-1) and structured to provide electrical connections.

[0046] The lead frame assembly (104-1, 105-1) is composed of a stack of a first lead frame component (104-1) and a second lead frame component (105-1) being electrically isolated from each other. The first lead frame component (104-1) makes electrical connections between the two first lead frame semiconductor die connecting areas (104f-1) and two semiconductor dies (103-1) and electrically connects the first group of the lead frame terminals (104a-1, 104b-1, 104c-1, 104d-1) to the second substrate surface side (101b-1) . The first group of the lead frame terminals (104a-1, 104b-1, 104c-1, 104d-1) comprise an AC (104a-1) , high-side source (104b-1) and a high-side gate terminal (104c-1) . The second lead frame component (105-1) makes electrical connections between the two second lead frame die connecting areas (105g-1) and two semiconductor dies (103-1) and electrically connects the groups of second lead frame terminals (105a-1, 105b-1, 105c-1, 105d-1, 105e-1) to the second substrate surface side (101b-1) . The second group of lead frame terminals comprise a DC+ (105b-1) , two DC- (105a-1) , a low-side source (105d-1) and a low-side gate terminal (105c-1) . The DC terminals (105a-1, 105b-1) and the AC terminal (104a-1) are located at the first and second substrate end sides (101c, 101d) respectively. The first and second group of the lead frame terminals (104a-1, 104b-1, 104c-1, 104d-1, 105a-1, 105b-1, 105c-1, 105d-1, 105e-1) are formed as bond clips. An NTC thermistor (not shown in figure) is positioned near the semiconductor dies, insulated from them, and is electrically connected to the first group and second of lead frame terminals (104a-1, 104b-1, 104c-1, 104d-1, 105a-1, 105b-1, 105c-1, 105d-1, 105e-1) .

[0047] LIST OF REFERENCE NUMERALS USED 100, 100-1      Power package 101, 101-1      Substrate 101a, 101a-1    First substrate surface side 101b, 101b-1    Second substrate surface side 101c, 101c-1    First substrate end side 101d, 101d-1    Second substrate end side 102, 102-1      Electric conductive pattern 103, 103-1      Semiconductor die 104, 104-1      First lead frame component 104a, 104a-1    First lead frame terminal: Alternate current (AC) terminal 104a'           Untrimmed first lead frame terminal: AC terminal 104b, 104-1     First lead frame terminal: High-side source terminal 104b'           Untrimmed first lead frame terminal: High-side source terminal 104c, 104c-1    First lead frame terminal: High-side gate terminal 104c'           Untrimmed first lead frame terminal: High-side gate terminal 104d, 104d-1    First lead frame terminal 104d'           Untrimmed first lead frame terminal 104e            First dam bar 104f, 104f-1    First lead frame semiconductor die connecting area 104g            First lead frame junctions 105, 105-1      Second lead frame component 105a, 105a-1    Second lead frame terminals: Negative direct current (DC)  terminals 105a’          Untrimmed second lead frame terminals: Negative DC terminals 105b, 105b-1  Second lead frame terminal: Positive DC terminal 105b’         Untrimmed second lead frame terminals: Positive DC terminals 105c, 105c-1  Second lead frame terminal: Low-side gate terminal 105c’         Untrimmed second lead frame terminal: Low-side gate terminal 105d, 105d-1  Second lead frame terminal: Low-side source terminal 105d’         Untrimmed second lead frame terminal: Low-side source terminal 105e, 105e-1   Second lead frame terminal 105e’          Untrimmed second lead frame terminal 105f           Second dam bar 105g, 105g-1   Second lead frame semiconductor die connecting area 105h           Second lead frame junctions 106, 106-1     Bond clip 107, 107-1     Bond wire

Claims

1.A semiconductor power package comprising:- a substrate having a first substrate surface side and a second substrate surface side opposite the first substrate surface side, the second substrate surface side being provided with an electric conductive pattern,- a plurality of semiconductor dies mounted on the second substrate surface side of the substrate and / or the electric conductive pattern;- a lead frame assembly at least comprising a plurality of lead frame terminals, the lead frame assembly being mounted to the second substrate surface side of the substrate and structured to provide electrical connections between the plurality of semiconductor dies, the electric conductive pattern and an external circuitry,- an encapsulant at least partly encapsulating the substrate, the plurality of semiconductor dies and the lead frame assembly thereby leaving at least part of the plurality of lead frame terminals exposed, wherein- the lead frame assembly is composed of a stack of a first lead frame component and a second lead frame component being electrically isolated from each other, wherein each of the first and the second lead frame component comprises a first group and a second group of the lead frame terminals, wherein each of the first lead frame component and the second lead frame component are electrically connected with the plurality of semiconductor dies, the electric conductive pattern, and the external circuitry.2.The semiconductor power package according to claim 1, wherein at least one of the plurality of lead frame terminals is formed as a bond clip.3.The semiconductor power package according to any of the preceding claims, wherein the first group of the lead frame terminals comprises at least one high-side gate terminal, at least one high-side source terminal, and at least one alternate current, AC, terminal.4.The semiconductor power package according to any of the preceding claims, wherein the second group of the lead frame terminals comprises at least one low-side gate terminal, at least one low-side source terminal, and at least one direct current, DC, terminal.5.The semiconductor power package according to claim 4, wherein the at least one direct current terminal is formed as a DC+ terminal or as a DC-terminal.6.The semiconductor power package according to claim 4 or 5, wherein the at least one DC+ terminal is adjacent to the at least one DC-terminal.7.The semiconductor power package according to any of the preceding claims, wherein the power package is a single sided cooling half-bridge power package.8.A method of manufacturing a semiconductor power package according to any of the preceding claims, wherein the method comprises the steps of:i) providing a substrate having a first substrate surface side and a second substrate surface side opposite the first substrate surface side, with the second substrate surface side being provided with an electric conductive pattern,ii) mounting a plurality of semiconductor dies on the second substrate surface side of the substrate and / or on the electric conductive pattern;iii) mounting a first lead frame component on the second substrate surface side, the first lead frame component being composed of a first dam bar, at least one first lead frame semiconductor die connecting area, the first group of the lead frame terminals, and a plurality of first lead frame junctions locally interconnecting the at least one first lead frame semiconductor die connecting area and the first group of the lead frame terminals with the first dam bar, thereby forming a mechanical and electrical connection between the plurality of semiconductor dies, the electric conductive pattern, and the first lead frame component;iv) mounting a second lead frame component on the second substrate surface side being electrically isolated from the first lead frame component, the second lead frame component being composed of a second dam bar , at least one second lead frame semiconductor die connecting area , the second group of the lead frame terminals, and a plurality of second lead frame junctions locally interconnecting the at least one second lead frame semiconductor die connecting area and the second group of the lead frame terminals with the second dam bar, thereby forming a mechanical and electrical connection between the plurality of semiconductor dies, the electric conductive pattern, and the second lead frame component;v) encapsulating, using a mold compound, the substrate, the plurality of semiconductor dies, the first lead frame component and the second lead frame component, such that the first and the second dam bar, the first and the second lead frame junctions and at least part of the first and the second group of the lead frame terminals are exposed;vi) removing the first and the second dam bar, and the first and the second lead frame junctions, thereby forming an encapsulated semiconductor power package.9.The method according to claim 8, wherein step iii) and step iv) are performed in a sequential order.10.The method according to claim 8, wherein step iii) and step iv) are performed at the same time.11.The method according to claim 8-10, wherein the method further comprises the step of:vii) after step vi) , bending at least one of the exposed free ends of the first and / or the second group lead frame terminals .12.The method of manufacturing a semiconductor power package according to claims 8-11, wherein the first and second semiconductor die connecting areas are electrically connected to the plurality of the semiconductor dies and / or the electric conductive pattern using methods such as epoxy adhesive, solder, eutectic bonding, or silver sintering.13.The method of manufacturing a semiconductor power package according to any of the claims 8-12, wherein the first and second dam bar and the plurality of first and second lead frame junctions are trimmed using methods such as punching, laser cutting, chemical etching, electrical discharge machining, precision shearing, or waterjet cutting.

Images