Bandwidth boosting system

Abstract

The present invention provides a bandwidth-boosting phase-noise-cancellation system comprising: a main signal source, an auxiliary signal source, a signal mixer connected to the output of the main signal source and the output of the auxiliary signal source, a frequency multiplier connected to the signal mixer's output, a reference signal source connected to the input of the main signal source, and a fractional divider connected between the output of the main signal source and the input of the auxiliary signal source. The bandwidth boosting system can boost up the overall fractional tuning bandwidth from the main signal source while the main signal source can be optimized for good phase noise and low power consumption with only a narrow tuning range. Moreover, the provided phase correlation and phase noise cancellation technique can help cancel the phase noise from the main signal source and improve the system phase noise even when the desired fractional bandwidth is boosted.

Description

BANDWIDTH BOOSTING SYSTEMField of the Invention:

[0001] The present invention generally relates to bandwidth boosting technology. More specifically the present invention relates to a bandwidth boosting system with phase-noise cancellation and frequency multiplication.Background of the Invention:

[0002] Wideband and low-phase-noise radio-frequency sources are critical to various applications such as sub-millimeter radar and ranging systems. There are two common ways to generate a high-frequency signal using a low-frequency reference signal source such as crystal oscillator. As shown in FIG. 1A, one approach is based on direct digital frequency synthesizer (DDFS) , in which a frequency control word (FCW) is set as a ratio between the desired signal frequency and reference signal frequency in digital domain. Ideal phase accumulation can be achieved by a digital accumulator. Then, a read-only-memory (ROM) and a high-speed digital-to-analog converter (DAC) with a low-pass-filter (LPF) are used to encode the phase into a sinusoidal signal in voltage domain. However, the output frequency is limited by the available reference clock frequency, which is typically only several hundreds of MHz. Additionally, a high-speed DAC normally consumes a large amount of power and introduces significant phase noise.

[0003] As shown in FIG. 1B, another approach is to adopt a digitally-controlled-oscillator (DCO) or voltage-controlled-oscillator (VCO) which can operate at millimeter-wave frequency ranges. The frequency drift of the open-loop DCO can be calibrated by the well-controlled negative feedback mechanism inside a phase-locked loop (PLL) . However, to achieve low phase noise, a narrowband high-Q LC tank is normally used to construct such a VCO or DCO. An analog PLL with a large-gain varactor can be adopted for a wide tuning range. However, the current of the charge pump or the gains of the other components in the loop must be reduced proportionally to keep the loop gain constant, which inevitably degrades the noise performance. The large VCO gain would also make the synthesizer sensitive to noise from substrate and voltage supply coupling.

[0004] DCO with a linear switched-capacitor array (SCA) has been used to replace high-gain varactor, but it is still limited by the trade-off between tuning range and tuning resolution. Some bandwidth extension techniques can be used by multiplexing the output to different frequency dividers and multipliers with a single narrow bandwidth LC VCO. By changing the relative polarity between two coupled oscillators, the equivalent inductance and capacitance  can be tuned without tuning a SCA or varactor. However, for radar applications, such mode switching with port swapping cannot be adopted since it causes tuning discontinuity in the continuous chirp. Therefore, there still exists a significant trade-off between the tuning bandwidth and phase noise.Summary of the Invention:

[0005] It is an objective of the present invention to provide a wideband and low-phase-noise frequency generation system with large bandwidth for high ranging resolution and large chirp rate for high signal-to-noise ratio, low phase noise for longer detection range, high accuracy, good target discrimination and low false alarm possibility.

[0006] In accordance with a first aspect of the present invention, a bandwidth boosting system is provided and comprising: a main signal source configured to receive a first frequency control word and a first reference signal, and synthesize a main signal based on the first frequency control word and the first reference signal, wherein the main signal has a central frequency fo and a fractional bandwidth of Δf / fo; an auxiliary signal source configured to receive a second frequency control word and a second reference signal, and synthesize an auxiliary signal based on the second frequency control word and the second reference signal, wherein the auxiliary signal has a central frequency of fo (1-1 / K) , where K is a real number larger than 1; and a signal mixer configured to mix the main signal and the auxiliary signal to produce a down-converted signal having a central frequency of fo / K and a fractional bandwidth of K·Δf / fo.

[0007] In accordance with a second aspect of the present invention, a bandwidth boosting system is provided and comprising: a main signal source configured to receive a first frequency control word and a first reference signal, and synthesize a main signal based on the first FCW and the first reference signal, wherein the main signal has a central frequency fo and a fractional bandwidth of Δf / fo; an auxiliary signal source configured to receive a second frequency control word and a second reference signal, and synthesize an auxiliary signal based on the second frequency control word and the second reference signal, wherein the auxiliary signal has a central frequency of fo (1-1 / K) , where K is a real number larger than 1; a signal mixer configured to mix the main signal and the auxiliary signal to produce a down-converted signal having a central frequency of fo / K and a fractional bandwidth of K·Δf / fo; and a frequency multiplier configured to multiply the down-converted signal with a factor N to generate a frequency-multiplied signal having a central frequency of N·fo / K and an absolute bandwidth of NΔf , where N is an integer greater than 1.

[0008] In accordance with a third aspect of the present invention, a bandwidth boosting system is provided and comprising: a main signal source configured to receive a first frequency control word and a first reference signal, and synthesize a main signal based on the first FCW and the first reference signal, wherein the main signal has a central frequency fo and a fractional bandwidth of Δf / fo; a first frequency multiplier configured to multiply the main signal with a factor N1 to generate a first frequency-multiplied signal, where N1 is an integer greater than 1, wherein the first frequency-multiplied signal has a central frequency of N1·fo and a fractional bandwidth of Δf / fo; an auxiliary signal source configured to receive a second frequency control word and a second reference signal, and synthesize an auxiliary signal based on the second frequency control word and the second reference signal, wherein the auxiliary signal has a central frequency of fo (1-1 / K) , where K is a real number larger than 1;a second frequency multiplier configured to multiply the auxiliary signal with a factor N2 to generate a second frequency-multiplied signal, where N2 is an integer greater than 1, wherein the second frequency-multiplied signal has a central frequency of N2·fo (1-1 / K) ; a signal mixer configured to mix the first frequency-multiplied signal and the second frequency-multiplied signal to produce a down-converted signal, wherein the down-converted signal has a central frequency of fo· (N1-N2+N2 / K) and a absolute bandwidth of N1·Δf.

[0009] The bandwidth boosting system can boost up the overall fractional tuning bandwidth from the main signal source while the main signal source can be optimized for phase noise cancellation and low power consumption with only a narrow tuning range. Moreover, the provided phase correlation and phase noise cancellation technique can help cancel the phase noise from the main signal source and improve the system phase noise even when the desired fractional bandwidth is boosted.Brief Description of the Drawings:

[0010] Embodiments of the invention are described in more details hereinafter with reference to the drawings, in which:

[0011] FIGS. 1A and 1B shows two prior arts for generating high-frequency signal using low-frequency reference signal source;

[0012] FIG. 2A shows a block circuit diagram of a bandwidth boosting system in accordance with one embodiment of the present invention;

[0013] FIG. 2B shows a block circuit diagram of a bandwidth boosting system with frequency multiplication in accordance with another embodiment of the present invention;

[0014] FIG. 3A shows a block circuit diagram of a bandwidth boosting system with phase-noise cancellation in accordance with another embodiment of the present invention;

[0015] FIG. 3B shows a block circuit diagram of a bandwidth boosting system with phase-noise cancellation and frequency multiplication in accordance with another embodiment of the present invention;

[0016] FIG. 4A shows a block circuit diagram of a bandwidth boosting system with phase-noise cancellation in accordance with another embodiment of the present invention;

[0017] FIG. 4B shows a block circuit diagram of a bandwidth boosting system with phase-noise cancellation and frequency multiplication in accordance with another embodiment of the present invention;

[0018] FIG. 5 shows a block circuit diagram of a bandwidth boosting system with phase-noise cancellation and in accordance with another embodiment of the present invention;

[0019] FIG. 6 shows a circuit diagram of a fractional divider according to one embodiment of the present invention;

[0020] FIG. 7 shows a circuit diagram of an auxiliary signal source according to one embodiment of the present invention;

[0021] FIG. 8 shows an exemplary bandwidth boosting system design fabricated in a 28-nm CMOS process to demonstrate the bandwidth-boosting and phase-noise cancellation effectiveness;

[0022] FIG. 9 shows a photo of a top view of the fabricated IC chip of the exemplary bandwidth boosting system design of FIG. 8;

[0023] FIGS. 10A and 10B show measured chirp spectra of VMAIN and VMIXER of the fabricated bandwidth boosting system, respectively;

[0024] FIG. 11 shows measured phase-noise spectra of VMPLL, VAPLL and VMIXER of the bandwidth boosting system with phase-noise cancellation; and

[0025] FIG. 12 shows measured phase-noise spectra of VMIXER of the bandwidth boosting systems with phase-noise cancellation and without phase-noise cancellation.Detailed Description:

[0026] In the following description, details of the present invention are set forth as preferred embodiments. It will be apparent to those skilled in the art that modifications, including additions and / or substitutions may be made without departing from the scope and spirit of the invention. Specific details may be omitted so as not to obscure the invention; however, the  disclosure is written to enable one skilled in the art to practice the teachings herein without undue experimentation.

[0027] FIG. 2A shows a block circuit diagram of a bandwidth boosting system 100A in accordance with one embodiment of the present invention. As shown, the bandwidth boosting system 100A comprises a main signal source 110, an auxiliary signal source 120, a signal mixer 130 connected to the main signal source 110 and the auxiliary signal source 120.

[0028] The main signal source 110 is configured to receive a first frequency control word FCW1 and a first reference signal VREF1, and synthesize a main signal VMAIN based on the first frequency control word FCW1 and the first reference signal VREF1. The main signal VMAIN has a central frequency fo and a fractional bandwidth of Δf / fo. The frequency control word FCW1 is used to set the ratio between the output frequency and reference frequency of the main signal source (that is, the ratio between frequencies of the main signal VMAIN and the first reference signal VREF1) .

[0029] The auxiliary signal source 120 is configured to receive a second frequency control word FCW2 and a second reference signal VREF2, and synthesize an auxiliary signal VAUX based on the second frequency control word FCW2 and the second reference signal VREF2. The auxiliary signal VAUX has a central frequency of fo (1-1 / K) , where K is a real number larger than 1. The frequency control word FCW2 is used to set the ratio between the output frequency and reference frequency of the auxiliary source (that is, the ratio between frequencies of the main signal VAUX and the second reference signal VREF2) .

[0030] The signal mixer 130 is configured to mix the main signal VMAIN and the auxiliary signal VAUX to produce a down-converted signal VMIXER. The down-converted signal VMIXER has a central frequency of fo / K and a fractional bandwidth of K·Δf / fo.

[0031] The bandwidth boosting system 100A may further include a first FCW generator (not shown) configured to supply the first frequency control word FCW1 to the main signal source 110 and a second FCW generator (not shown) configured to supply the second frequency control word FCW2 to the auxiliary signal source 120.

[0032] The bandwidth boosting system 100A may further comprise: a first reference signal source (not shown) connected to the main signal source 110 and configured to provide the first reference signal VREF1 to the main signal source 110; and a second reference signal source (not shown) connected to the auxiliary signal source 120 and configured to provide the second reference signal VREF2 to the auxiliary signal source 120.

[0033] FIG. 2B shows a block circuit diagram of a bandwidth boosting system 100B with frequency multiplication in accordance with another embodiment of the present invention. The bandwidth boosting system 100B is similar to the bandwidth boosting system 100A except for that the bandwidth boosting system 100B further comprises a frequency multiplier 140 connected to the signal mixer 130. The frequency multiplier 140 is configured to multiply the down-converted signal VMIXER with a factor N to generate a frequency-multiplied signal VFM, where N is an integer greater than 1. The frequency-multiplied signal VFM has a central frequency of N·foo and an absolute bandwidth of K·Δf.

[0034] In the bandwidth boosting system 100A / 100B, the main signal source 110 may be implemented with any one of, but not limited to, a main voltage-controlled-oscillator (VCO) , a main phase-locked loop (PLL) and a main direct digital frequency synthesizer (DDFS) . The auxiliary signal source 120 may be implemented with any one of, but not limited to, an auxiliary VCO, an auxiliary PLL and an auxiliary DDFS.

[0035] In one exemplary implementation of the bandwidth boosting system 100A / 100B, each of the frequency control words FCW1 and FCW2 may be set to be constant based on a respectively selected frequency channel. The frequency control words FCW1 and FCW2 may be the same or different. The main signal source 110 may be configured to generate a main signal VMAIN that is a single-tone signal with a limited tuning range such that the auxiliary signal source 120 may be configured to generate an auxiliary signal VAUX having a frequency that can be tuned to extend the overall tuning range and the bandwidth boosting system 100A / 100B may be used for non-modulated signal generation.

[0036] In another exemplary implementation of the bandwidth boosting system 100A / 100B, the first frequency control word FCW1 may be dynamically modulated versus time while the second frequency control word FCW2 may be set to be constant based on a selected frequency channel. The main signal source 110 may be configured to generate a main signal VMAIN that is a frequency-modulated continuous signal with a narrow chirp range. The auxiliary signal source 120 may be configured to generate an auxiliary signal VAUX that is a single-tone signal such that the down-converted signal VMIXER produced by the signal mixer 130 is a frequency-modulated signal with a boosted fractional bandwidth. As such, the bandwidth boosting system 100A / 100B may be used for frequency-modulated signal generation.

[0037] FIG. 3A shows a block circuit diagram of a bandwidth boosting system 200A with phase-noise cancellation in accordance with another embodiment of the present invention. As shown, the bandwidth boosting system 200A is similar to the bandwidth boosting system 100A,  comprising a main signal source 210, an auxiliary signal source 220, a signal mixer 230 connected to the main signal source 210 and the auxiliary signal source 220. The bandwidth boosting system 200A is different from the bandwidth boosting system 100A in that the bandwidth boosting system 200A further comprises a fractional divider 250 which is connected between the main signal source 210 and the auxiliary signal source 220.

[0038] The main signal source 210 is configured to receive a first frequency control word FCW1 and a first reference signal VREF1, and synthesize a main signal VMAIN based on the first frequency control word FCW1 and the first reference signal VREF1. The main signal VMAIN has a central frequency fo and a fractional bandwidth of Δf / fo.

[0039] The fractional divider 250 is configured to receive a third frequency control word FCW3 and the main signal VMAIN, and demodulate a chirp of the main signal VMAIN to generate a frequency-divided reference signal VFD having a phase noise correlated with a phase noise of the main signal VMAIN.

[0040] The auxiliary signal source 220 is configured to receive a second frequency control word FCW2 and the frequency-divided reference signal VFD as a second reference signal VREF2, and synthesize an auxiliary signal VAUX based on the second reference signal VREF2. The auxiliary signal VAUX has a central frequency of fo (1-1 / K) with a phase noise correlated with the phase noise of the main signal VMAIN, where K is a real number larger than 1.

[0041] The signal mixer 230 is configured to mix the main signal VMAIN and the auxiliary signal VAUX to produce a down-converted signal VMIXER. The down-converted signal VMIXER has a central frequency of fo / K and a fractional bandwidth of K·Δf / fo.

[0042] The bandwidth boosting system 200A may further include a first FCW generator (not shown) configured to supply the first frequency control word FCW1 to the main signal source 210, a second FCW generator (not shown) configured to supply the second frequency control word FCW2 to the auxiliary signal source 220, and a third FCW generator (not shown) configured to supply the third frequency control word FCW3 to the fractional divider 250.

[0043] The bandwidth boosting system 200A may further comprise a first reference signal source (not shown) connected to the main signal source 210 and configured to provide the first reference signal VREF1 to the main signal source 210.

[0044] FIG. 3B shows a block circuit diagram of a bandwidth boosting system 200B with phase-noise cancellation and frequency multiplication in accordance with another embodiment of the present invention. The bandwidth boosting system 200B is similar to the bandwidth boosting system 200A except for that the bandwidth boosting system 200B further comprises  a frequency multiplier 240 connected to the signal mixer 230. The frequency multiplier 240 is configured to multiply the down-converted signal with a factor N to generate a frequency-multiplied signal VFM, where N is an integer greater than 1. The frequency-multiplied signal VFM has a central frequency of N·fo / K and an absolute bandwidth of N·Δf.

[0045] In the bandwidth boosting system 200A / 200B, the main signal source 210 may be implemented with any one of, but not limited to, a main PLL and a main DDFS. The auxiliary signal source 220 may be implemented with any one of, but not limited to, an auxiliary PLL and an injection-locked clock multiplier.

[0046] In one exemplary implementation of the bandwidth boosting system 200A / 200B, each of the frequency control words FCW1, FCW2 and FCW3 may be set to be constant based on a respectively selected frequency channel. The frequency control words FCW1, FCW2 and FCW3 may be the same or different. The main signal source 210 may be configured to generate a main signal VMAIN that is a single-tone signal with a narrow tuning range. The fractional divider 250 may then be configured to demodulate a chirp of the main signal VMAIN to generate a frequency-divided reference signal VFD that is a single-tone signal with a phase noise correlated with the phase noise of the main signal VMAIN. The auxiliary signal source 220 is configured to receive the frequency-divided reference signal VFD as a second reference signal VREF2 and generate the auxiliary signal VAUX such that the frequency multiplication ratio of the second reference signal VREF2 and the auxiliary signal VAUX can be tuned to extend the overall tuning range. As such, the bandwidth boosting system 200A / 200B may be used for non-modulated signal generation with phase-noise cancellation.

[0047] FIG. 4A shows a block circuit diagram of a bandwidth boosting system 300A with phase-noise cancellation in accordance with another embodiment of the present invention. As shown, the bandwidth boosting system 300A is similar to the bandwidth boosting system 200A, comprising a main signal source 310, an auxiliary signal source 320, a signal mixer 330 connected to the main signal source 310 and the auxiliary signal source 320.

[0048] The bandwidth boosting system 300A is different from the bandwidth boosting system 200A in that the fractional divider 350 is configured to receive the first frequency control word FCW1. The bandwidth boosting system 300A may further include a first FCW generator (not shown) configured to supply the first frequency control word FCW1 to the main signal source 310 and the fractional divider 350.

[0049] FIG. 4B shows a block circuit diagram of a bandwidth boosting system 300B with phase-noise cancellation and frequency multiplication in accordance with another embodiment  of the present invention. The bandwidth boosting system 300B is similar to the bandwidth boosting system 300A except for that the bandwidth boosting system 300B further comprises a frequency multiplier 340 connected to the signal mixer 330.

[0050] In one exemplary implementation of the bandwidth boosting system 300A / 300B, the first frequency control word FCW1 may be dynamically modulated versus time while the second frequency control word FCW2 may be set to be constant based on a selected frequency channel. The main signal source 310 may be configured to generate a main signal VMAIN that is a frequency-modulated continuous signal with a narrow chirp range. The fractional divider 350 may then be configured to divide the main signal VMAIN into a frequency-divided reference signal VFD that is a single-tone signal with a phase noise correlated with the phase noise of the main signal VMAIN. The auxiliary signal source 320 is configured to receive the frequency-divided reference signal VFD as a second reference signal VREF2 and generate an auxiliary signal VAUX that is a single tone signal such that the down-converted signal VMIXER produced by the signal mixer 330 is a frequency-modulated signal with a boosted fractional bandwidth. As such, the bandwidth boosting system 300A / 300B may be used for frequency-modulated signal generation with phase-noise cancellation.

[0051] FIG. 5 shows a block circuit diagram of a bandwidth boosting system 400 with phase-noise cancellation and in accordance with another embodiment of the present invention. As shown, the bandwidth boosting system 400 comprises a main signal source 410, an auxiliary signal source 420, a first frequency multiplier 440 connected to the main signal source 410, a second frequency multiplier 460 connected to the auxiliary signal source 420, and a signal mixer 430 connected to the first frequency multiplier 440 and the second frequency multiplier 460.

[0052] The main signal source 410 is configured to receive a first frequency control word FCW1 and a first reference signal VREF1, and synthesize a main signal VMAIN based on the first frequency control word FCW1 and the first reference signal VREF1. The main signal VMAIN has a central frequency fo and a fractional bandwidth of Δf / fo.

[0053] The first frequency multiplier 440 is configured to multiply the main signal VMAIN with a factor N1 to generate a first frequency-multiplied signal VFM1, where N1 is an integer greater than 1. The first frequency-multiplied signal VFM1 has a central frequency of N1·fo and a fractional bandwidth of Δf / fo.

[0054] The auxiliary signal source 420 is configured to receive a second frequency control word FCW2 and a second reference signal VREF2, and synthesize an auxiliary signal VAUX based  on the second frequency control word FCW2 the second reference signal VREF2. The auxiliary signal VAUX has a central frequency of fo (1-1 / K) , where K is a real number larger than 1.

[0055] The second frequency multiplier 460 is configured to multiply the auxiliary signal VAUX with a factor N2 to generate a second frequency-multiplied signal VFM2, where N2 is an integer greater than 1. The second frequency-multiplied signal VFM2 has a central frequency of N2·fo (1-1 / K) .

[0056] The signal mixer 430 is configured to mix the first frequency-multiplied signal VFM1 and the second frequency-multiplied signal VFM2 to produce a down-converted signal VMIXER. The down-converted signal VMIXER has a central frequency of fo· (N1-N2+N2 / K) and an absolute bandwidth of N1·Δf.

[0057] In the bandwidth boosting system 400, the main signal source 410 may be implemented with any one of, but not limited to, a main voltage-controlled-oscillator (VCO) , a main phase-locked loop (PLL) and a main direct digital frequency synthesizer (DDFS) . The auxiliary signal source 420 may be implemented with any one of, but not limited to, an auxiliary VCO, an auxiliary PLL and an auxiliary DDFS.

[0058] In one exemplary implementation of the bandwidth boosting system 400, each of the frequency control words FCW1 and FCW2 may be set to be constant based on a respectively selected frequency channel. The frequency control words FCW1 and FCW2 may be the same or different. The main signal source 410 may be configured to generate a main signal VMAIN that is a single-tone signal with a limited tuning range such that the frequency of the auxiliary signal VAUX can be tuned to extend the overall tuning range and the bandwidth boosting system 400 may be used for non-modulated signal generation.

[0059] FIG. 6 shows a circuit diagram of a fractional divider 650 according to one embodiment of the present invention. As shown, the fractional divider 650 may include a multi-modulus divider (MMD) 651 and a chirp demodulator 653 to achieve fractional frequency division with ultra-low quantization noise. The chirp demodulator 653 may comprise a delta-sigma modulator (DSM) 654, a digital subtractor 655 , a digital-to-time converter (DTC) 652 and a digital integrator 656.

[0060] The DSM 654 is configured to receive the FCW (FCW1 or FCW3) and generate modulated signal VDSM (or a control signal VCTRL1) to the MMD. The MMD 651 is configured to divide the main signal VMAIN to produce a divided signal VMMD based on the control signal VCTRL1. The digital subtractor 655 is configured to subtract the modulated signal VDSM with the FCW to produce a subtracted signal VSUB. The digital integrator 656 is configured to integrate  the subtracted signal VSUB to produce a control signal VCTRL2 to the DTC 652. The DTC 652 is configured to convert the divided signal VMMD to the frequency-divided reference signal VFD based on the control signal VCTRL2.

[0061] FIG. 7 shows a circuit diagram of an auxiliary signal source 720 according to one embodiment of the present invention. As shown, the auxiliary signal source 720 may include a sampling phase detector (SPD) 721, a low-pass filter (LPF) 722, a VCO 723, and a multi-modulus divider (MMD) 724.

[0062] FIG. 8 shows an exemplary bandwidth boosting system 800 fabricated in a 28-nm CMOS process to demonstrate the bandwidth-boosting and phase-noise cancellation effectiveness. FIG. 9 shows a photo of a top view of the fabricated IC chip. The main source 810 is implemented by a main PLL 810 configured to generate a main signal VMPLL with a frequence range of 12.5 –16.7GHz. The auxiliary signal source is implemented by an auxiliary PLL 820 configured to synthesize an auxiliary signal VAPLL with a frequency of 8.25 GHz. The signal mixer 830 is implemented by a double-balanced mixer configured to mix the main signal VMPLL and the auxiliary signal to generate a down-converted signal VMIXER with a frequency range of 4.25 –8.45 GHz. The frequency multiplier 840 is implemented by an injection-locked frequency multiplier configured to multiply the down-converted signal VMIXER with a factor to generate a frequency-multiplied signal VILFM with a frequency range of 12.75 –25.35 GHz.

[0063] For comparison, the reference signal to auxiliary PLL 820 is multiplexed by a multiplexer 860 to either the correlated signal VFFD from the fractional divider 850 or another uncorrelated VREF2 corresponding to enabling and disabling phase-noise cancellation, respectively.

[0064] FIGS. 10A and 10B show measured chirp spectra of VMAIN and VMIXER, respectively. It can be seen that even without implementing the frequency multiplier 840, the bandwidth-boosting and phase-noise cancellation are still effective at the output of the mixer.

[0065] Table 1 shows a comparison of bandwidths of signals synthesized by the conventional PLL, by the conventional PLL (without phase-noise cancellation and frequency-multiplication) , the bandwidth boosting system with phase-noise cancellation but without frequency multiplication, and the bandwidth boosting system with phase-noise cancellation and frequency multiplication.

[0066] Table 1: signals synthesized by the conventional PLL (without phase-noise cancellation and frequency-multiplication) , the bandwidth boosting system with phase- noise cancellation but without frequency multiplication and the bandwidth boosting system with phase-noise cancellation and frequency multiplication

[0067] FIG. 11 shows measured phase-noise spectra of VMPLL, VAPLL and VMIXER of the bandwidth boosting system with phase-noise cancellation. FIG. 12 shows measured phase-noise spectra of VMIXER of the bandwidth boosting systems with phase-noise cancellation and without phase-noise cancellation.

[0068] The measured phase-noise of the output signal of the bandwidth boosting systems with and without phase-noise cancellation are -121.5 dBc / Hz and -113.2 dBc / Hz at 1MHz offset, respectively. The measured jitter of the output signal of the bandwidth boosting systems with and without phase-noise cancellation are 88 fs and 226 fs, respectively.

[0069] The functional units and modules of the [apparatuses, devices, systems, compounds, materials, and / or methods] in accordance with the embodiments disclosed herein may be implemented using computing devices, computer processors, or electronic circuitries including but not limited to application specific integrated circuits (ASIC) , field programmable gate arrays (FPGA) , microcontrollers, and other programmable logic devices configured or programmed according to the teachings of the present disclosure. Computer instructions or software codes running in the computing devices, computer processors, or programmable logic devices can readily be prepared by practitioners skilled in the software or electronic art based on the teachings of the present disclosure.

[0070] All or portions of the methods in accordance to the embodiments may be executed in one or more computing devices including server computers, personal computers, laptop computers, mobile computing devices such as smartphones and tablet computers.

[0071] The embodiments may include computer storage media, transient and non-transient memory devices having computer instructions or software codes stored therein, which can be used to program or configure the computing devices, computer processors, or electronic circuitries to perform any of the processes of the present invention. The storage media, transient and non-transient memory devices can include, but are not limited to, floppy disks, optical discs, Blu-ray Disc, DVD, CD-ROMs, and magneto-optical disks, ROMs, RAMs, flash memory devices, or any type of media or devices suitable for storing instructions, codes, and / or data.

[0072] Each of the functional units and modules in accordance with various embodiments also may be implemented in distributed computing environments and / or Cloud computing environments, wherein the whole or portions of machine instructions are executed in distributed fashion by one or more processing devices interconnected by a communication network, such as an intranet, Wide Area Network (WAN) , Local Area Network (LAN) , the Internet, and other forms of data transmission medium.

[0073] While the present disclosure has been described and illustrated with reference to specific embodiments thereof, these descriptions and illustrations are not limiting. The illustrations may not necessarily be drawn to scale. There may be distinctions between the artistic renditions in the present disclosure and the actual apparatus due to manufacturing processes and tolerances. There may be other embodiments of the present disclosure which are not specifically illustrated. Modifications may be made to adapt a particular situation, material, composition of matter, method, or process to the objective and scope of the present disclosure. All such modifications are intended to be within the scope of the claims appended hereto. While the methods disclosed herein have been described with reference to particular operations performed in a particular order, it will be understood that these operations may be combined, sub-divided, or re-ordered to form an equivalent method without departing from the teachings of the present disclosure. Accordingly, unless specifically indicated herein, the order and grouping of the operations are not limitations.

Claims

1.A bandwidth boosting system, comprising:a main signal source configured to receive a first frequency control word and a first reference signal, and synthesize a main signal based on the first frequency control word and the first reference signal, wherein the main signal has a central frequency fo and a fractional bandwidth of Δf / fo;an auxiliary signal source configured to receive a second frequency control word and a second reference signal, and synthesize an auxiliary signal based on the second frequency control word and the second reference signal, wherein the auxiliary signal has a central frequency of fo (1-1 / K) , where K is a real number larger than 1; anda signal mixer configured to mix the main signal and the auxiliary signal to produce a down-converted signal having a central frequency of fo / K and a fractional bandwidth of K·Δf / fo.2.The bandwidth boosting system according to claim 1, further comprising:a first reference signal source connected to the main signal source and configured to provide the first reference signal to the main signal source; anda second reference signal source connected to the auxiliary signal source and configured to provide the second reference signal to the auxiliary signal source.3.The bandwidth boosting system according to claim 2, whereinthe main signal source is implemented with a main voltage-controlled-oscillator, a main phase-locked loop or a main direct digital frequency synthesizer; andthe auxiliary signal source is implemented with an auxiliary voltage-controlled-oscillator, an auxiliary phase-locked loop or an auxiliary direct digital frequency synthesizer.4.The bandwidth boosting system according to claim 1, further comprising a reference signal source and a fractional divider;wherein,the reference signal source is connected to the main signal source and configured to provide the first reference signal to the main signal source;the fractional divider is connected between the main signal source and the auxiliary signal source and configured to receive the first frequency control word and the main signal, and generate a frequency-divided reference signal having a phase noise correlated with a phase noise of the main signal; andthe auxiliary signal source is further configured to: receive the frequency-divided reference signal as the second reference signal from the fractional divider; and generate the auxiliary signal with a phase noise correlated with the phase noise of the main signal.5.The bandwidth boosting system according to claim 4, wherein the fractional divider comprises:a chirp demodulator configured to demodulate the first frequency control word to generate a first control signal and a second control signal;a multi-modulus divider configured to receive the first control signal and the main signal, and divide the main signal to produce a divided signal based on the first control signal;a digital-to-time converter configured to receive the second control signal and the divided signal, and convert the divided signal to the frequency-divided reference signal based on the second control signal.6.The bandwidth boosting system according to claim 5, wherein the chirp demodulator comprises:a delta-sigma modulator configured to receive the first frequency control word and generate the first control signal;a digital subtractor configured to subtract the first control signal with the first frequency control word to produce a subtracted signal; anda digital integrator configured to integrate the subtracted signal to produce the second control signal.7.The bandwidth boosting system according to any one of claims 4 to 6, whereinthe main signal source is implemented with a main phase-locked loop or a main direct digital frequency synthesizer; andthe auxiliary signal source is implemented with an auxiliary phase-locked loop or an injection-locked clock multiplier.8.The bandwidth boosting system according to any one of claims 1 to 7, wherein the signal mixer is a double-balanced mixer.9.A bandwidth boosting system, comprising:a main signal source configured to receive a first frequency control word and a first reference signal, and synthesize a main signal based on the first FCW and the first reference signal, wherein the main signal has a central frequency fo and a fractional bandwidth of Δf / fo;an auxiliary signal source configured to receive a second frequency control word and a second reference signal, and synthesize an auxiliary signal based on the second frequency control word and the second reference signal, wherein the auxiliary signal has a central frequency of fo (1-1 / K) , where K is a real number larger than 1;a signal mixer configured to mix the main signal and the auxiliary signal to produce a down-converted signal having a central frequency of fo / K and a fractional bandwidth of K·Δf / fo; anda frequency multiplier configured to multiply the down-converted signal with a factor N to generate a frequency-multiplied signal having a central frequency of N·fo / K and an absolute bandwidth of N·Δf, where N is an integer greater than 1.10.The bandwidth boosting system according to claim 9, further comprising:a first reference signal source connected to the main signal source and configured to provide the first reference signal to the main signal source; anda second reference signal source connected to the auxiliary signal source and configured to provide the second reference signal to the auxiliary signal source.11.The bandwidth boosting system according to claim 10, whereinthe main signal source is implemented with a main voltage-controlled-oscillator, a main phase-locked loop or a main direct digital frequency synthesizer; andthe auxiliary signal source is implemented with an auxiliary voltage-controlled-oscillator, an auxiliary phase-locked loop or an auxiliary direct digital frequency synthesizer.12.The bandwidth boosting system according to claim 9, further comprising a reference signal source and a fractional divider;wherein,the reference signal source is connected to the main signal source and configured to provide the first reference signal to the main signal source;the fractional divider is connected between the main signal source and the auxiliary signal source and configured to receive the first frequency control word and the main signal, and generate a frequency-divided reference signal having a phase noise correlated with a phase noise of the main signal; andthe auxiliary signal source is further configured to: receive the frequency-divided reference signal as the second reference signal from the fractional divider; and generate the auxiliary signal with a phase noise correlated with the phase noise of the main signal.13.The bandwidth boosting system according to claim 12, wherein the fractional divider comprises:a chirp demodulator configured to demodulate the first frequency control word to generate a first control signal and a second control signal;a multi-modulus divider configured to receive the first control signal and the main signal, and divide the main signal to produce a divided signal based on the first control signal;a digital-to-time converter configured to receive the second control signal and the divided signal, and convert the divided signal to the frequency-divided reference signal based on the second control signal.14.The bandwidth boosting system according to claim 13, wherein the chirp demodulator comprises:a delta-sigma modulator configured to receive the first frequency control word and generate the first control signal;a digital subtractor configured to subtract the first control signal with the first frequency control word to produce a subtracted signal; anda digital integrator configured to integrate the subtracted signal to produce the second control signal.15.The bandwidth boosting system according to any one of claims 12 to 14, whereinthe main signal source is implemented with a main phase-locked loop or a main direct digital frequency synthesizer; andthe auxiliary signal source is implemented with an auxiliary phase-locked loop or an injection-locked clock multiplier.16.The bandwidth boosting system according to any one of claims 9 to 15, wherein the signal mixer is a double-balanced mixer.17.The bandwidth boosting system according to any one of claims 9 to 16, wherein the frequency multiplier is an injection-locked frequency multiplier.18.A bandwidth boosting system, comprising:a main signal source configured to receive a first frequency control word and a first reference signal, and synthesize a main signal based on the first FCW and the first reference signal, wherein the main signal has a central frequency fo and a fractional bandwidth of Δf / fo;a first frequency multiplier configured to multiply the main signal with a factor N1 to generate a first frequency-multiplied signal, where N1 is an integer greater than 1, wherein the first frequency-multiplied signal has a central frequency of N1·fo and a fractional bandwidth of Δf / fo;an auxiliary signal source configured to receive a second frequency control word and a second reference signal, and synthesize an auxiliary signal based on the second frequency control word and the second reference signal, wherein the auxiliary signal has a central frequency of fo (1-1 / K) , where K is a real number larger than 1;a second frequency multiplier configured to multiply the auxiliary signal with a factor N2 to generate a second frequency-multiplied signal, where N2 is an integer greater than 1, wherein the second frequency-multiplied signal has a central frequency of N2·fo (1-1 / K) ;a signal mixer configured to mix the first frequency-multiplied signal and the second frequency-multiplied signal to produce a down-converted signal, wherein the down-converted signal has a central frequency of fo· (N1-N2+N2 / K) and an absolute bandwidth of N1·Δf.19.The bandwidth boosting system according to claim 18, whereinthe main signal source is implemented with a main voltage-controlled-oscillator, a main phase-locked loop or a main direct digital frequency synthesizer; andthe auxiliary signal source is implemented with an auxiliary voltage-controlled-oscillator, an auxiliary phase-locked loop or an auxiliary direct digital frequency synthesizer.20.The bandwidth boosting system according to claims 18 or 19, wherein the signal mixer is a double-balanced mixer.21.The bandwidth boosting system according to any one of claims 18 to 20, wherein each of the first and second frequency multipliers is an injection-locked frequency multiplier.

Images