Unified control of mobile industry processor interface cameras

Abstract

Example systems, apparatus, articles of manufacture, and methods to implement unified control of mobile industry processor interface cameras are disclosed. An example apparatus to control a camera is to access command conversion data from at least one of memory of the camera or memory of a host device to be coupled to the camera. The example apparatus is also to parse the command conversion data to map a command to one or more register settings of the camera, the command to specify a camera configuration applicable to a plurality of different camera types, the one or more register settings specific to the camera, the one or more register settings to configure the camera based on the command. The example apparatus is further to cause the one or more register settings to be transmitted to the camera via a mobile industry processor interface.

Description

UNIFIED CONTROL OF MOBILE INDUSTRY PROCESSOR INTERFACE CAMERAS

[0001] FIELD OF THE DISCLOSURE

[0002] This disclosure relates generally to mobile industry processor interface (MIPI) cameras and, more particularly, to unified control of MIPI cameras, MIPI camera sensors, MIPI-based camera modules, etc.BACKGROUND

[0003] Mobile industry processor interface (MIPI) cameras are camera systems that follow the MIPI Alliance standards for communication between the camera sensor and a host, such as a host system, host processor, etc. The MIPI camera is a high frame rate camera that produces high-resolution and high image quality. The host configures the MIPI camera module with appropriate settings to tailor the camera’s behavior to the specific requirements of the application, ensuring optimal image quality, performance, and compatibility with the overall system. The configuration process may involve sending control commands and settings to the MIPI camera module through a communication interface, such as an inter-integrated circuit (I2C) interface, a universal serial bus (USB) , a peripheral component interconnect express (PCIe) interface, ethernet, etc.BRIEF DESCRIPTION OF THE DRAWINGS

[0004] FIG. 1 is a block diagram of an example environment in which an example unified MIPI control interface driver operates to configure a MIPI camera sensor.

[0005] FIG. 2 is a block diagram of another example environment in which the example unified MIPI control interface driver operates to configure a MIPI camera sensor.

[0006] FIG. 3 is a block diagram of another example environment in which the example unified MIPI control interface driver operates to configure a MIPI camera sensor.

[0007] FIG. 4 is a block diagram of an example unified MIPI camera driver.

[0008] FIG. 5 is a block diagram of an example implementation of the unified MIPI control interface driver of FIGS. 1-3.

[0009] FIG. 6 is an example process flow of the unified MIPI camera driver.

[0010] FIG. 7 illustrates an example operation of the unified MIPI camera driver in an environment of use.

[0011] FIG. 8 illustrates an example creation of a command conversion data structure.

[0012] FIG. 9 is a flowchart representative of example machine readable instructions and / or example operations that may be executed, instantiated, and / or performed by example programmable circuitry to implement the unified MIPI camera driver of FIG. 5.

[0013] FIG. 10 is a block diagram of an example processing platform including programmable circuitry structured to execute, instantiate, and / or perform the example machine readable instructions and / or perform the example operations of FIG. 9 to implement the unified MIPI control interface driver 405 of FIG. 5.

[0014] FIG. 11 is a block diagram of an example implementation of the programmable circuitry of FIG. 10.

[0015] FIG. 12 is a block diagram of another example implementation of the programmable circuitry of FIG. 10.

[0016] FIG. 13 is a block diagram of an example software / firmware / instructions distribution platform (e.g., one or more servers) to distribute software, instructions, and / or firmware (e.g., corresponding to the example machine readable instructions of FIG. 9) to client devices associated with end users and / or consumers (e.g., for license, sale, and / or use) , retailers (e.g., for sale, re-sale, license, and / or sub-license) ,  and / or original equipment manufacturers (OEMs) (e.g., for inclusion in products to be distributed to, for example, retailers and / or to other end users such as direct buy customers) .

[0017] In general, the same reference numbers will be used throughout the drawing (s) and accompanying written description to refer to the same or like parts. The figures are not necessarily to scale. Instead, the thickness of the layers or regions may be enlarged in the drawings. Although the figures show layers and regions with clean lines and boundaries, some or all of these lines and / or boundaries may be idealized. In reality, the boundaries and / or lines may be unobservable, blended, and / or irregular.DETAILED DESCRIPTION

[0018] A MIPI camera sensor, also referred to as a MIPI camera, MIPI camera module, a MIPI sensor, a MIPI sensor module, etc., communicates with a host via a high-speed MIPI interface. As a result, the MIPI camera sensor offers high resolution images, faster frame rates, and lower power consumption than other camera technologies, such as universal serial bus (USB) cameras. However, for the MIPI camera sensor to function properly with the host, the host relies on a MIPI camera driver to facilitate communication with and configuration of the MIPI camera sensor. Different MIPI camera sensors created by different sensor vendors can have different capabilities, characteristics, etc. As such, the MIPI camera sensors from different sensor vendors may include specific MIPI camera drivers created by the respective sensor vendors, third party image signal processor (ISP) vendors, third party System On Chip (SoC) vendors, etc., to support the specific configuration parameters of their respective MIPI camera sensors. Thus, enabling a host to support a new MIPI camera sensor has involved substantial software development and validation effort to integrate the MIPI camera driver on the host. Such software development and validation efforts are time consuming and can be particularly problematic for host vendors such as image signal processor (ISP) vendors, or original equipment manufacturers (OEMs) who want to incorporate a MIPI camera sensor into their devices.

[0019] Examples disclosed herein implement a unified MIPI camera driver to configure and control any MIPI camera sensor. The unified MIPI camera driver allows a host device to connect to any MIPI camera sensor without developing a new driver each time a different camera sensor type is used. The unified MIPI camera driver uses a command conversion data structure to convert generic camera sensor control and / or configuration command to camera specific register settings and transmit the write operation for the specific register settings to the MIPI camera sensor.

[0020] FIG. 1 is a block diagram of an example environment 100 in which an example unified MIPI camera driver operates to configure a MIPI camera sensor. The example environment 100 includes an example unified MIPI camera driver 101 which includes an example unified MIPI control interface driver 105 and an example MIPI stream interface driver 110. The unified MIPI camera driver 101 facilitates communication between an example MIPI camera sensor 115 and an example image signal processor (ISP) 120. The MIPI control interface driver 105 communicates with the MIPI camera sensor 115 using an example inter-integrated circuit (I2C) controller 125 over an example camera module control interface (CMCI) 130. The MIPI stream interface driver 101 facilitates the streaming of data from the MIPI camera sensor 115 to the ISP 120 via an example camera module streaming interface (CMSI) 135. An example ISP driver 140 is a software component responsible for interfacing with the ISP hardware 120. The ISP driver controls and manages the functionality of the ISP 120, which is responsible for processing image sensor data to produce final images or video frames with desired quality. The ISP 120 uses a pixel frame buffer 150 to store pixel data or processed images.

[0021] In the illustrated example, the unified MIPI control interface driver 105 sends commands to configure one or more parameters of the MIPI camera sensor 115. In some examples, the one or more parameters include resolution, frame rate, exposure, focus, etc. The MIPI stream interface driver 110 manages the flow of data from the MIPI camera sensor module 115 to the ISP 120.

[0022] The example ISP 120 enhances and processes raw image data from the MIPI camera sensor 115. The ISP 120 performs tasks such as demosaicing (e.g., color reconstruction) , white balance correction, color correction, noise reduction, and / or other image enhancement processes. In some examples, the output of the ISP 120 is a processed image that is ready for encoding or display.

[0023] The example I2C controller 125 is a hardware component that manages the communication on the CMCI 130 (e.g., I2C input output (IO) bus) between the unified MIPI control interface driver 105 and the MIPI camera sensor module 115. In some examples, the CMCI 130 can be an I3C bus or any other control interface. The I2C controller 125 translates the control commands and / or configuration data from the unified MIPI control interface driver 105 into appropriate signals on the I2C bus. The example MIPI camera sensor 115 connected to the CMCI 130 (e.g., I2C bus) receives the control and / or configuration commands, processes these commands, and adjusts the MIPI camera sensor 115 configuration accordingly. The MIPI camera sensor 115 may have internal registers that store one or more settings. The CMCI 130 is used to read from or write to these registers. In some examples, the I2C controller 125 receives status or configuration information from the MIPI camera sensor 115.

[0024] In the example environment 100, the example camera module streaming interface (CMSI) 135 transmits image data from the MIPI camera sensor 115 to the ISP 120. In some examples, the CMSI 135 is a MIPI, low-voltage differential signaling (LVDS) interface, or any other streaming interface.

[0025] The example ISP driver 140 configures the ISP 120, thereby managing the flow of image data, and controlling various ISP functions. The ISP driver 140 translates commands and / or requests from the operating system (OS) and / or one or more applications into low level operations that the ISP 120 executes.

[0026] The example operation system (OS) camera framework adapter 145 is an interface between the MIPI camera sensor 115 and the OS. The OS  camera framework adapter 145 provides a standardized set of application programming interfaces (APIs) and / or services that applications and drivers use to interact with the MIPI camera sensor 115. The OS camera framework adapter 145 abstracts the underlying hardware details and provides a unified interface for camera related operations. For example, in a  OS implementation, the OS camera framework adapter 145 can be a Device Media Foundation Transform (DMFT) . As another example in a Google Chrome OSTM implementation, the OS camera framework adapter 145 can be a camera hardware abstraction layer (HAL) . The camera HAL provides a standardized interface between the underlying camera hardware and the higher-level software components.

[0027] FIG. 2 is a block diagram of another example environment 200 in which the example unified MIPI camera driver operates to configure a MIPI camera sensor module. The example environment 200 illustrates MIPI camera sensor module usage in distributed environment, such as an automotive or robotics environment, where the MIPI camera sensor module is not directly connected to a system on chip (SoC) ISP. In the example environment 200, an example unified MIPI camera driver 201 includes an example unified MIPI control interface driver 205 and an example MIPI stream interface driver 210. The unified MIPI control interface driver 205 configures and controls an example MIPI camera sensor module 215. The MIPI stream interface driver 210 manages the data stream from the MIPI camera sensor module 215. The unified MIPI camera driver 201 is implemented on an example host platform 220. In the example environment 200, an example plurality of MIPI camera sensor module 215 are remotely connected to the host platform 220 utilizing an example serializer 225 and an example deserializer 230. An example camera serial interface (CSI) 235 connects the MIPI camera sensor module 215 to the host platform 220 through the serializer 225 and deserializer 230. The CSI 235 carries image data, control signals and other information between the MIPI camera sensor module 215 and the host platform 220. The host platform 220 includes an example connector 240, an example ISP 245, an  example peripheral component interconnect express (PCIe) interface 250, an example host SoC 255, and an example ISP driver 260.

[0028] The example serializer 225 converts parallel data generated by the CSI 235 to serialized data. The serialized data is transmitted over a communication link 265, which may be a wireless network, such as Wi-Fi or any other wireless connectivity, a wired network, such as an Ethernet connection or any other wired connectivity, or any other communication medium. The example deserializer 230 receives the serialized data and deserializes the data back into parallel form. An example parallel communication link 265 (e.g., CSI) connects to the deserializer 230 to carry image data to the host platform 220.

[0029] The example ISP 245 processes and enhances image data received from the MIPI camera sensor module 215. The ISP 245 connects to the host SoC 255 via a high-speed serial communication interface, such as an example PCIe interface 250. The PCIe interface 250 provides high speed data transfer between the ISP 245 and the host SoC 255. In some examples, the ISP 245 connects to the unified MIPI camera driver 201 and the ISP driver 260 through the connector 240. The ISP driver 260 manages function on the ISP 245.

[0030] FIG. 3 is a block diagram of another example environment in which the example unified MIPI camera driver operates to configure a MIPI camera sensor module. The example environment 300 illustrates a MIPI camera sensor module connected over universal serial bus (USB) interface. In the example environment 300, an example unified MIPI camera driver 301 includes an example unified MIPI control interface driver 305 and an example MIPI stream interface driver 310. The unified MIPI camera driver301 is implemented on an example host SoC 315. The host SoC 315 further includes example ISP software 320 and ISP hardware 325. The ISP software 320 connects to the unified MIPI control interface driver 305 via an example CMCI 330. The ISP hardware 325 connects to the MIPI stream interface driver 310 via an example CMSI 335. The host SoC 315 includes an example USB connector 340 that connects to a USB cable 345, which is connected to  an example MIPI-to-USB converter 350. The MIPI-to-USB converter 350 communicates with an example MIPI camera sensor 365 via an example MIPI CSI 355 and an example I2C bus 360.

[0031] In the example environment 300, the MIPI camera sensor module 365 transmits image or video data via the MIPI CSI 355 to the MIPI-to-USB converter 350. The MIPI-to-USB converter 350 converts the serial data from the MIPI camera sensor module 365 to a USB output. The USB output is transmitted via a USB cable 345 to the host SoC 315. Converting the serial data to USB overcomes the length limitations associated with MIPI cables (e.g., which are limited to lengths less than or equal to 30 centimeters (cm) ) and enables transfer of image and / or video data over longer distances. The data received at the USB port 340 on the host SoC 315 is processed by the MIPI stream interface driver 310 and streamed via the CMSI 335 to the ISP hardware 325 for further processing. In some examples, the CMSI 335 streams USB video class (UVC) to the ISP hardware 325.

[0032] The example ISP software 320 configures one or more settings on the MIPI camera sensor 365. For example, the ISP software 320 can configure the MIPI camera sensor 365 by setting parameters such as exposure time, white balance, focus, aperture, gain, and other image acquisition settings. The ISP software 320 transmits the commands and / or control settings to the MIPI stream interface driver 310 via the CMCI 330 in the form of I2C signals. The unified MIPI control interface driver 305 converts the configuration and / or control commands to USB to be transmitted over the USB cable 345 to the MIPI camera sensor module 365. The MIPI to USB converter 350 converts the commands to MIPI format to be transmitted through the I2C bus 360 to the MIPI camera sensor module 365.

[0033] FIG. 4 is a block diagram of an example unified MIPI camera driver 400. The unified MIPI camera driver 400 includes an example unified MIPI control interface driver 405 and an example MIPI stream interface driver 410. The unified MIPI camera driver 400 can be used to implement one or more of the unified MIPI camera driver 101 of FIG. 1, the unified MIPI camera driver 201 of FIG. 2, and / or the unified MIPI camera driver 301 of  FIG. 3. The unified MIPI control interface driver 405 manages the configuration and control of a MIPI camera sensor module. The MIPI stream interface driver 410 manages the data stream from the MPI camera sensor module to a host device. The data stream includes pixel frame data.

[0034] FIG. 5 is a block diagram of an example implementation of the unified MIPI control interface driver 405 of FIGS. 1-4 to control / configure a MIPI camera sensor. The unified MIPI control interface driver 405 of FIG. 5 may be instantiated (e.g., creating an instance of, bring into being for any length of time, materialize, implement, etc. ) by programmable circuitry such as a Central Processor Unit (CPU) executing first instructions. Additionally or alternatively, the unified MIPI control interface driver 405 of FIG. 5 may be instantiated (e.g., creating an instance of, bring into being for any length of time, materialize, implement, etc. ) by (i) an Application Specific Integrated Circuit (ASIC) and / or (ii) a Field Programmable Gate Array (FPGA) structured and / or configured in response to execution of second instructions to perform operations corresponding to the first instructions. It should be understood that some or all of the circuitry of FIG. 5 may, thus, be instantiated at the same or different times. Some or all of the circuitry of FIG. 5 may be instantiated, for example, in one or more threads executing concurrently on hardware and / or in series on hardware. Moreover, in some examples, some or all of the circuitry of FIG. 5 may be implemented by microprocessor circuitry executing instructions and / or FPGA circuitry performing operations to implement one or more virtual machines and / or containers.

[0035] The example unified MIPI control interface driver 405 includes example conversion data loader circuitry 505, example uniform command interface circuitry 510, example conversion data parser circuitry 515, and example device specific configuration circuitry 520. The unified MIPI control interface driver 405 operates to access one or both of an example first command conversion data structure 525 from a MIPI camera sensor and / or an example second command conversion data structure 530 from a host device. In some examples the MIPI camera sensor can refer to any camera, sensor, imaging device, module, etc., that supports MIPI communications. In some  examples, the host device can be a smartphone, a laptop, tablet, embedded system (e.g., those used in automotive cameras, drones, or Internet of Things (IoT) devices) , surveillance system, etc. The unified MIPI control interface driver 405 receives control and / or configuration commands from the host device via software interface or application programming interface (API) 535. The unified MIPI control interface driver 405 maps the commands to specific registers and transmits the settings to the MIPI camera sensor via an example mobile industry processor interface 540 (e.g., MIPI CSI) .

[0036] The example unified MIPI control interface driver 405 is included in or otherwise implemented or executed by a host device, such as the host device, 120, 220, and 315 to control multiple, distinct types of MIPI camera sensors from various camera sensor vendors. Distinct types of MIPI camera sensor may have distinct control commands uniquely defined by the camera sensor vendors. The unified MIPI control interface driver 405 controls distinct types of MIPI camera sensors by using the command conversion data structures 525 and / or 530 to convert generic (or uniform) camera sensor control commands, parameters, etc., to specific control commands, parameters, etc., specified by the various camera sensor vendors for their respective MIPI camera sensors.

[0037] In the illustrated example, after the unified MIPI control interface driver 405 is activated by the host device (such as after being activated or loaded by a OS of the host device) , the conversion data loader circuitry 505 of the MIPI control interface driver 405 accesses one or more of the command conversion data structure 525 from memory / storage of a MIPI camera sensor included in, coupled to or otherwise associated with the host device (e.g., such as the MIPI camera sensor 115, 215, and 365) via hardware interface 545, and / or the command conversion data structure 530 from memory / storage of the host device via interface 550. The command conversion data structure 525 and / or the command conversion data structure 530 map generic camera sensor control commands, parameters, etc., to specific control commands, parameters, etc., utilized by the particular MIPI camera sensor. This allows MIPI camera sensors to be plug and play without  having to integrate a different camera control driver with the host device each time a different camera type or MIPI camera sensor module is used with the host device.

[0038] In the illustrated example, the conversion data loader circuitry 505 of the unified MIPI control interface driver 405 accesses (e.g., reads) one or both of the command conversion data structure 525 from a MIPI camera sensor included in, coupled to or otherwise associated with the host device, and / or the command conversion data structure 530 from memory / storage of the host device itself. For example, the command conversion data structure 525 can be stored (e.g., written, downloaded, etc. ) to memory / storage of the MIPI camera sensor by the sensor vendor / manufacturer, and the command conversion data structure 530 can be stored (e.g., written, downloaded, etc. ) to memory / storage of the host device by the device vendor / manufacturer, device user, automatically upon detection of the MIPI camera sensor, etc.

[0039] In some examples, the conversion data loader circuitry 505 performs an initial attempt to access the command conversion data structure 525 from the MIPI camera sensor, such as after the conversion data loader circuitry 505 detects the MIPI camera sensor has been coupled to the host device. In some such examples, if the initial attempt to access the command conversion data structure 525 from the MIPI camera sensor is unsuccessful, the conversion data loader circuitry 505 performs a subsequent attempt to access the command conversion data structure 530 from the memory / storage of the host device. In some examples, the command conversion data structures 525 and / or 530 supply information about the specific memory addresses of registers (e.g., register address) in the MIPI camera sensors, the purposes / usages of the specific registers in the MIPI camera sensor, specific registers settings, such as specific values that can be written to the respective registers to configure / control different parameters / settings of the MIPI camera sensor. In some examples, the command conversion data structures 525 and / or 530 also map generic MIPI camera sensor commands (also referred to as uniform MIPI camera sensor commands) , which are applicable generically (or uniformly) across multiple sensor types / models, etc., to one or more of the  specific registers and register settings of the MIPI camera sensor. For example, a generic camera sensor command can be a “set white balance” command that instructs the MIPI camera sensor to adjust the white balance, which ensures that the colors in the captured image appear natural under different lighting conditions. White balance adjustment compensates for variations in color temperature, such as tungsten lighting (indoor) or daylight (outdoor) , to maintain accurate color representation. When the host device sends the “set white balance” command to the MIPI camera sensor, the MIPI camera driver translates that generic command into one or more specific register write operations to the white balance control register. This register controls the white balance setting of the camera sensor. The register can have an example address (0x0203) and bit fields for the gain applied to the red and blue channel of the image. The bit field can be a 4-bit field representing the gain applied to the red and blue channel of the image. The values can range from 0 to 15, where higher values correspond to increased red or blue gain. The camera sensor driver calculates the appropriate red and blue gain values based on the desired white balance setting (e.g., daylight, tungsten) provided by the application. The camera sensor driver writes these gain values to the corresponding bit fields within the register, configuring the camera sensor to apply the specified white balance adjustment during image capture.

[0040] Similar mapping exists for other camera settings, such as exposure time. A generic camera sensor command “set exposure time” instructs the camera sensor to adjust the exposure time, which determines how long the sensor’s pixels are exposed to light during the image capture process. Longer exposure times result in brighter image but may introduce motion blur, while shorter exposure times reduce motion blur but may result in darker images. When the host device sends the “set exposure time” command to the camera sensor, the camera sensor driver interprets the generic command and converts it into a specific register write operation to the exposure control register. The exposure control register can have an example address (0x0102) and example bit field for the exposure time value. The bit field can be an 8-bit field that represents the desired exposure time setting. The exposure time  values can range from 0 to 255, where each unit represents a specific exposure time duration. For example, setting a value of 128 might represent an exposure time of 1 / 10th of a second. The camera sensor driver writes the desired exposure time value (e.g., 128) to the appropriate bit field within the register, configuring the camera sensor to use the specified exposure time during image capture process. Similar mapping exists for other camera settings such as gain, frame rate, resolution, etc.

[0041] In some examples, the unified MIPI control interface driver 405 includes means for accessing command conversion data. For example, the means for accessing the command conversion data may be implemented by the conversion data loader circuitry 505. In some examples, the conversion data loader circuitry 505 may be instantiated by programmable circuitry such as the example programmable circuitry 1012 of FIG. 10. For instance, the conversion data loader circuitry 505 may be instantiated by the example microprocessor 1100 of FIG. 11 executing machine executable instructions such as those implemented by at least blocks 915, 920 of FIG. 9. In some examples, the conversion data loader circuitry 505 may be instantiated by hardware logic circuitry, which may be implemented by an ASIC, XPU, or the FPGA circuitry 1200 of FIG. 12 configured and / or structured to perform operations corresponding to the machine readable instructions. Additionally or alternatively, the conversion data loader circuitry 505 may be instantiated by any other combination of hardware, software, and / or firmware. For example, the conversion data loader circuitry 505 may be implemented by at least one or more hardware circuits (e.g., processor circuitry, discrete and / or integrated analog and / or digital circuitry, an FPGA, an ASIC, an XPU, a comparator, an operational-amplifier (op-amp) , a logic circuit, etc. ) configured and / or structured to execute some or all of the machine readable instructions and / or to perform some or all of the operations corresponding to the machine readable instructions without executing software or firmware, but other structures are likewise appropriate.

[0042] The example uniform command interface circuitry 510 receives generic commands from an external source, such as the ISP or software  application of the host device to configure and / or control the MIPI camera sensor. The uniform command interface circuitry 510 receives the generic commands via a software interface or API 535.

[0043] In some examples, the unified MIPI control interface driver 405 includes means for obtaining the command. For example, the means for obtaining may be implemented by the uniform command interface circuitry 510. In some examples, the uniform command interface circuitry 510 may be instantiated by programmable circuitry such as the example programmable circuitry 1012 of FIG. 10. For instance, the uniform command interface circuitry 510 may be instantiated by the example microprocessor 1100 of FIG. 11 executing machine executable instructions such as those implemented by at least blocks 930 of FIG. 9. In some examples, the uniform command interface circuitry 510 may be instantiated by hardware logic circuitry, which may be implemented by an ASIC, XPU, or the FPGA circuitry 1200 of FIG. 12 configured and / or structured to perform operations corresponding to the machine readable instructions. Additionally or alternatively, the uniform command interface circuitry 510 may be instantiated by any other combination of hardware, software, and / or firmware. For example, the uniform command interface circuitry 510 may be implemented by at least one or more hardware circuits (e.g., processor circuitry, discrete and / or integrated analog and / or digital circuitry, an FPGA, an ASIC, an XPU, a comparator, an operational-amplifier (op-amp) , a logic circuit, etc. ) configured and / or structured to execute some or all of the machine readable instructions and / or to perform some or all of the operations corresponding to the machine readable instructions without executing software or firmware, but other structures are likewise appropriate.

[0044] The example conversion data parser circuitry 515 parses the command conversion data structure to map a generic command to one or more specific commands (e.g., specific) register settings of the MIPI camera sensor. The generic command specifies a camera device configuration generically applicable to multiple different MIPI camera sensor types, models, etc. The conversion data parser circuitry 515 obtains the generic command from the  host device (e.g., a smartphone, laptop, or embedded system) via the uniform command interface circuitry 510. The received commands are parsed to extract relevant information. This may involve interpreting command codes, parameters, and arguments to determine the desired action or configuration to be taken. The conversion data parser circuitry 515 looks up the generic command in the loaded data structure (s) and retrieves the specific register setting (s) of the camera sensor mapped to the generic command in the data structure (s) . The conversion data parser circuitry 515 order and / or format the specific register setting (s) into a buffer or data structure in preparation for writing or transmitting the command to the MIPI camera sensor. The buffer or data structure may contain fields for each register address and its corresponding value, along with additional information needed to control and / or configure the camera sensor. This buffer or data structure includes mappings between generic commands (e.g., set exposure, set white balance, etc. ) and the corresponding register addresses and values needed to achieve the desired effect and / or configuration on the camera sensor. The conversion data parser circuitry 515 populates this data structure with the desired configuration settings for the camera sensor to be written to the camera sensor. The various registers and the settings within these registers define various parameters such as exposure, gain, white balance, and other image processing parameters. Once the settings are formatted into the data structure, the conversion data parser circuitry 515 may organize the settings into the buffer for efficient transmission to the camera sensor. The buffer may be structured in a way that matches the communication protocol used to interface with the sensor (e.g., MIPI CSI, I2C, etc. )

[0045] In some examples, the unified MIPI control interface driver 405 includes means for parsing the command conversion data. For example, the means for parsing the command conversion data may be implemented by the conversion data parser circuitry 515. In some examples, the conversion data parser circuitry 515 may be instantiated by programmable circuitry such as the example programmable circuitry 1012 of FIG. 10. For instance, the conversion data parser circuitry 515 may be instantiated by the example  microprocessor 1100 of FIG. 11 executing machine executable instructions such as those implemented by at least blocks 925 of FIG. 9. In some examples, the conversion data parser circuitry 515 may be instantiated by hardware logic circuitry, which may be implemented by an ASIC, XPU, or the FPGA circuitry 1200 of FIG. 12 configured and / or structured to perform operations corresponding to the machine readable instructions. Additionally or alternatively, the conversion data parser circuitry 515 may be instantiated by any other combination of hardware, software, and / or firmware. For example, the conversion data parser circuitry 515 may be implemented by at least one or more hardware circuits (e.g., processor circuitry, discrete and / or integrated analog and / or digital circuitry, an FPGA, an ASIC, an XPU, a comparator, an operational-amplifier (op-amp) , a logic circuit, etc. ) configured and / or structured to execute some or all of the machine readable instructions and / or to perform some or all of the operations corresponding to the machine readable instructions without executing software or firmware, but other structures are likewise appropriate.

[0046] The example device specific configuration circuitry 520 accesses the specific register setting (s) determined and formatted or ordered by the example conversion data parser circuitry 515, and cause the specific register setting (s) to be written or transmitted to the MIPI camera sensor (e.g., in a proper sequence, at a proper time, etc. ) . The device specific configuration circuitry 520 obtains the buffer or data structure formatted by the conversion data parser circuitry 515 and transmits the buffer containing the formatted register settings to the MIPI camera sensor using the appropriate mobile industry processor interface 540. This involves transferring the buffer over the physical connection to the camera sensor, which may be a serial bus such as MIPI CSI, I2C bus, I3C bus or any other control interface. The device specific configuration circuitry 520 transmits a plurality of commands. The plurality of commands includes the respective sets of one or more register settings which includes a first set of one or more register settings to configure the camera sensor. The respective commands specify the respective different camera or sensor configurations applicable to the plurality of different camera or image  sensor types. The commands include the ordered sequence of register settings transmitted via the mobile industry processor interface 540. The commands may involve specific bit patterns or ordered sequences specific to the MIPI camera sensor. This sequence may involve writing to multiple registers in a specific order. The commands transmitted include one or more register settings which may include a register address of the camera and a register value to be used to set a camera sensor register identified by the register address. In some examples, the one or more register settings include an ordered sequence of register settings. The ordered sequence of register settings includes an ordered sequence of register addresses and corresponding register values to be used to set one or more camera registers identified by the register addresses.

[0047] After transmitting the settings to the camera sensor, the device specific configuration circuitry 520 may verify that the camera sensor has received and applied the settings correctly. This verification process ensures that the camera sensor is configured as intended and that there are no communication errors with the settings.

[0048] In some examples, the unified MIPI control interface driver 405 includes means for configuring the camera based on one or more register settings in the commands. For example, the means for configuring may be implemented by the device specific configuration circuitry 520. In some examples, the device specific configuration circuitry 520 may be instantiated by programmable circuitry such as the example programmable circuitry 1012 of FIG. 10. For instance, the device specific configuration circuitry 520 may be instantiated by the example microprocessor 1100 of FIG. 11 executing machine executable instructions such as those implemented by at least blocks 930 of FIG. 9. In some examples, the device specific configuration circuitry 520 may be instantiated by hardware logic circuitry, which may be implemented by an ASIC, XPU, or the FPGA circuitry 1200 of FIG. 12 configured and / or structured to perform operations corresponding to the machine readable instructions. Additionally or alternatively, the device specific configuration circuitry 520 may be instantiated by any other  combination of hardware, software, and / or firmware. For example, the device specific configuration circuitry 520 may be implemented by at least one or more hardware circuits (e.g., processor circuitry, discrete and / or integrated analog and / or digital circuitry, an FPGA, an ASIC, an XPU, a comparator, an operational-amplifier (op-amp) , a logic circuit, etc. ) configured and / or structured to execute some or all of the machine readable instructions and / or to perform some or all of the operations corresponding to the machine readable instructions without executing software or firmware, but other structures are likewise appropriate.

[0049] The first command conversion data structure 525 can be any form of data structure, such as a data file, a data record, an array, a linked list, a table, etc., capable of storing command conversion data in memory / storage of a MIPI camera sensor. In some examples, the command conversion data structure 525 may be stored in an electrically erasable programmable read-only memory (EEPROM) of the MIPI camera sensor to allow the command conversion data structure 525 to be written, revised, updated, etc., by the camera’s vendor / manufacturer, and automatically loaded by the conversion data loader circuitry 505 of the unified MIPI control interface driver 405 for plug and play operation.

[0050] In some examples, a given MIPI camera sensor has control registers with set of unique register settings defined by the respective camera sensor vendor. A given MIPI camera sensor also implements camera control algorithms to control aspects of camera behavior and image quality. For example, such camera control algorithms are designed to adjust the camera parameters and / or settings to optimize image capture in various conditions. The camera control algorithm can be specific to different camera sensor vendors.

[0051] The conversion data parser circuitry 515 converts generic command used to specify configurations / settings that are applicable across a variety of MIPI camera sensor types and models to specific parameters defined by the camera sensor vendors to effect those configurations / settings their specific MIPI camera sensor. In some examples, generic commands can  specify static parameters and / or dynamic parameters. Static parameters are settings or characteristics of a camera sensor that remain constant or change infrequently during normal operation. Static parameters may include parameters such as resolution, pixel size, sensor type, lens characteristics (e.g., fixed focal length) , format, stream on or off, etc. Dynamic parameters are settings or characteristics that change often or are adjusted dynamically during runtime to adapt to varying conditions. Dynamic parameters may include parameters such as exposure time, gain, white balance, focus, frame rate, noise reduction. A given MIPI camera sensor may have its own unique configuration parameters (e.g., set of register definition) as specified by its camera sensor vendor which are different from the configuration parameters of other MIPI camera sensors from other vendors. The specific parameters available and their range of adjustments can vary among different camera models and manufacturers.

[0052] The conversion data parser circuitry 515 uses the command conversion data structure 525 to convert the generic camera commands to the specific parameters used to control various settings of different camera sensor types. Using the command conversion data structure 525, the device specific configuration circuitry 520 can configure various MIPI camera sensor without developing a new driver each time a different camera sensor type is used. For example, generic commands such as “set exposure time, ” “adjust white balance, ” etc., can be mapped to specific register settings within the camera sensor. The mapping allows the device specific configuration circuitry 520 to cause configurations of the camera sensor parameters based on the commands.

[0053] The second command conversion data structure 530 from a host device can be any form of data structure, such as a data file, a data record, an array, a linked list, a table, etc., capable of storing command conversion data stored in memory / storage of the host device coupled to the MIPI camera sensor. The second command conversion data structure 530 is similar or identical to the first command conversion data structure 525, but is stored in the host device instead of the MIPI camera sensor. For example, the command conversion data structure may be stored in the binary input output (BIOS)  advanced configuration and power interface (ACPI) differentiated system description table (DSDT) so that it can be automatically loaded by the unified MIPI control interface driver 405 for plug and play operation.

[0054] While an example manner of implementing the unified MIPI control interface driver 405 of FIGS. 1-4 is illustrated in FIG. 5, one or more of the elements, processes, and / or devices illustrated in FIG. 5 may be combined, divided, re-arranged, omitted, eliminated, and / or implemented in any other way. Further, the example conversion data loader circuitry 505, the example uniform command interface circuitry 520, the example conversion data parser circuitry 515, and the example device specific configuration circuitry 520, and / or, more generally, the example unified MIPI control interface driver 405 of FIG. 5, may be implemented by hardware alone or by hardware in combination with software and / or firmware. Thus, for example, any of the example conversion data loader circuitry 505, the example uniform command interface circuitry 510, the example conversion data parser circuitry 515, and the example device specific configuration circuitry 520, and / or, more generally, the example unified MIPI control interface driver 405, could be implemented by programmable circuitry in combination with machine readable instructions (e.g., firmware or software) , processor circuitry, analog circuit (s) , digital circuit (s) , logic circuit (s) , programmable processor (s) , programmable microcontroller (s) , graphics processing unit (s) (GPU (s) ) , digital signal processor (s) (DSP (s) ) , ASIC (s) , programmable logic device (s) (PLD (s) ) , and / or field programmable logic device (s) (FPLD (s) ) such as FPGAs. Further still, the example unified MIPI control interface driver 405 of FIG. 5 may include one or more elements, processes, and / or devices in addition to, or instead of, those illustrated in FIG. 5, and / or may include more than one of any or all of the illustrated elements, processes and devices.

[0055] A flowchart representative of example machine readable instructions, which may be executed by programmable circuitry to implement and / or instantiate the unified MIPI control interface driver 405 of FIG. 5 and / or representative of example operations which may be performed by programmable circuitry to implement and / or instantiate the unified MIPI  control interface driver 405 of FIG. 5, are shown in FIG. 9. The machine readable instructions may be one or more executable programs or portion (s) of one or more executable programs for execution by programmable circuitry such as the programmable circuitry 1012 shown in the example processor platform 1000 discussed below in connection with FIG. 10 and / or may be one or more function (s) or portion (s) of functions to be performed by the example programmable circuitry (e.g., an FPGA) discussed below in connection with FIGS. 11 and / or 12. In some examples, the machine readable instructions cause an operation, a task, etc., to be carried out and / or performed in an automated manner in the real world. As used herein, “automated” means without human involvement.

[0056] The program may be embodied in instructions (e.g., software and / or firmware) stored on one or more non-transitory computer readable and / or machine readable storage medium such as cache memory, a magnetic-storage device or disk (e.g., a floppy disk, a Hard Disk Drive (HDD) , etc. ) , an optical-storage device or disk (e.g., a Blu-ray disk, a Compact Disk (CD) , a Digital Versatile Disk (DVD) , etc. ) , a Redundant Array of Independent Disks (RAID) , a register, ROM, a solid-state drive (SSD) , SSD memory, non-volatile memory (e.g., electrically erasable programmable read-only memory (EEPROM) , flash memory, etc. ) , volatile memory (e.g., Random Access Memory (RAM) of any type, etc. ) , and / or any other storage device or storage disk. The instructions of the non-transitory computer readable and / or machine readable medium may program and / or be executed by programmable circuitry located in one or more hardware devices, but the entire program and / or parts thereof could alternatively be executed and / or instantiated by one or more hardware devices other than the programmable circuitry and / or embodied in dedicated hardware. The machine readable instructions may be distributed across multiple hardware devices and / or executed by two or more hardware devices (e.g., a server and a client hardware device) . For example, the client hardware device may be implemented by an endpoint client hardware device (e.g., a hardware device associated with a human and / or machine user) or an intermediate client hardware device gateway (e.g., a radio access network  (RAN) ) that may facilitate communication between a server and an endpoint client hardware device. Similarly, the non-transitory computer readable storage medium may include one or more mediums. Further, although the example program is described with reference to the flowchart (s) illustrated in FIG. 9, many other methods of implementing the example unified MIPI control interface driver 405 may alternatively be used. For example, the order of execution of the blocks of the flowchart (s) may be changed, and / or some of the blocks described may be changed, eliminated, or combined. Additionally or alternatively, any or all of the blocks of the flow chart may be implemented by one or more hardware circuits (e.g., processor circuitry, discrete and / or integrated analog and / or digital circuitry, an FPGA, an ASIC, a comparator, an operational-amplifier (op-amp) , a logic circuit, etc. ) structured to perform the corresponding operation without executing software or firmware. The programmable circuitry may be distributed in different network locations and / or local to one or more hardware devices (e.g., a single-core processor (e.g., a single core CPU) , a multi-core processor (e.g., a multi-core CPU, an XPU, etc. ) ) . For example, the programmable circuitry may be a CPU and / or an FPGA located in the same package (e.g., the same integrated circuit (IC) package or in two or more separate housings) , one or more processors in a single machine, multiple processors distributed across multiple servers of a server rack, multiple processors distributed across one or more server racks, etc., and / or any combination (s) thereof.

[0057] The machine readable instructions described herein may be stored in one or more of a compressed format, an encrypted format, a fragmented format, a compiled format, an executable format, a packaged format, etc. Machine readable instructions as described herein may be stored as data (e.g., computer-readable data, machine-readable data, one or more bits (e.g., one or more computer-readable bits, one or more machine-readable bits, etc. ) , a bitstream (e.g., a computer-readable bitstream, a machine-readable bitstream, etc. ) , etc. ) or a data structure (e.g., as portion (s) of instructions, code, representations of code, etc. ) that may be utilized to create, manufacture, and / or produce machine executable instructions. For example, the machine  readable instructions may be fragmented and stored on one or more storage devices, disks and / or computing devices (e.g., servers) located at the same or different locations of a network or collection of networks (e.g., in the cloud, in edge devices, etc. ) . The machine readable instructions may require one or more of installation, modification, adaptation, updating, combining, supplementing, configuring, decryption, decompression, unpacking, distribution, reassignment, compilation, etc., in order to make them directly readable, interpretable, and / or executable by a computing device and / or other machine. For example, the machine readable instructions may be stored in multiple parts, which are individually compressed, encrypted, and / or stored on separate computing devices, wherein the parts when decrypted, decompressed, and / or combined form a set of computer-executable and / or machine executable instructions that implement one or more functions and / or operations that may together form a program such as that described herein.

[0058] In another example, the machine readable instructions may be stored in a state in which they may be read by programmable circuitry, but require addition of a library (e.g., a dynamic link library (DLL) ) , a software development kit (SDK) , an application programming interface (API) , etc., in order to execute the machine-readable instructions on a particular computing device or other device. In another example, the machine readable instructions may need to be configured (e.g., settings stored, data input, network addresses recorded, etc. ) before the machine readable instructions and / or the corresponding program (s) can be executed in whole or in part. Thus, machine readable, computer readable and / or machine readable media, as used herein, may include instructions and / or program (s) regardless of the particular format or state of the machine readable instructions and / or program (s) .

[0059] The machine readable instructions described herein can be represented by any past, present, or future instruction language, scripting language, programming language, etc. For example, the machine readable instructions may be represented using any of the following languages: C, C++, Java, C#, Perl, Python, JavaScript, HyperText Markup Language (HTML) , Structured Query Language (SQL) , Swift, etc.

[0060] As mentioned above, the example operations of FIG. 9 may be implemented using executable instructions (e.g., computer readable and / or machine readable instructions) stored on one or more non-transitory computer readable and / or machine readable media. As used herein, the terms non-transitory computer readable medium, non-transitory computer readable storage medium, non-transitory machine readable medium, and / or non-transitory machine readable storage medium are expressly defined to include any type of computer readable storage device and / or storage disk and to exclude propagating signals and to exclude transmission media. Examples of such non-transitory computer readable medium, non-transitory computer readable storage medium, non-transitory machine readable medium, and / or non-transitory machine readable storage medium include optical storage devices, magnetic storage devices, an HDD, a flash memory, a read-only memory (ROM) , a CD, a DVD, a cache, a RAM of any type, a register, and / or any other storage device or storage disk in which information is stored for any duration (e.g., for extended time periods, permanently, for brief instances, for temporarily buffering, and / or for caching of the information) . As used herein, the terms “non-transitory computer readable storage device” and “non-transitory machine readable storage device” are defined to include any physical (mechanical, magnetic and / or electrical) hardware to retain information for a time period, but to exclude propagating signals and to exclude transmission media. Examples of non-transitory computer readable storage devices and / or non-transitory machine readable storage devices include random access memory of any type, read only memory of any type, solid state memory, flash memory, optical discs, magnetic disks, disk drives, and / or redundant array of independent disks (RAID) systems. As used herein, the term “device” refers to physical structure such as mechanical and / or electrical equipment, hardware, and / or circuitry that may or may not be configured by computer readable instructions, machine readable instructions, etc., and / or manufactured to execute computer-readable instructions, machine-readable instructions, etc.

[0061] FIG. 6 is an example process flow 600 that can be implemented by the unified MIPI control interface driver 405. The unified MIPI control interface driver 405 in combination with a command conversion data structure 525 or 530 implements a camera sensor framework. The camera sensor framework is agnostic to upper layer OS. The framework can be integrated with various OS without being coupled to any specific OS. The camera sensor framework is agnostic to hardware platforms and can be used across different hardware platforms without requiring significant modifications. It provides a standardized interface for interacting with camera sensors, regardless of the underlying hardware architecture. The example process flow 600 illustrates operation of the unified MIPI control interface driver 405 to control the configuration / settings of an example MIPI camera sensor 610. For example, the MIPI camera sensor 610 can correspond to any of the MIPI camera sensor 115, 215, 365 above. The example uniform command interface circuitry 510 of the unified MIPI control interface driver 405 receives information of generic commands from an OS service or application on the host device that performs initial tuning or runtime sensor control of the MIPI camera sensor (block 615) . For example, the host device can correspond to any of the host device 120, 220, 315 above. The list of generic commands includes generic sensor parameters (e.g., logic parameters) to control and / or configure the MIPI camera sensor (block 620) . The conversion data parser circuitry 515 converts the generic sensor parameter to a device (e.g., camera sensor) specific register value (block 625) . The conversion data parser circuitry 515 maps the generic command to the camera sensor specific register using the command conversion data structure 525 or 530.

[0062] The conversion data loader circuitry 505 loads the command conversion data structure when the OS boots and temporarily stores the command conversion data structure as a local command conversion data structure 675. The command conversion data structure 525 can be stored in the specific camera sensor’s non-volatile memory (NVM) or the command conversion data structure 530 can be stored in a host device’s BIOS ACPI DSDT table 670) and / or other storage device that can be accessed by the host.  The conversion data loader circuitry 505 can read and load the command conversion data structure 525 from either the camera sensor’s NVM 525 (block 630) or can load the command conversion data structure 530 from the host device’s BIOS ACPI DSDT table 670 (block 635) . The command conversion data structure 525 or 530 is loaded as a local command conversion data structure 675. In the context of FIG. 6, the conversion data loader circuitry 505 stores the content of the command conversion data structure 525 and 530 in a local storage (e.g., local RAM) . The local command conversion data structure 675 is a data structure used to map or convert generic commands or parameters into specific settings or configuration for a hardware component, such as a camera sensor. The local command conversion data structure 675 may contain mappings between generic commands or parameters (e.g., “set exposure time” , “adjust white balance” , etc. ) and the corresponding register values, commands, or configurations understood by the MIPI camera sensor 610. The command conversion data structure 525 or 530 includes generic command to specific camera sensor registers mapping for different camera sensor types. In some examples, the camera sensor registers mapping is for a first type of camera sensor with example sensor registers, such as IMxxx 645 and a second type of camera sensor with a second type of camera sensor registers, such as OVxxx 650.

[0063] The conversion data parser circuitry 515 orders and / or formats the specific register setting (s) into a buffer or data structure in preparation for writing or transmitting the command to the MIPI camera sensor (block 640) . The buffer or data structure may contain fields for each register address and its corresponding value, along with additional information needed to control and / or configure the camera sensor. This buffer or data structure includes mappings between generic commands (e.g., set exposure, set white balance, etc. ) and the corresponding register addresses and values needed to achieve the desired effect and / or configuration on the MIPI camera sensor 610.

[0064] The device specific configuration circuitry 520 causes the specific register setting (s) to be provided (e.g., written) to an input-output (IO) backend (block 645) . The specific register setting (s) is written or transmitted  to the MIPI camera sensor (e.g., in a proper sequence, at a proper time, etc. ) via a hardware interface 665 (block 680) . In some examples, the IO backend can be a MIPI CSI, I2C bus, I3C bus, USB, ethernet, etc. The device specific configuration circuitry 520 causes the MIPI camera sensor 610 to be configured based on the command.

[0065] FIG. 7 illustrates an example operation 700 of the unified MIPI camera driver in an environment of use. The example operation 700 includes an example unified MIPI control interface driver 405 in combination with the command conversion data structure 525 or 530 to implement a camera sensor framework which is agnostic to upper layer OS 715 or the camera sensor 710. For example, the MIPI camera sensor 710 can correspond to any of the MIPI camera sensor 115, 215, 365, 610 above. The unified MIPI control interface driver 405 configures and controls different camera sensor 710 in different operating system (OS) 715. Usually, a camera driver is OS specific, however the unified MIPI control interface driver 405is OS agnostic and can be implemented on any OS. The unified MIPI control interface driver 405 facilitates communication between the OS 715 and the camera sensor 710.

[0066] The example OS 715 includes an example camera hardware abstraction layer (HAL) 745 and an example ACPI 750. The camera HAL 745 abstracts low-level details of the camera hardware and provides a standardized interface for higher-level software components, including camera applications and the OS. The camera HAL 745 decouples the camera hardware specifics from the rest of the system, allowing different camera sensors to be integrated seamlessly with the same camera application. The camera HAL 745 defines a set of application programing interfaces (APIs) that applications can use to interact with the camera sensor 710. These APIs include functions for adjusting camera parameters, managing camera features, capturing images, etc.

[0067] The example ACPI 750 manages the power states of the entire system 700. The ACPI 750 enables the OS 715 to put devices such as the camera sensor 710 into low-power states when not in use, contributing to overall power efficiency. The ACPI 750 helps the OS 715 identify and  configure the camera sensor 710 during the boot process. This involves discovering and initializing the camera sensor 710 and making them available for use by the system.

[0068] The unified MIPI control interface driver 405includes example command conversion data loader 505, example uniform command interface 510, example command conversion data parser 515 and example device specific configurator 520.

[0069] The camera HAL 745 controls the operation of the camera sensor 710 by sending commands such as exposure, white balance, focus, resolution, and frame rate to the uniform command interface 510. The unified MIPI control interface driver 405 translates the high-level commands from camera applications into low-level operations understood by the camera sensor 710. The uniform command interface 510 receives the generic command from the camera HAL 745.

[0070] The command conversion data loader 505 loads the command conversion data structure. The command conversion data structure 525 can be stored in the camera sensors EEPROM 735 or the command conversion data structure 530 can be stored in the BIOS ACPI or flash RAM 740. The data structure 525 or 530 is an offline table generated by a camera sensor vendor or an ISP vendor to describe the camera sensor’s specific parameters and its register settings. The command conversion data structure 525 or 530 is used to convert or map the generic commands from the camera HAL 745 to the camera sensor’s specific register settings which is presented as a sequence of physical register values settings.

[0071] The example command conversion data parser 515 parses the command conversion data structure (s) 525 or 530. The command conversion data parser 515 obtains the generic command from the uniform command interface 510 and looks up the generic command in the command conversion data structure (s) 525 or 530. The command conversion data parser 515 retrieves the specific register setting (s) of the camera sensor mapped to the generic command in the command conversion data structure (s) 525 or 530. The conversion data parser circuitry 515 order and / or format the specific  register setting (s) into a buffer or data structure in preparation for writing or transmitting the command to the MIPI camera sensor 710. The buffer or data structure may contain fields for each register address and its corresponding value.

[0072] The example device specific configurator 520 access the specific register setting (s) formatted or ordered by the example conversion data parser 515 and cause the specific register setting (s) to be written or transmitted to the sensor 730 (e.g., in a proper sequence, at a proper time, etc. ) . The register settings include various register addresses and register values that define various parameters such as exposure, gain, white balance, and other image processing parameters.

[0073] FIG. 8 illustrates example procedure for generating / creating command conversion data structures 525 and / or 530. In some examples, a system on chip (SoC) vendor 805 generates a command conversion data structure (block 810) . The command conversion data structure 530 is integrated into BIOS or ACPI DSDT 815. Additionally, and / or alternatively, a camera sensor vendor 820 generates the command conversion data structure (block 810) . The sensor vendor 820 stores the command conversion data structure 525 as meta data in a camera NVM 825 (e.g., EEPROM or flash) . The unified MIPI control interface driver 405 probes a camera sensor to read the meta data from the camera sensor’s NVM 825 and parse the meta data contents. If the meta data includes the command conversion data structure 525, the unified MIPI control interface driver 405loads the command conversion data structure 525 to the unified MIPI control interface driver 405 local drive. The unified MIPI control interface driver 405uses the command conversion data structure 525 to map generic commands to register settings specific to the MIPI camera sensor. The register setting (s) configures and controls the various MIPI camera sensors from various camera sensor vendors. If the meta data does not include the command conversion data structure 525, the unified MIPI control interface driver 405 queries the command conversion data structure 530 in the BIOS ACPI DSDT table 815 and load the command  conversion data structure 530 to the unified MIPI control interface driver 405 local RAM.

[0074] FIG. 9 is a flowchart representative of example machine readable instructions and / or example operations 900 that may be executed, instantiated, and / or performed by programmable circuitry to configure a MIPI camera sensor. The example machine-readable instructions and / or the example operations 900 of FIG. 9 begin at block 905, at which a host device activates the unified MIPI camera driver 400. For example, the unified MIPI camera driver 400 can be activated when the OS of the host device loads the unified MIPI camera driver 400. At block 910, the uniform command interface circuitry 510 obtains the generic configuration and control commands from an external source such as an application of the host device. The commands specify a MIPI camera sensor configuration applicable to different camera sensor types. At block 915, the conversion data loader circuitry 505 attempts to access or load the command conversion data structure 525 from memory of the MIPI camera sensor. If accessing / loading of the command conversion data structure from the MIPI camera is unsuccessful (block 915: NO) , the conversion data loader circuitry 505 accesses or loads the conversion data structure 530 from memory of the host device (block 920) , and control proceeds to block 925. If the conversion data loader circuitry 505 successfully loads the command conversion data structure 525 from memory of the MIPI camera (block 915: YES) , control also proceeds to block 925.

[0075] At block 925, the conversion data parser circuitry 515 maps the generic command obtained at block 910 to one or more specific register settings of the MIPI camera sensor based on the command conversion data. The register settings are specific to the camera sensor. The specific register settings are used to configure the MIPI camera sensor based on the generic command.

[0076] At block 930, the device specific configuration circuitry 520 transmits the one or more register settings to the camera sensor via a mobile industry processor interface 540. The device specific configuration circuitry  520 causes the camera sensor to be configured based on the command. The example instructions and / or operations 900 of FIG. 9 end.

[0077] FIG. 10 is a block diagram of an example programmable circuitry platform 1000 structured to execute and / or instantiate the example machine-readable instructions and / or the example operations of FIG. 9 to implement the unified MIPI control interface driver 405 of FIG. 5. The programmable circuitry platform 1000 can be, for example, a server, a personal computer, a workstation, a self-learning machine (e.g., a neural network) , a mobile device (e.g., a cell phone, a smart phone, a tablet such as an iPadTM) , a personal digital assistant (PDA) , an Internet appliance, a DVD player, a CD player, a digital video recorder, a Blu-ray player, a gaming console, a personal video recorder, a set top box, a headset (e.g., an augmented reality (AR) headset, a virtual reality (VR) headset, etc. ) or other wearable device, automotive cameras, or any other type of computing and / or electronic device.

[0078] The programmable circuitry platform 1000 of the illustrated example includes programmable circuitry 1012. The programmable circuitry 1012 of the illustrated example is hardware. For example, the programmable circuitry 1012 can be implemented by one or more integrated circuits, logic circuits, FPGAs, microprocessors, CPUs, GPUs, DSPs, and / or microcontrollers from any desired family or manufacturer. The programmable circuitry 1012 may be implemented by one or more semiconductor based (e.g., silicon based) devices. In this example, the programmable circuitry 1012 implements the example conversion data loader circuitry 505, the example conversion data parser circuitry 510, the example uniform command interface circuitry 515, and the example device specific configuration circuitry 520.

[0079] The programmable circuitry 1012 of the illustrated example includes a local memory 1013 (e.g., a cache, registers, etc. ) . The programmable circuitry 1012 of the illustrated example is in communication with main memory 1014, 1016, which includes a volatile memory 1014 and a non-volatile memory 1016, by a bus 1018. The volatile memory 1014 may be implemented by Synchronous Dynamic Random Access Memory (SDRAM) ,  Dynamic Random Access Memory (DRAM) ,  Dynamic Random Access Memory  and / or any other type of RAM device. The non-volatile memory 1016 may be implemented by flash memory and / or any other desired type of memory device. Access to the main memory 1014, 1016 of the illustrated example is controlled by a memory controller 1017. In some examples, the memory controller 1017 may be implemented by one or more integrated circuits, logic circuits, microcontrollers from any desired family or manufacturer, or any other type of circuitry to manage the flow of data going to and from the main memory 1014, 1016. In example FIG. 10, the example second command conversion data structure 530 may be stored in the non-volatile memory 1016.

[0080] The programmable circuitry platform 1000 of the illustrated example also includes interface circuitry 1020. The interface circuitry 1020 may be implemented by hardware in accordance with any type of interface standard, such as an Ethernet interface, a universal serial bus (USB) interface, a  interface, a near field communication (NFC) interface, a Peripheral Component Interconnect (PCI) interface, and / or a Peripheral Component Interconnect Express (PCIe) interface.

[0081] In the illustrated example, one or more input devices 1022 are connected to the interface circuitry 1020. The input device (s) 1022 permit (s) a user (e.g., a human user, a machine user, etc. ) to enter data and / or commands into the programmable circuitry 1012. The input device (s) 1022 can be implemented by, for example, an audio sensor, a microphone, a camera (still or video) , a keyboard, a button, a mouse, a touchscreen, a trackpad, a trackball, an isopoint device, and / or a voice recognition system.

[0082] One or more output devices 1024 are also connected to the interface circuitry 1020 of the illustrated example. The output device (s) 1024 can be implemented, for example, by display devices (e.g., a light emitting diode (LED) , an organic light emitting diode (OLED) , a liquid crystal display (LCD) , a cathode ray tube (CRT) display, an in-place switching (IPS) display, a touchscreen, etc. ) , a tactile output device, a printer, and / or speaker. The interface circuitry 1020 of the illustrated example, thus, typically includes a  graphics driver card, a graphics driver chip, and / or graphics processor circuitry such as a GPU.

[0083] The interface circuitry 1020 of the illustrated example also includes a communication device such as a transmitter, a receiver, a transceiver, a modem, a residential gateway, a wireless access point, and / or a network interface to facilitate exchange of data with external machines (e.g., computing devices of any kind) by a network 1026. The communication can be by, for example, an Ethernet connection, a digital subscriber line (DSL) connection, a telephone line connection, a coaxial cable system, a satellite system, a beyond-line-of-sight wireless system, a line-of-sight wireless system, a cellular telephone system, an optical connection, etc. In example FIG. 10, the interface circuitry 1020 implements the mobile industry processor interface 540, 545.

[0084] The programmable circuitry platform 1000 of the illustrated example also includes one or more mass storage discs or devices 1028 to store firmware, software, and / or data. Examples of such mass storage discs or devices 1028 include magnetic storage devices (e.g., floppy disk, drives, HDDs, etc. ) , optical storage devices (e.g., Blu-ray disks, CDs, DVDs, etc. ) , RAID systems, and / or solid-state storage discs or devices such as flash memory devices and / or SSDs.

[0085] The machine readable instructions 1032, which may be implemented by the machine readable instructions of FIG. 9, may be stored in the mass storage device 1028, in the volatile memory 1014, in the non-volatile memory 1016, and / or on at least one non-transitory computer readable storage medium such as a CD or DVD which may be removable.

[0086] FIG. 11 is a block diagram of an example implementation of the programmable circuitry 1012 of FIG. 10. In this example, the programmable circuitry 1012 of FIG. 10 is implemented by a microprocessor 1100. For example, the microprocessor 1100 may be a general-purpose microprocessor (e.g., general-purpose microprocessor circuitry) . The microprocessor 1100 executes some or all of the machine-readable instructions of the flowchart of FIG. 9 to effectively instantiate the circuitry of  FIG. 2 as logic circuits to perform operations corresponding to those machine readable instructions. In some such examples, the circuitry of FIG. 5 is instantiated by the hardware circuits of the microprocessor 1100 in combination with the machine-readable instructions. For example, the microprocessor 1100 may be implemented by multi-core hardware circuitry such as a CPU, a DSP, a GPU, an XPU, etc. Although it may include any number of example cores 1102 (e.g., 1 core) , the microprocessor 1100 of this example is a multi-core semiconductor device including N cores. The cores 1102 of the microprocessor 1100 may operate independently or may cooperate to execute machine readable instructions. For example, machine code corresponding to a firmware program, an embedded software program, or a software program may be executed by one of the cores 1102 or may be executed by multiple ones of the cores 1102 at the same or different times. In some examples, the machine code corresponding to the firmware program, the embedded software program, or the software program is split into threads and executed in parallel by two or more of the cores 1102. The software program may correspond to a portion or all of the machine readable instructions and / or operations represented by the flowchart of FIG. 9.

[0087] The cores 1102 may communicate by a first example bus 1104. In some examples, the first bus 1104 may be implemented by a communication bus to effectuate communication associated with one (s) of the cores 1102. For example, the first bus 1104 may be implemented by at least one of an Inter-Integrated Circuit (I2C) bus, a Serial Peripheral Interface (SPI) bus, a PCI bus, or a PCIe bus. Additionally or alternatively, the first bus 1104 may be implemented by any other type of computing or electrical bus. The cores 1102 may obtain data, instructions, and / or signals from one or more external devices by example interface circuitry 1106. The cores 1102 may output data, instructions, and / or signals to the one or more external devices by the interface circuitry 1106. Although the cores 1102 of this example include example local memory 1120 (e.g., Level 1 (L1) cache that may be split into an L1 data cache and an L1 instruction cache) , the microprocessor 1100 also includes example shared memory 1110 that may be shared by the cores (e.g.,  Level 2 (L2 cache) ) for high-speed access to data and / or instructions. Data and / or instructions may be transferred (e.g., shared) by writing to and / or reading from the shared memory 1110. The local memory 1120 of each of the cores 1102 and the shared memory 1110 may be part of a hierarchy of storage devices including multiple levels of cache memory and the main memory (e.g., the main memory 1014, 1016 of FIG. 10) . Typically, higher levels of memory in the hierarchy exhibit lower access time and have smaller storage capacity than lower levels of memory. Changes in the various levels of the cache hierarchy are managed (e.g., coordinated) by a cache coherency policy.

[0088] Each core 1102 may be referred to as a CPU, DSP, GPU, etc., or any other type of hardware circuitry. Each core 1102 includes control unit circuitry 1114, arithmetic and logic (AL) circuitry (sometimes referred to as an ALU) 1116, a plurality of registers 1118, the local memory 1120, and a second example bus 1122. Other structures may be present. For example, each core 1102 may include vector unit circuitry, single instruction multiple data (SIMD) unit circuitry, load / store unit (LSU) circuitry, branch / jump unit circuitry, floating-point unit (FPU) circuitry, etc. The control unit circuitry 1114 includes semiconductor-based circuits structured to control (e.g., coordinate) data movement within the corresponding core 1102. The AL circuitry 1116 includes semiconductor-based circuits structured to perform one or more mathematic and / or logic operations on the data within the corresponding core 1102. The AL circuitry 1116 of some examples performs integer based operations. In other examples, the AL circuitry 1116 also performs floating-point operations. In yet other examples, the AL circuitry 1116 may include first AL circuitry that performs integer-based operations and second AL circuitry that performs floating-point operations. In some examples, the AL circuitry 1116 may be referred to as an Arithmetic Logic Unit (ALU) .

[0089] The registers 1118 are semiconductor-based structures to store data and / or instructions such as results of one or more of the operations performed by the AL circuitry 1116 of the corresponding core 1102. For example, the registers 1118 may include vector register (s) , SIMD register (s) ,  general-purpose register (s) , flag register (s) , segment register (s) , machine-specific register (s) , instruction pointer register (s) , control register (s) , debug register (s) , memory management register (s) , machine check register (s) , etc. The registers 1118 may be arranged in a bank as shown in FIG. 11. Alternatively, the registers 1118 may be organized in any other arrangement, format, or structure, such as by being distributed throughout the core 1102 to shorten access time. The second bus 1122 may be implemented by at least one of an I2C bus, a SPI bus, a PCI bus, or a PCIe bus.

[0090] Each core 1102 and / or, more generally, the microprocessor 1100 may include additional and / or alternate structures to those shown and described above. For example, one or more clock circuits, one or more power supplies, one or more power gates, one or more cache home agents (CHAs) , one or more converged / common mesh stops (CMSs) , one or more shifters (e.g., barrel shifter (s) ) and / or other circuitry may be present. The microprocessor 1100 is a semiconductor device fabricated to include many transistors interconnected to implement the structures described above in one or more integrated circuits (ICs) contained in one or more packages.

[0091] The microprocessor 1100 may include and / or cooperate with one or more accelerators (e.g., acceleration circuitry, hardware accelerators, etc. ) . In some examples, accelerators are implemented by logic circuitry to perform certain tasks more quickly and / or efficiently than can be done by a general-purpose processor. Examples of accelerators include ASICs and FPGAs such as those discussed herein. A GPU, DSP and / or other programmable device can also be an accelerator. Accelerators may be on-board the microprocessor 1100, in the same chip package as the microprocessor 1100 and / or in one or more separate packages from the microprocessor 1100.

[0092] FIG. 12 is a block diagram of another example implementation of the programmable circuitry 1012 of FIG. 10. In this example, the programmable circuitry 1012 is implemented by FPGA circuitry 1200. For example, the FPGA circuitry 1200 may be implemented by an FPGA. The FPGA circuitry 1200 can be used, for example, to perform operations that  could otherwise be performed by the example microprocessor 1100 of FIG. 11 executing corresponding machine readable instructions. However, once configured, the FPGA circuitry 1200 instantiates the operations and / or functions corresponding to the machine readable instructions in hardware and, thus, can often execute the operations / functions faster than they could be performed by a general-purpose microprocessor executing the corresponding software.

[0093] More specifically, in contrast to the microprocessor 1100 of FIG. 11 described above (which is a general purpose device that may be programmed to execute some or all of the machine readable instructions represented by the flowchart of FIG. 9 but whose interconnections and logic circuitry are fixed once fabricated) , the FPGA circuitry 1200 of the example of FIG. 12 includes interconnections and logic circuitry that may be configured, structured, programmed, and / or interconnected in different ways after fabrication to instantiate, for example, some or all of the operations / functions corresponding to the machine readable instructions represented by the flowchart of FIG. 9. In particular, the FPGA circuitry 1200 may be thought of as an array of logic gates, interconnections, and switches. The switches can be programmed to change how the logic gates are interconnected by the interconnections, effectively forming one or more dedicated logic circuits (unless and until the FPGA circuitry 1200 is reprogrammed) . The configured logic circuits enable the logic gates to cooperate in different ways to perform different operations on data received by input circuitry. Those operations may correspond to some or all of the instructions (e.g., the software and / or firmware) represented by the flowchart of FIG. 9. As such, the FPGA circuitry 1200 may be configured and / or structured to effectively instantiate some or all of the operations / functions corresponding to the machine readable instructions of the flowchart of FIG. 9 as dedicated logic circuits to perform the operations / functions corresponding to those software instructions in a dedicated manner analogous to an ASIC. Therefore, the FPGA circuitry 1200 may perform the operations / functions corresponding to the some or all of the  machine readable instructions of FIG. 9 faster than the general-purpose microprocessor can execute the same.

[0094] In the example of FIG. 12, the FPGA circuitry 1200 is configured and / or structured in response to being programmed (and / or reprogrammed one or more times) based on a binary file. In some examples, the binary file may be compiled and / or generated based on instructions in a hardware description language (HDL) such as Lucid, Very High Speed Integrated Circuits (VHSIC) Hardware Description Language (VHDL) , or Verilog. For example, a user (e.g., a human user, a machine user, etc. ) may write code or a program corresponding to one or more operations / functions in an HDL; the code / program may be translated into a low-level language as needed; and the code / program (e.g., the code / program in the low-level language) may be converted (e.g., by a compiler, a software application, etc. ) into the binary file. In some examples, the FPGA circuitry 1200 of FIG. 12 may access and / or load the binary file to cause the FPGA circuitry 1200 of FIG. 12 to be configured and / or structured to perform the one or more operations / functions. For example, the binary file may be implemented by a bit stream (e.g., one or more computer-readable bits, one or more machine-readable bits, etc. ) , data (e.g., computer-readable data, machine-readable data, etc. ) , and / or machine-readable instructions accessible to the FPGA circuitry 1200 of FIG. 12 to cause configuration and / or structuring of the FPGA circuitry 1200 of FIG. 12, or portion (s) thereof.

[0095] In some examples, the binary file is compiled, generated, transformed, and / or otherwise output from a uniform software platform utilized to program FPGAs. For example, the uniform software platform may translate first instructions (e.g., code or a program) that correspond to one or more operations / functions in a high-level language (e.g., C, C++, Python, etc. ) into second instructions that correspond to the one or more operations / functions in an HDL. In some such examples, the binary file is compiled, generated, and / or otherwise output from the uniform software platform based on the second instructions. In some examples, the FPGA circuitry 1200 of FIG. 12 may access and / or load the binary file to cause the  FPGA circuitry 1200 of FIG. 12 to be configured and / or structured to perform the one or more operations / functions. For example, the binary file may be implemented by a bit stream (e.g., one or more computer-readable bits, one or more machine-readable bits, etc. ) , data (e.g., computer-readable data, machine-readable data, etc. ) , and / or machine-readable instructions accessible to the FPGA circuitry 1200 of FIG. 12 to cause configuration and / or structuring of the FPGA circuitry 1200 of FIG. 12, or portion (s) thereof.

[0096] The FPGA circuitry 1200 of FIG. 12, includes example input / output (I / O) circuitry 1202 to obtain and / or output data to / from example configuration circuitry 1204 and / or external hardware 1206. For example, the configuration circuitry 1204 may be implemented by interface circuitry that may obtain a binary file, which may be implemented by a bit stream, data, and / or machine-readable instructions, to configure the FPGA circuitry 1200, or portion (s) thereof. In some such examples, the configuration circuitry 1204 may obtain the binary file from a user, a machine (e.g., hardware circuitry (e.g., programmable or dedicated circuitry) that may implement an Artificial Intelligence / Machine Learning (AI / ML) model to generate the binary file) , etc., and / or any combination (s) thereof) . In some examples, the external hardware 1206 may be implemented by external hardware circuitry. For example, the external hardware 1206 may be implemented by the microprocessor 1100 of FIG. 11.

[0097] The FPGA circuitry 1200 also includes an array of example logic gate circuitry 1208, a plurality of example configurable interconnections 1210, and example storage circuitry 1212. The logic gate circuitry 1208 and the configurable interconnections 1210 are configurable to instantiate one or more operations / functions that may correspond to at least some of the machine readable instructions of FIG. 9 and / or other desired operations. The logic gate circuitry 1208 shown in FIG. 12 is fabricated in blocks or groups. Each block includes semiconductor-based electrical structures that may be configured into logic circuits. In some examples, the electrical structures include logic gates (e.g., And gates, Or gates, Nor gates, etc. ) that provide basic building blocks for logic circuits. Electrically controllable switches (e.g., transistors) are  present within each of the logic gate circuitry 1208 to enable configuration of the electrical structures and / or the logic gates to form circuits to perform desired operations / functions. The logic gate circuitry 1208 may include other electrical structures such as look-up tables (LUTs) , registers (e.g., flip-flops or latches) , multiplexers, etc.

[0098] The configurable interconnections 1210 of the illustrated example are conductive pathways, traces, vias, or the like that may include electrically controllable switches (e.g., transistors) whose state can be changed by programming (e.g., using an HDL instruction language) to activate or deactivate one or more connections between one or more of the logic gate circuitry 1208 to program desired logic circuits.

[0099] The storage circuitry 1212 of the illustrated example is structured to store result (s) of the one or more of the operations performed by corresponding logic gates. The storage circuitry 1212 may be implemented by registers or the like. In the illustrated example, the storage circuitry 1212 is distributed amongst the logic gate circuitry 1208 to facilitate access and increase execution speed.

[0100] The example FPGA circuitry 1200 of FIG. 12 also includes example dedicated operations circuitry 1214. In this example, the dedicated operations circuitry 1214 includes special purpose circuitry 1216 that may be invoked to implement commonly used functions to avoid the need to program those functions in the field. Examples of such special purpose circuitry 1216 include memory (e.g., DRAM) controller circuitry, PCIe controller circuitry, clock circuitry, transceiver circuitry, memory, and multiplier-accumulator circuitry. Other types of special purpose circuitry may be present. In some examples, the FPGA circuitry 1200 may also include example general purpose programmable circuitry 1218 such as an example CPU 1220 and / or an example DSP 1222. Other general purpose programmable circuitry 1218 may additionally or alternatively be present such as a GPU, an XPU, etc., that can be programmed to perform other operations.

[0101] Although FIGS. 11 and 12 illustrate two example implementations of the programmable circuitry 1012 of FIG. 10, many other  approaches are contemplated. For example, FPGA circuitry may include an on-board CPU, such as one or more of the example CPU 1220 of FIG. 11. Therefore, the programmable circuitry 1012 of FIG. 10 may additionally be implemented by combining at least the example microprocessor 1100 of FIG. 11 and the example FPGA circuitry 1200 of FIG. 12. In some such hybrid examples, one or more cores 1102 of FIG. 11 may execute a first portion of the machine readable instructions represented by the flowchart of FIG. 9 to perform first operation (s)  / function (s) , the FPGA circuitry 1200 of FIG. 12 may be configured and / or structured to perform second operation (s)  / function (s) corresponding to a second portion of the machine readable instructions represented by the flowchart of FIG. 9, and / or an ASIC may be configured and / or structured to perform third operation (s)  / function (s) corresponding to a third portion of the machine readable instructions represented by the flowchart of FIG. 9.

[0102] It should be understood that some or all of the circuitry of FIG. 5 may, thus, be instantiated at the same or different times. For example, same and / or different portion (s) of the microprocessor 1100 of FIG. 11 may be programmed to execute portion (s) of machine-readable instructions at the same and / or different times. In some examples, same and / or different portion (s) of the FPGA circuitry 1200 of FIG. 12 may be configured and / or structured to perform operations / functions corresponding to portion (s) of machine-readable instructions at the same and / or different times.

[0103] In some examples, some or all of the circuitry of FIG. 5 may be instantiated, for example, in one or more threads executing concurrently and / or in series. For example, the microprocessor 1100 of FIG. 11 may execute machine readable instructions in one or more threads executing concurrently and / or in series. In some examples, the FPGA circuitry 1200 of FIG. 12 may be configured and / or structured to carry out operations / functions concurrently and / or in series. Moreover, in some examples, some or all of the circuitry of FIG. 5 may be implemented within one or more virtual machines and / or containers executing on the microprocessor 1100 of FIG. 11.

[0104] In some examples, the programmable circuitry 1012 of FIG. 10 may be in one or more packages. For example, the microprocessor 1100 of FIG. 11 and / or the FPGA circuitry 1200 of FIG. 12 may be in one or more packages. In some examples, an XPU may be implemented by the programmable circuitry 1012 of FIG. 10, which may be in one or more packages. For example, the XPU may include a CPU (e.g., the microprocessor 1100 of FIG. 11, the CPU 1220 of FIG. 12, etc. ) in one package, a DSP (e.g., the DSP 1222 of FIG. 12) in another package, a GPU in yet another package, and an FPGA (e.g., the FPGA circuitry 1200 of FIG. 12) in still yet another package.

[0105] A block diagram illustrating an example software distribution platform 1305 to distribute software such as the example machine readable instructions 1032 of FIG. 10 to other hardware devices (e.g., hardware devices owned and / or operated by third parties from the owner and / or operator of the software distribution platform) is illustrated in FIG. 13. The example software distribution platform 1305 may be implemented by any computer server, data facility, cloud service, etc., capable of storing and transmitting software to other computing devices. The third parties may be customers of the entity owning and / or operating the software distribution platform 1305. For example, the entity that owns and / or operates the software distribution platform 1305 may be a developer, a seller, and / or a licensor of software such as the example machine readable instructions 1032 of FIG. 10. The third parties may be consumers, users, retailers, OEMs, etc., who purchase and / or license the software for use and / or re-sale and / or sub-licensing. In the illustrated example, the software distribution platform 1305 includes one or more servers and one or more storage devices. The storage devices store the machine readable instructions 1032, which may correspond to the example machine readable instructions of FIG. 9, as described above. The one or more servers of the example software distribution platform 1305 are in communication with an example network 1310, which may correspond to any one or more of the Internet and / or any of the example networks described above. In some examples, the one or more servers are responsive to requests  to transmit the software to a requesting party as part of a commercial transaction. Payment for the delivery, sale, and / or license of the software may be handled by the one or more servers of the software distribution platform and / or by a third party payment entity. The servers enable purchasers and / or licensors to download the machine readable instructions 1032 from the software distribution platform 1305. For example, the software, which may correspond to the example machine readable instructions of FIG. 9, may be downloaded to the example programmable circuitry platform 1000, which is to execute the machine readable instructions 1032 to implement the unified MIPI control interface driver 405. In some examples, one or more servers of the software distribution platform 1305 periodically offer, transmit, and / or force updates to the software (e.g., the example machine readable instructions 1032 of FIG. 10) to ensure improvements, patches, updates, etc., are distributed and applied to the software at the end user devices. Although referred to as software above, the distributed “software” could alternatively be firmware.

[0106] “Including” and “comprising” (and all forms and tenses thereof) are used herein to be open ended terms. Thus, whenever a claim employs any form of “include” or “comprise” (e.g., comprises, includes, comprising, including, having, etc. ) as a preamble or within a claim recitation of any kind, it is to be understood that additional elements, terms, etc., may be present without falling outside the scope of the corresponding claim or recitation. As used herein, when the phrase “at least” is used as the transition term in, for example, a preamble of a claim, it is open-ended in the same manner as the term “comprising” and “including” are open ended. The term “and / or” when used, for example, in a form such as A, B, and / or C refers to any combination or subset of A, B, C such as (1) A alone, (2) B alone, (3) C alone, (4) A with B, (5) A with C, (6) B with C, or (7) A with B and with C. As used herein in the context of describing structures, components, items, objects and / or things, the phrase “at least one of A and B” is intended to refer to implementations including any of (1) at least one A, (2) at least one B, or (3) at least one A and at least one B. Similarly, as used herein in the context of describing structures, components, items, objects and / or things, the phrase  “at least one of A or B” is intended to refer to implementations including any of (1) at least one A, (2) at least one B, or (3) at least one A and at least one B. As used herein in the context of describing the performance or execution of processes, instructions, actions, activities, etc., the phrase “at least one of A and B” is intended to refer to implementations including any of (1) at least one A, (2) at least one B, or (3) at least one A and at least one B. Similarly, as used herein in the context of describing the performance or execution of processes, instructions, actions, activities, etc., the phrase “at least one of A or B”is intended to refer to implementations including any of (1) at least one A, (2) at least one B, or (3) at least one A and at least one B.

[0107] As used herein, singular references (e.g., “a” , “an” , “first” , “second” , etc. ) do not exclude a plurality. The term “a” or “an” object, as used herein, refers to one or more of that object. The terms “a” (or “an” ) , “one or more” , and “at least one” are used interchangeably herein. Furthermore, although individually listed, a plurality of means, elements, or actions may be implemented by, e.g., the same entity or object. Additionally, although individual features may be included in different examples or claims, these may possibly be combined, and the inclusion in different examples or claims does not imply that a combination of features is not feasible and / or advantageous.

[0108] As used herein, unless otherwise stated, the term “above” describes the relationship of two parts relative to Earth. A first part is above a second part, if the second part has at least one part between Earth and the first part. Likewise, as used herein, a first part is “below” a second part when the first part is closer to the Earth than the second part. As noted above, a first part can be above or below a second part with one or more of: other parts therebetween, without other parts therebetween, with the first and second parts touching, or without the first and second parts being in direct contact with one another.

[0109] Notwithstanding the foregoing, in the case of referencing a semiconductor device (e.g., a transistor) , a semiconductor die containing a semiconductor device, and / or an integrated circuit (IC) package containing a semiconductor die during fabrication or manufacturing, “above” is not with  reference to Earth, but instead is with reference to an underlying substrate on which relevant components are fabricated, assembled, mounted, supported, or otherwise provided. Thus, as used herein and unless otherwise stated or implied from the context, a first component within a semiconductor die (e.g., a transistor or other semiconductor device) is “above” a second component within the semiconductor die when the first component is farther away from a substrate (e.g., a semiconductor wafer) during fabrication / manufacturing than the second component on which the two components are fabricated or otherwise provided. Similarly, unless otherwise stated or implied from the context, a first component within an IC package (e.g., a semiconductor die) is “above” a second component within the IC package during fabrication when the first component is farther away from a printed circuit board (PCB) to which the IC package is to be mounted or attached. It is to be understood that semiconductor devices are often used in orientation different than their orientation during fabrication. Thus, when referring to a semiconductor device (e.g., a transistor) , a semiconductor die containing a semiconductor device, and / or an integrated circuit (IC) package containing a semiconductor die during use, the definition of “above” in the preceding paragraph (i.e., the term “above” describes the relationship of two parts relative to Earth) will likely govern based on the usage context.

[0110] As used in this patent, stating that any part (e.g., a layer, film, area, region, or plate) is in any way on (e.g., positioned on, located on, disposed on, or formed on, etc. ) another part, indicates that the referenced part is either in contact with the other part, or that the referenced part is above the other part with one or more intermediate part (s) located therebetween.

[0111] As used herein, connection references (e.g., attached, coupled, connected, and joined) may include intermediate members between the elements referenced by the connection reference and / or relative movement between those elements unless otherwise indicated. As such, connection references do not necessarily infer that two elements are directly connected and / or in fixed relation to each other. As used herein, stating that any part is  in “contact” with another part is defined to mean that there is no intermediate part between the two parts.

[0112] Unless specifically stated otherwise, descriptors such as “first, ” “second, ” “third, ” etc., are used herein without imputing or otherwise indicating any meaning of priority, physical order, arrangement in a list, and / or ordering in any way, but are merely used as labels and / or arbitrary names to distinguish elements for ease of understanding the disclosed examples. In some examples, the descriptor “first” may be used to refer to an element in the detailed description, while the same element may be referred to in a claim with a different descriptor such as “second” or “third. ” In such instances, it should be understood that such descriptors are used merely for identifying those elements distinctly within the context of the discussion (e.g., within a claim) in which the elements might, for example, otherwise share a same name.

[0113] As used herein, “approximately” and “about” modify their subjects / values to recognize the potential presence of variations that occur in real world applications. For example, “approximately” and “about” may modify dimensions that may not be exact due to manufacturing tolerances and / or other real world imperfections as will be understood by persons of ordinary skill in the art. For example, “approximately” and “about” may indicate such dimensions may be within a tolerance range of + / -10%unless otherwise specified herein.

[0114] As used herein “substantially real time” refers to occurrence in a near instantaneous manner recognizing there may be real world delays for computing time, transmission, etc. Thus, unless otherwise specified, “substantially real time” refers to real time + 1 second.

[0115] As used herein, the phrase “in communication, ” including variations thereof, encompasses direct communication and / or indirect communication through one or more intermediary components, and does not require direct physical (e.g., wired) communication and / or constant communication, but rather additionally includes selective communication at  periodic intervals, scheduled intervals, aperiodic intervals, and / or one-time events.

[0116] As used herein, “programmable circuitry” is defined to include (i) one or more special purpose electrical circuits (e.g., an application specific circuit (ASIC) ) structured to perform specific operation (s) and including one or more semiconductor-based logic devices (e.g., electrical hardware implemented by one or more transistors) , and / or (ii) one or more general purpose semiconductor-based electrical circuits programmable with instructions to perform specific functions (s) and / or operation (s) and including one or more semiconductor-based logic devices (e.g., electrical hardware implemented by one or more transistors) . Examples of programmable circuitry include programmable microprocessors such as Central Processor Units (CPUs) that may execute first instructions to perform one or more operations and / or functions, Field Programmable Gate Arrays (FPGAs) that may be programmed with second instructions to cause configuration and / or structuring of the FPGAs to instantiate one or more operations and / or functions corresponding to the first instructions, Graphics Processor Units (GPUs) that may execute first instructions to perform one or more operations and / or functions, Digital Signal Processors (DSPs) that may execute first instructions to perform one or more operations and / or functions, XPUs, Network Processing Units (NPUs) one or more microcontrollers that may execute first instructions to perform one or more operations and / or functions and / or integrated circuits such as Application Specific Integrated Circuits (ASICs) . For example, an XPU may be implemented by a heterogeneous computing system including multiple types of programmable circuitry (e.g., one or more FPGAs, one or more CPUs, one or more GPUs, one or more NPUs, one or more DSPs, etc., and / or any combination (s) thereof) , and orchestration technology (e.g., application programming interface (s) (API (s) ) that may assign computing task (s) to whichever one (s) of the multiple types of programmable circuitry is / are suited and available to perform the computing task (s) .

[0117] As used herein integrated circuit / circuitry is defined as one or more semiconductor packages containing one or more circuit elements such as transistors, capacitors, inductors, resistors, current paths, diodes, etc. For example an integrated circuit may be implemented as one or more of an ASIC, an FPGA, a chip, a microchip, programmable circuitry, a semiconductor substrate coupling multiple circuit elements, a system on chip (SoC) , etc.

[0118] From the foregoing, it will be appreciated that example systems, apparatus, articles of manufacture, and methods have been disclosed that implement unified control of MIPI camera. More particularly, examples disclosed herein resolve challenges of configuring and controlling any MIPI camera using a unified camera sensor driver for the MIPI camera. Disclosed systems, apparatus, articles of manufacture, and methods are accordingly directed to one or more improvement (s) in the operation of a machine such as a computer or other electronic and / or mechanical device.

[0119] Further examples and combinations thereof include the following. Example 1 includes an apparatus to control a camera, the apparatus comprising interface circuitry, instructions, and at least one processor circuit to be programmed by the instructions to access command conversion data from at least one of memory of the camera or memory of a host device to be coupled to the camera, parse the command conversion data to map a command to one or more register settings of the camera, the command to specify a camera configuration applicable to a plurality of different camera types, the one or more register settings specific to the camera, the one or more register settings to configure the camera based on the command, and cause the one or more register settings to be transmitted to the camera via a mobile industry processor interface.

[0120] Example 2 includes the apparatus of example 1, wherein one or more of the at least one processor circuit is to attempt to access the command conversion data from the memory of the camera, and after the attempt to access the command conversion data from the memory of the camera is unsuccessful, attempt to access the command conversion data from the memory of the host device.

[0121] Example 3 includes the apparatus of any one of examples 1 or 2, wherein the command is a first command, the one or more register settings are a first set of one or more register settings, and the command conversion data is to map respective commands of a plurality of commands to respective sets of one or more register settings specific to the camera, the plurality of commands including the first command, the respective sets of one or more register settings including the first set of one or more register settings, the respective commands to specify respective different possible camera configurations applicable to the plurality of different camera types, the respective sets of one or more register settings to configure the camera based on the respective commands.

[0122] Example 4 includes the apparatus of any one of examples 1-3, wherein the one or more register settings include a register address of the camera and a register value to be used to set a camera register identified by the register address.

[0123] Example 5 includes the apparatus of any one of examples 1-4, wherein the one or more register settings include an ordered sequence of register settings, and one or more of the at least one processor circuit is to cause the ordered sequence of register settings to be transmitted to the camera via the mobile industry processor interface.

[0124] Example 6 includes the apparatus of example 5, wherein the ordered sequence of register settings includes an ordered sequence of register addresses and corresponding register values to be used to set one or more camera registers identified by the register addresses.

[0125] Example 7 includes the apparatus of any one of examples 1-6, wherein one or more of the at least one processor circuit is to access the command conversion data from the at least one of the memory of the camera or the memory of the host device after a unified camera driver applicable to the plurality of different camera types is loaded by the host device, and obtain the command via the unified camera driver.

[0126] Example 8 includes At least one non-transitory computer-readable medium comprising instructions to cause at least one processor  circuit to at least access a data structure including command conversion data, the data structure to be stored in at least one of memory of an image sensor or memory of a host device to be coupled to the image sensor, map a command to one or more register settings of the image sensor based on the command conversion data, the command to specify a sensor configuration applicable to a plurality of different image sensor types, the one or more register settings specific to the image sensor, the one or more register settings to configure the image sensor based on the command, and cause the one or more register settings to be transmitted to the image sensor via a mobile industry processor interface.

[0127] Example 9 includes the at least one non-transitory computer-readable medium of example 8, wherein the instructions are to cause one or more of the at least one processor circuit to attempt to access the data structure from the memory of the image sensor, and after the attempt to access the data structure from the memory of the image sensor is unsuccessful, attempt to access the data structure from the memory of the host device.

[0128] Example 10 includes the at least one non-transitory computer-readable medium of any one of examples 8 or 9, wherein the command is a first command, the one or more register settings are a first set of one or more register settings, and the command conversion data is to map respective commands of a plurality of commands to respective sets of one or more register settings specific to the image sensor, the plurality of commands including the first command, the respective sets of one or more register settings including the first set of one or more register settings, the respective commands to specify respective different possible sensor configurations applicable to the plurality of different image sensor types, the respective sets of one or more register settings to configure the image sensor based on the respective commands.

[0129] Example 11 includes the at least one non-transitory computer-readable medium of any one of examples 8-10, wherein the one or more register settings include a register address of the image sensor and a register value to be used to set a sensor register identified by the register address.

[0130] Example 12 includes the at least one non-transitory computer-readable medium of any one of examples 8-11, wherein the one or more register settings include an ordered sequence of register settings, and the instructions are to cause one or more of the at least one processor circuit to cause the ordered sequence of register settings to be transmitted to the image sensor via the mobile industry processor interface.

[0131] Example 13 includes the at least one non-transitory computer-readable medium of example 12, wherein the ordered sequence of register settings includes an ordered sequence of register addresses and corresponding register values to be used to set one or more sensor registers identified by the register addresses.

[0132] Example 14 includes the at least one non-transitory computer-readable medium of any one of examples 8-13, wherein the instructions are to cause one or more of the at least one processor circuit to load a unified camera driver applicable to the plurality of different image sensor types, access the data structure after the unified camera driver is loaded, and obtain the command via the unified camera driver.

[0133] Example 15 includes a method to control a camera device, the method comprising loading command conversion data from a data structure stored in at least one of memory of the camera device or memory of a host device to be coupled to the camera device, mapping, by at least one processor circuit programmed by an instruction, a command to one or more register settings of the camera device based on the command conversion data, the command to specify a device configuration applicable to a plurality of different camera device types, the one or more register settings specific to the camera device, the one or more register settings to configure the camera device based on the command, and transmitting the one or more register settings to the camera device via a mobile industry processor interface.

[0134] Example 16 includes the method of example 15, wherein the loading of the command conversion data from the data structure includes attempting to access the data structure from the memory of the camera device, and after the attempting to access the data structure from the memory of the  camera device is unsuccessful, attempting to access the data structure from the memory of the host device.

[0135] Example 17 includes the method of any one of examples 15 or 16, wherein the command is a first command, the one or more register settings are a first set of one or more register settings, and the command conversion data is to map respective commands of a plurality of commands to respective sets of one or more register settings specific to the camera device, the plurality of commands including the first command, the respective sets of one or more register settings including the first set of one or more register settings, the respective commands to specify respective different possible device configurations applicable to the plurality of different camera device types, the respective sets of one or more register settings to configure the camera device based on the respective commands.

[0136] Example 18 includes the method of any one of examples 15-17, wherein the one or more register settings include an ordered sequence of register settings, and transmitting includes transmitting the ordered sequence of register settings to the camera device via the mobile industry processor interface.

[0137] Example 19 includes the method of example 18, wherein the ordered sequence of register settings includes an ordered sequence of register addresses and corresponding register values to be used to set one or more registers of the camera device, the one or more registers identified by the register addresses.

[0138] Example 20 includes the method of any one of examples 15-19, further including loading a unified camera driver applicable to the plurality of different camera device types, the loading of the command conversion data from the data structure to occur after the loading of the unified camera driver, and obtaining the command via the unified camera driver.

[0139] The following claims are hereby incorporated into this Detailed Description by this reference. Although certain example systems, apparatus, articles of manufacture, and methods have been disclosed herein, the scope of coverage of this patent is not limited thereto. On the contrary, this patent  covers all systems, apparatus, articles of manufacture, and methods fairly falling within the scope of the claims of this patent.

Claims

1.An apparatus to control a camera, the apparatus comprising:interface circuitry;instructions; andat least one processor circuit to be programmed by the instructions to:access command conversion data from at least one of memory of the camera or memory of a host device to be coupled to the camera;parse the command conversion data to map a command to one or more register settings of the camera, the command to specify a camera configuration applicable to a plurality of different camera types, the one or more register settings specific to the camera, the one or more register settings to configure the camera based on the command; andcause the one or more register settings to be transmitted to the camera via a mobile industry processor interface.2.The apparatus of claim 1, wherein one or more of the at least one processor circuit is to:attempt to access the command conversion data from the memory of the camera; andafter the attempt to access the command conversion data from the memory of the camera is unsuccessful, attempt to access the command conversion data from the memory of the host device.3.The apparatus of claim 1, wherein the command is a first command, the one or more register settings are a first set of one or more register settings, and the command conversion data is to map respective commands of a plurality of commands to respective sets of one or more register settings specific to the camera, the plurality of commands including the first command, the respective sets of one or more register settings including the first set of one or more register settings, the respective  commands to specify respective different possible camera configurations applicable to the plurality of different camera types, the respective sets of one or more register settings to configure the camera based on the respective commands.4.The apparatus of claim 1, wherein the one or more register settings include a register address of the camera and a register value to be used to set a camera register identified by the register address.5.The apparatus of claim 1, wherein the one or more register settings include an ordered sequence of register settings, and one or more of the at least one processor circuit is to cause the ordered sequence of register settings to be transmitted to the camera via the mobile industry processor interface.6.The apparatus of claim 5, wherein the ordered sequence of register settings includes an ordered sequence of register addresses and corresponding register values to be used to set one or more camera registers identified by the register addresses.7.The apparatus of claim 1, wherein one or more of the at least one processor circuit is to:access the command conversion data from the at least one of the memory of the camera or the memory of the host device after a unified camera driver applicable to the plurality of different camera types is loaded by the host device; andobtain the command via the unified camera driver.8.At least one non-transitory computer-readable medium comprising instructions to cause at least one processor circuit to at least:access a data structure including command conversion data, the data structure to be stored in at least one of memory of an image sensor or memory of a host device to be coupled to the image sensor;map a command to one or more register settings of the image sensor based on the command conversion data, the command to specify a sensor configuration applicable to a plurality of different image sensor types, the one or more register settings specific to the image sensor, the one or more register settings to configure the image sensor based on the command; andcause the one or more register settings to be transmitted to the image sensor via a mobile industry processor interface.9.The at least one non-transitory computer-readable medium of claim 8, wherein the instructions are to cause one or more of the at least one processor circuit to:attempt to access the data structure from the memory of the image sensor; andafter the attempt to access the data structure from the memory of the image sensor is unsuccessful, attempt to access the data structure from the memory of the host device.10.The at least one non-transitory computer-readable medium of claim 8, wherein the command is a first command, the one or more register settings are a first set of one or more register settings, and the command conversion data is to map respective commands of a plurality of commands to respective sets of one or more register settings specific to the image sensor, the plurality of commands including the first command, the respective sets of one or more register settings including the first set of one or more register settings, the respective commands to specify respective different possible sensor configurations applicable to the plurality of different image sensor types, the respective sets of one or more register settings to configure the image sensor based on the respective commands.11.The at least one non-transitory computer-readable medium of claim 8, wherein the one or more register settings include a register address of the image sensor and a register value to be used to set a sensor register identified by the register address.12.The at least one non-transitory computer-readable medium of claim 8, wherein the one or more register settings include an ordered sequence of register settings, and the instructions are to cause one or more of the at least one processor circuit to cause the ordered sequence of register settings to be transmitted to the image sensor via the mobile industry processor interface.13.The at least one non-transitory computer-readable medium of claim 12, wherein the ordered sequence of register settings includes an ordered sequence of register addresses and corresponding register values to be used to set one or more sensor registers identified by the register addresses.14.The at least one non-transitory computer-readable medium of claim 8, wherein the instructions are to cause one or more of the at least one processor circuit to:load a unified camera driver applicable to the plurality of different image sensor types;access the data structure after the unified camera driver is loaded; andobtain the command via the unified camera driver.15.A method to control a camera device, the method comprising:loading command conversion data from a data structure stored in at least one of memory of the camera device or memory of a host device to be coupled to the camera device;mapping, by at least one processor circuit programmed by an instruction, a command to one or more register settings of the camera device based on the command conversion data, the command to specify a device configuration applicable to a plurality of different camera device types, the one or more register settings specific to the camera device, the one or more register settings to configure the camera device based on the command; andtransmitting the one or more register settings to the camera device via a mobile industry processor interface.16.The method of claim 15, wherein the loading of the command conversion data from the data structure includes:attempting to access the data structure from the memory of the camera device; andafter the attempting to access the data structure from the memory of the camera device is unsuccessful, attempting to access the data structure from the memory of the host device.17.The method of claim 15, wherein the command is a first command, the one or more register settings are a first set of one or more register settings, and the command conversion data is to map respective commands of a plurality of commands to respective sets of one or more register settings specific to the camera device, the plurality of commands including the first command, the respective sets of one or more register settings including the first set of one or more register settings, the respective commands to specify respective different possible device configurations applicable to the plurality of different camera device types, the respective sets of one or more register settings to configure the camera device based on the respective commands.18.The method of claim 15, wherein the one or more register settings include an ordered sequence of register settings, and transmitting includes transmitting the ordered sequence of register settings to the camera device via the mobile industry processor interface.19.The method of claim 18, wherein the ordered sequence of register settings includes an ordered sequence of register addresses and  corresponding register values to be used to set one or more registers of the camera device, the one or more registers identified by the register addresses.20.The method of claim 15, further including:loading a unified camera driver applicable to the plurality of different camera device types, the loading of the command conversion data from the data structure to occur after the loading of the unified camera driver; andobtaining the command via the unified camera driver.

Images