Array substrate and display apparatus

Abstract

An array substrate is provided. The array substrate includes a planarization layer; an anode layer including a plurality of anodes on the planarization layer; a pixel definition layer on a side of the anode layer away from the planarization layer; and a plurality of isolation grooves extending into the planarization layer. The array substrate further includes a display area. A first side, a second side, a third side, and a fourth side surround the display area. The first side is opposite to the second side. The third side is opposite to the fourth side. The array substrate further includes an integrated circuit on the second side with respect to the display area. An isolation groove of the plurality of isolation grooves is on a second side with respect to a respective anode of a plurality of anodes.

Description

ARRAY SUBSTRATE AND DISPLAY APPARATUSTECHNICAL FIELD

[0001] The present invention relates to display technology, more particularly, to an array substrate and a display apparatus.BACKGROUND

[0002] Display technologies have become a cornerstone of modern electronic devices, with advancements continually enhancing performance, efficiency, and user experience. As devices evolve, display panels are increasingly expected to deliver superior brightness, consistent color accuracy, and optimized power consumption across a variety of applications, including smartphones, televisions, and wearable devices. To meet these demands, sophisticated panel architectures and material innovations are utilized, incorporating techniques that enable precise control over light emission, pixel alignment, and visual uniformity. These developments aim to achieve high-resolution imagery, extended lifespans, and seamless integration with evolving device functionalitiesSUMMARY

[0003] In one aspect, the present disclosure provides an array substrate, comprising: a planarization layer; an anode layer comprising a plurality of anodes on the planarization layer; a pixel definition layer on a side of the anode layer away from the planarization layer; and a plurality of isolation grooves extending into the planarization layer; wherein the array substrate further comprises a display area; wherein a first side, a second side, a third side, and a fourth side surround the display area; the first side is opposite to the second side; and the third side is opposite to the fourth side; wherein the array substrate further comprises an integrated circuit on the second side with respect to the display area; wherein an isolation groove of the plurality of isolation grooves is on a second side with respect to a respective anode of a plurality of anodes.

[0004] Optionally, the isolation groove spaces apart a portion of the pixel definition layer between two adjacent subpixels into a first portion and a second portion.

[0005] Optionally, along a plane intersecting the two adjacent subpixels, the isolation groove, the first portion, and the second portion; the first portion has a first width; the second portion has a second width; and the second width is greater than the first width.

[0006] Optionally, relative to a surface of the anode layer, the first portion has a first thickness, and the second portion has a second thickness; and the second thickness is greater than the first thickness.

[0007] Optionally, a respective subpixel aperture of a respective subpixel is at least partially surrounded by the first portion on one side and at least partially surrounded by the second portion on another side; the first portion is at least on the second side of the respective subpixel aperture; the second portion is at least on the first side of the respective subpixel aperture; and the second portion surrounds a combination of the isolation groove, the first portion, and the respective subpixel aperture.

[0008] Optionally, a portion of the pixel definition layer is at least partially in an isolation groove of the plurality of isolation grooves.

[0009] Optionally, the pixel definition layer comprises a plurality of first portions spaced apart from each other, which comprise the first portion; and the second portion, which is a unitary structure; wherein the second portion is at least on the first side of each of at least multiple subpixel apertures of a plurality of subpixel apertures; and the plurality of first portions are at least on the second side of the at least multiple subpixel apertures, respectively.

[0010] Optionally, the isolation groove of the plurality of isolation grooves spaces apart a respective first portion of the plurality of first portions from the second portion; and the respective first portion spaces apart a respective subpixel aperture of the multiple subpixel apertures from the isolation groove.

[0011] Optionally, at least a portion of the respective subpixel aperture has a rectangular shape having a first edge, a second edge connected to the first edge, a third edge connected to the second edge, and a fourth edge connected to the third edge and connected to the first edge; the first edge is opposite to the third edge; the second edge is opposite to the fourth edge; the first portion at least partially surrounds the first edge and the second edge; and the second portion at least partially surrounds the third edge and the fourth edge.

[0012] Optionally, a first corner between the first edge and the second edge is on the second side of the respective subpixel aperture; a second corner between the third edge and the fourth edge is on the first side of the respective subpixel aperture; a third corner between the first edge and the fourth edge is on the third side of the respective subpixel aperture; and a fourth corner between the second edge and the third edge is on the fourth side of the respective subpixel aperture.

[0013] Optionally, the first portion has an L shape; and the isolation groove has an L shape.

[0014] Optionally, the array substrate comprises a first subpixel, a second subpixel, and a third subpixel; wherein a first subpixel aperture of the first subpixel is spaced apart from a first closest isolation groove by a first shortest distance; a second subpixel aperture of the second subpixel is spaced apart from a second closest isolation groove by a second shortest distance; a third subpixel aperture of the third subpixel is spaced apart from a third closest isolation groove by a third shortest distance; the first shortest distance is greater than the second shortest distance; and the third shortest distance is greater than the second shortest distance.

[0015] Optionally, the array substrate comprises a first subpixel, a second subpixel, and a third subpixel; wherein a first subpixel aperture of the first subpixel is spaced apart from a first closest isolation groove; a second subpixel aperture of the second subpixel is spaced apart from a second closest isolation groove; a third subpixel aperture of the third subpixel is spaced apart from a third closest isolation groove; and the second closest isolation groove has a shape different from the first closest isolation groove, and different from the third closest isolation groove.

[0016] Optionally, the first closest isolation groove has an L shape, wherein a width of the first closest isolation groove is substantially uniform; the third closest isolation groove has an L shape, wherein a width of the third closest isolation groove is substantially uniform; and the second closest isolation groove has an L shape, wherein a width of the second closest isolation groove, with respect to each arm of the L shape, gradually decreases from where two arm join together to an end of each arm.

[0017] Optionally, the second closest isolation groove comprises a first arm and a second arm connected to each other; a width of the first arm gradually decreases from where the first arm and the second arm connected together to an end of the first arm; and a width of the second arm gradually decreases from where the first arm and the second arm connected together to an end of the second arm.

[0018] Optionally, the first closest isolation groove has an L shape, wherein a width of the first closest isolation groove is substantially uniform; the third closest isolation groove has an L shape, wherein a width of the third closest isolation groove is substantially uniform; and the second closest isolation groove has an L shape, wherein a portion of the L shape where two arm join together has an increased width.

[0019] Optionally, the second closest isolation groove comprises a first arm, a second arm, and a joint portion connected to each other; the first arm is connected to the joint portion; the second arm is connected to the joint portion; the joint portion has a width greater than a width of the first arm, and greater than a width of the second arm; and the joint portion has a triangular shape.

[0020] Optionally, the array substrate further comprises a plurality of spacers; wherein a spacer of the plurality of spacers is on the first side of the second subpixel aperture.

[0021] Optionally, the array substrate comprises a first subpixel, a second subpixel, and a third subpixel; wherein a first subpixel aperture of the first subpixel is spaced apart from a first closest isolation groove; a second subpixel aperture of the second subpixel is spaced apart from a second closest isolation groove; a third subpixel aperture of the third subpixel is spaced apart from a third closest isolation groove; and the spacer of the plurality of spacers is on the second portion abutting the second subpixel aperture.

[0022] In another aspect, the present disclosure provides a display apparatus, comprising the array substrate described herein or fabricated by a method described herein, and one or more integrated circuits connected to the array substrate. BRIEF DESCRIPTION OF THE FIGURES

[0023] The following drawings are merely examples for illustrative purposes according to various disclosed embodiments and are not intended to limit the scope of the present invention.

[0024] FIG. 1 shows light emitting layer crosstalk in a related display panel.

[0025] FIG. 2 is a schematic diagram illustrating an array substrate in some embodiments according to the present disclosure.

[0026] FIG. 3 illustrates an anode that is not tilted with respect to a second direction.

[0027] FIG. 4 illustrates an anode that is tilted with respect to a second direction.

[0028] FIG. 5 illustrates a tilt of an anode in a red subpixel.

[0029] FIG. 6 illustrates a tilt of an anode in a green subpixel.

[0030] FIG. 7 illustrates a tilt of an anode in a blue subpixel.

[0031] FIG. 8 illustrates anodes of a first subpixel, a second subpixel, and a third subpixel along a first direction.

[0032] FIG. 9 illustrates anodes of a first subpixel, a second subpixel, and a third subpixel along a second direction.

[0033] FIG. 10 is a microscopic image of a portion of an array substrate in some embodiments according to the present disclosure.

[0034] FIG. 11 is a microscopic image of a portion of an array substrate in some embodiments according to the present disclosure.

[0035] FIG. 12 shows a plurality of anodes in an array substrate where isolation pillars are absent.

[0036] FIG. 13 shows a plurality of anodes and a plurality of isolation pillars in an array substrate.

[0037] FIG. 14 shows a plurality of anodes and a plurality of isolation grooves in an array substrate.

[0038] FIG. 15 shows a plurality of anodes and a plurality of isolation grooves in an array substrate.

[0039] FIG. 16 shows a plurality of anodes and a plurality of isolation grooves in an array substrate.

[0040] FIG. 17 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure.

[0041] FIG. 18 is a cross-sectional view along an A-A’ line in FIG. 16.

[0042] FIG. 19 is a zoom-in view of a portion of the array substrate depicted in FIG. 16.

[0043] FIG. 20 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure.

[0044] FIG. 21 illustrates the structure of a pixel definition layer in an array substrate in some embodiments according to the present disclosure.

[0045] FIG. 22 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure.

[0046] FIG. 23 shows a plurality of anodes and a plurality of isolation grooves in an array substrate.

[0047] FIG. 24 is a cross-sectional view along a B-B’ line in FIG. 23.

[0048] FIG. 25 is a zoom-in view of a portion of the array substrate depicted in FIG. 23.

[0049] FIG. 26 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure.

[0050] FIG. 27 illustrates the structure of a pixel definition layer in an array substrate in some embodiments according to the present disclosure.

[0051] FIG. 28 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure.

[0052] FIG. 29 illustrates the structure of a second closest isolation groove in an array substrate in some embodiments according to the present disclosure.

[0053] FIG. 30 shows a plurality of anodes and a plurality of isolation grooves in an array substrate.

[0054] FIG. 31 is a cross-sectional view along a C-C’ line in FIG. 30.

[0055] FIG. 32 is a zoom-in view of a portion of the array substrate depicted in FIG. 30.

[0056] FIG. 33 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure.

[0057] FIG. 34 illustrates the structure of a pixel definition layer in an array substrate in some embodiments according to the present disclosure.

[0058] FIG. 35 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure.

[0059] FIG. 36 illustrates the structure of a second closest isolation groove in an array substrate in some embodiments according to the present disclosure.

[0060] FIG. 37 shows a plurality of anodes and a plurality of isolation grooves in an array substrate.

[0061] FIG. 38 is a cross-sectional view along a D-D’ line in FIG. 37.

[0062] FIG. 39 is a zoom-in view of a portion of the array substrate depicted in FIG. 37.

[0063] FIG. 40 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure.

[0064] FIG. 41 illustrates the structure of a pixel definition layer in an array substrate in some embodiments according to the present disclosure.

[0065] FIG. 42 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure.DETAILED DESCRIPTION

[0066] The disclosure will now be described more specifically with reference to the following embodiments. It is to be noted that the following descriptions of some embodiments are presented herein for purpose of illustration and description only. It is not intended to be exhaustive or to be limited to the precise form disclosed.

[0067] Mobile phone products have adopted the Low-Temperature Polycrystalline Oxide (LTPO) technology and the Fanout-In-Panel (FIP) technology in combination with Tandem organic light-emitting diode technology. However, both technologies have inherent shortcomings. Tandem organic light-emitting diode technology is prone to light emitting layer crosstalk due to the influence of the common organic material layer. FIG. 1 shows light emitting layer crosstalk in a related display panel. Referring to FIG. 1, an arrow denotes an area where light emitting layer crosstalk occurs. The defect occurs due to insufficient isolation between subpixels in the light-emitting layer. Moreover, the dense wiring under the anode in the related display panel results in incomplete symmetry, limiting the leveling of the planarization layer underneath the anode. This leads to uneven anode inclinations, causing visually asymmetric color shifts.

[0068] In the related display panel (e.g., with LTPO and FIP implementation) , the primary issue is the asymmetry of color shift along the up-down direction. By comparing the color shift trajectory symmetry along the left-right direction, the root cause is identified: in the up-down direction, the tilt direction of the anode of the green subpixel is inconsistent with the tilt direction of the anode of the red subpixel or the tilt direction of the anode of the blue subpixel. This results in different brightness attenuation trends on both sides of the anode of the green subpixel in the up-down direction compared to the red subpixel and the blue subpixel, leading to a greater trajectory shift towards the anode of the green subpixel on the upper side.

[0069] For Tandem organic light-emitting diode products, the inventors of the present disclosure discover that an isolation groove around the subpixel edges to block the light emitting common layer and reduce crosstalk. In one example, isolation pillars are used on all four sides of the subpixel, reducing crosstalk. However, it does not resolve the asymmetry of color shift. The inventors of the present disclosure further discover that a single-sided isolation groove reduces crosstalk more effectively. However, a right-side single-sided isolation groove affects the thickness and slope angle of the pixel definition layer on one side of the subpixel, further worsening the left-right direction color shift asymmetry.

[0070] FIG. 2 is a schematic diagram illustrating an array substrate in some embodiments according to the present disclosure. Referring to FIG. 2, the array substrate in some embodiments has a first side S1, a second side S2 opposite to the first side S1, a third side S3, and a fourth side S4 opposite to the third side S3. The third side S3 is between the first side S1 and the second side S2. The fourth side S4 is between the first side S1 and the second side S2. The third side S3 connects the first side S1 and the second side S2. The fourth side S4 connects the first side S1 and the second side S2. A first direction DR1 is between the first side S1 and the second side S2. A second direction DR2 is between the third side S3 and the fourth side S4.

[0071] In the related array substrate, the anode shows good evenness along the second direction DR2 (between the third side S3 and the fourth side S4) , but has a significant tilt along the first direction DR1 (between the first side S1 and the second side S2) . FIG. 3 illustrates an anode that is not tilted with respect to a second direction. FIG. 4 illustrates an anode that is tilted with respect to a second direction. In one example, the anode for the green subpixel tilts toward the first side S1. In another example, the anode for the red subpixel and the anode for the blue subpixel tilt toward the second side S2. The anode tilt causes inconsistent light output on both sides of the pixel definition layer, resulting in brightness attenuation on the tilted side being lower than on the opposite side when viewed from a wide angle. FIG. 5 illustrates a tilt of an anode in a red subpixel. Referring to FIG. 5, the anode in the red subpixel tilts toward the second side S2. FIG. 6 illustrates a tilt of an anode in a green subpixel. Referring to FIG. 6, the anode in the green subpixel tilts toward the first side S1. FIG. 7 illustrates a tilt of an anode in a blue subpixel. Referring to FIG. 7, the anode in the blue subpixel tilts toward the second side S2.

[0072] FIG. 8 illustrates anodes of a first subpixel, a second subpixel, and a third subpixel along a first direction. Referring to FIG. 8, along the first direction DR1 (between the first side S1 and the second side S2) , an anode of a second subpixel (e.g., a green subpixel) tilts toward a side (e.g., the first side S1) opposite to a side (e.g., the second side) toward which an anode of a first subpixel (e.g., a red subpixel) tilts, and opposite to a side (e.g., the second side) toward which an anode of a third subpixel (e.g., a blue subpixel) tilts.

[0073] Table 1 shows brightness attenuation on a first side and a second side of the first subpixel, the second subpixel, and the third subpixel.

[0074] As shown in Table 1, with respect to the first subpixel, the brightness attenuation on the first side is greater than the brightness attenuation on the second side; with respect to the third subpixel, the brightness attenuation on the first side is greater than the brightness attenuation on the second side. However, with respect to the second subpixel, the brightness attenuation on the first side is less than the brightness attenuation on the second side. The brightness proportion of the second subpixel is higher on the first side, causing the trajectory on the first side to shift more toward the direction of a color of the light emitted by the second subpixel (e.g., toward the direction of a green light) .

[0075] FIG. 9 illustrates anodes of a first subpixel, a second subpixel, and a third subpixel along a second direction. Referring to FIG. 9, along the second direction DR2 (between the third side S3 and the fourth side S4) , anodes of a first subpixel (e.g., a red subpixel) , a second subpixel (e.g., a green subpixel) , and an anode of a third subpixel (e.g., a blue subpixel) tilt toward a same side (e.g., the fourth side) .

[0076] Table 2 shows brightness attenuation on a third side and a fourth side of the first subpixel, the second subpixel, and the third subpixel.

[0077] As shown in Table 2, with respect to the first subpixel, the brightness attenuation on the fourth side is greater than the brightness attenuation on the third side; with respect to the second subpixel, the brightness attenuation on the fourth side is greater than the brightness attenuation on the third side; and, with respect to the third subpixel, the brightness attenuation on the fourth side is greater than the brightness attenuation on the third side. The brightness proportion is higher on the fourth side for the first subpixel, the second subpixel, and the third subpixel.

[0078] In a tandem organic light-emitting diode array substrate, isolation grooves or isolation pillars are included to prevent crosstalk caused by the light emitting common layer of the tandem organic light-emitting diode array substrate.

[0079] FIG. 10 is a microscopic image of a portion of an array substrate in some embodiments according to the present disclosure. Referring to FIG. 10, in a portion of the array substrate (e.g., on a side of a subpixel) where an isolation pillar is absent, the pixel definition layer PDL has a relatively greater thickness, and a relatively greater slope angle α1.

[0080] FIG. 11 is a microscopic image of a portion of an array substrate in some embodiments according to the present disclosure. Referring to FIG. 11, in a portion of the array substrate (e.g., on a side of a subpixel) where an isolation pillar of a plurality of isolation pillars IP is present, the pixel definition layer PDL has a relatively smaller thickness, and a relatively smaller slope angle α2.

[0081] In related array substrates where the third side and the fourth side are mostly symmetrical and color shift values are relatively small, adding an isolation pillar to the fourth side (e.g., the right side) of the subpixel produces changes consistent with predictions. On the side with the isolation pillar (e.g., the fourth side or the right side) , the thickness of the pixel definition layer decreases, and the slope angle of the pixel definition layer is reduced by more than 10 degrees. This increases light output at wide viewing angles and reduces brightness attenuation on the fourth side (e.g., the right side) . However, in related array substrates with originally good color shift symmetry with respect to the third side and the fourth side, this design causes the color shift symmetry to worsen without changes to anode evenness, resulting in an increase in the color shift value with respect to the third side and the fourth side.

[0082] FIG. 12 shows a plurality of anodes in an array substrate where isolation pillars are absent. Referring to FIG. 12, the array substrate includes a first anode AD1 of a first subpixel, a second anode AD2 of a second subpixel, a third anode AD3 of a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel.

[0083] FIG. 13 shows a plurality of anodes and a plurality of isolation pillars in an array substrate. Referring to FIG. 13, the array substrate includes a first anode AD1 of a first subpixel, a second anode AD2 of a second subpixel, a third anode AD3 of a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel. In some embodiments, the array substrate further includes a plurality of isolation pillars IP. A respective isolation pillar of the plurality of isolation pillars IP is on a fourth side S4 with respect to a respective anode of a plurality of anodes.

[0084] Table 3 shows slope angles of pixel definition layers adjacent to the first subpixel, the second subpixel, and the third subpixel in array substrate depicted in FIG. 12 and FIG. 13.

[0085] As shown in Table 3, in the array substrate depicted in FIG. 12, slope angles on the fourth side and on the third side with respect to the respective anode do not differ from each other significantly. In the array substrate depicted in FIG. 13, slope angles on the fourth side are much smaller than slope angles on the third side.

[0086] Table 4 lists differences between brightness attenuation on the third side and brightness attenuation on the fourth side in array substrates depicted in FIG. 12 and FIG. 13.

[0087] As shown in Table 4, with respect to the first subpixel and the third subpixel, the difference between brightness attenuation on the third side and brightness attenuation on the fourth side is small. With respect to the second subpixel in the array substrate depicted in FIG. 12, the difference between brightness attenuation on the third side and brightness attenuation on the fourth side is small. However, with respect to the second subpixel in the array substrate depicted in FIG. 13, the difference between brightness attenuation on the third side and brightness attenuation on the fourth side is relatively large.

[0088] Table 5 lists color shift values in array substrates depicted in FIG. 12 and FIG. 13.

[0089] As shown in Table 5, color shift values are much higher in the array substrate depicted in FIG. 13 as compared to the array substrate depicted in FIG. 12.

[0090] FIG. 14 shows a plurality of anodes and a plurality of isolation grooves in an array substrate. Referring to FIG. 14, the array substrate includes a first anode AD1 of a first subpixel, a second anode AD2 of a second subpixel, a third anode AD3 of a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel. In some embodiments, the array substrate further includes a plurality of isolation grooves IG. A respective anode of a plurality of anodes is at least partially surrounded by isolation grooves on all sides. The array substrate depicted in FIG. 14 effectively reduces crosstalk, however, it fails to sufficiently address the color shift issue.

[0091] FIG. 15 shows a plurality of anodes and a plurality of isolation grooves in an array substrate. Referring to FIG. 15, the array substrate includes a first anode AD1 of a first subpixel, a second anode AD2 of a second subpixel, a third anode AD3 of a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel. In some embodiments, the array substrate further includes a plurality of isolation grooves IG. A respective isolation groove of the plurality of isolation grooves IG is on a fourth side S4 with respect to a respective anode of a plurality of anodes. The array substrate depicted in FIG. 15 further reduces crosstalk as compared to the array substrate depicted in FIG. 14. However, color shift values are much higher in the array substrate depicted in FIG. 15 as compared to the array substrate depicted in FIG. 14, as discussed above.

[0092] Accordingly, the present disclosure provides, inter alia, an array substrate and a display apparatus that substantially obviate one or more of the problems due to limitations and disadvantages of the related art. In one aspect, the present disclosure provides an array substrate. In some embodiments, the array substrate includes a planarization layer; an anode layer comprising a plurality of anodes on the planarization layer; a pixel definition layer on a side of the anode layer away from the planarization layer; and a plurality of isolation grooves extending into the planarization layer. Optionally, the array substrate further comprises a display area. Optionally, a first side, a second side, a third side, and a fourth side surround the display area. Optionally, the first side is opposite to the second side. Optionally, the third side is opposite to the fourth side. Optionally, the array substrate further comprises an integrated circuit on the second side with respect to the display area. Optionally, a respective isolation groove of the plurality of isolation grooves is on a second side with respect to a respective anode of a plurality of anodes.

[0093] FIG. 16 shows a plurality of anodes and a plurality of isolation grooves in an array substrate. Referring to FIG. 16, the array substrate includes a first anode AD1 of a first subpixel, a second anode AD2 of a second subpixel, a third anode AD3 of a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel. In some embodiments, the array substrate further includes a plurality of isolation grooves IG. A respective isolation groove of the plurality of isolation grooves IG is on a second side S2 with respect to a respective anode of a plurality of anodes. The inventors of the present disclosure discover that, surprisingly and unexpectedly, the array substrate depicted in FIG. 16 achieves excellent color shift symmetry along both the first direction DR1 and the second direction DR2. Crosstalk is also significantly reduced in the array substrate depicted in FIG. 16.

[0094] FIG. 17 is a schematic diagram illustrating the structure of an array substrate in some embodiments according to the present disclosure. Referring to FIG. 17, the array substrate in some embodiments includes a display area DA. In some embodiments, the array substrate further includes an integrated circuit (e.g., a flexible printed circuit FPC) on a second side S2 with respect to the display area DA. Optionally, the array substrate further includes a source driving circuit SDC on the second side S2 with respect to the display area DA. The source driving circuit SDC is configured to provide data signals to the display area DA. In some embodiments, the array substrate further includes a gate driving circuit GOA on a third side S3 with respect to the display area DA, and / or on a fourth side S4 with respect to the display area DA. Optionally, the second side S2 is opposite to the first side S1. Optionally, the fourth side S4 opposite to the third side S3. Optionally, the third side S3 is between the first side S1 and the second side S2. Optionally, the fourth side S4 is between the first side S1 and the second side S2. Optionally, the third side S3 connects the first side S1 and the second side S2. Optionally, the fourth side S4 connects the first side S1 and the second side S2. A first direction DR1 is between the first side S1 and the second side S2. A second direction DR2 is between the third side S3 and the fourth side S4.

[0095] FIG. 18 is a cross-sectional view along an A-A’ line in FIG. 16. FIG. 19 is a zoom-in view of a portion of the array substrate depicted in FIG. 16. Referring to FIG. 16, FIG. 18, and FIG. 19, the array substrate in some embodiments includes a base substrate BS, a barrier layer BL on the base substrate BS, a plurality of signal lines SL on a side of the barrier layer BL away from the base substrate BS, a planarization layer PLN on a side of the plurality of signal lines SL away from the base substrate BS, an anode layer ADL comprising a plurality of anodes AD on a side of the planarization layer PLN away from the base substrate BS, a pixel definition layer PDL on a side of the anode layer ADL away from the base substrate BS, and a light emitting layer EML comprising a plurality of light emitting blocks EL on a side of the anode layer ADL away from the base substrate BS.

[0096] In some embodiments, the array substrate further includes a plurality of isolation grooves IG extending into the planarization layer PLN. Optionally, a portion of the pixel definition layer PDL is at least partially in an isolation groove of the plurality of isolation grooves IG. A respective isolation groove RIG spaces apart a portion of the pixel definition layer between two adjacent subpixels (e.g., subpixels sp1 and sp2) into a first portion P1 and a second portion P2.

[0097] In some embodiments, along a plane intersecting the two adjacent subpixels, the respective isolation groove RIG, the first portion P1, and the second portion P2, the first portion P1 has a first width w1, and the second portion P2 has a second width w2. Optionally, the second width w2 is greater than the first width w1.

[0098] In some embodiments, relative to a surface of the anode layer ADL, the first portion P1 has a first thickness t1, and the second portion P2 has a second thickness t2. Optionally, the second thickness t2 is greater than the first thickness t1. The inventors of the present disclosure discover that, by having the second thickness t2 is greater than the first thickness t1, the slope angle of the pixel definition layer can be significantly improved to reduce the amount of light being shielded by the first portion P1, reducing color shift.

[0099] In some embodiments, a respective subpixel aperture RSA of a respective subpixel is at least partially surrounded by the first portion P1 on one side and at least partially surrounded by the second portion P2 on another side.

[0100] In some embodiments, the first portion P1 is at least on a second side S2 of the respective subpixel aperture RSA, and the second portion P2 is at least on a first side S1 of the respective subpixel aperture RSA, the first side S1 opposite to the second side S2.

[0101] In some embodiments, the second portion P2 surrounds a combination of the respective isolation groove RIG, the first portion P1, and the respective subpixel aperture RSA.

[0102] FIG. 20 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure. FIG. 21 illustrates the structure of a pixel definition layer in an array substrate in some embodiments according to the present disclosure. For illustration purpose, the pixel definition layer in FIG. 21 is shaded. In some embodiments, the pixel definition layer PDL includes a plurality of first portions spaced apart from each other (which includes the first portion P1 discussed above) , and the second portion P2, which is a unitary structure. In some embodiments, the second portion P2 is at least on a second side S2 of each of at least multiple subpixel apertures of a plurality of subpixel apertures. In some embodiments, the plurality of first portions are at least on a second side S2 of the at least multiple subpixel apertures, respectively.

[0103] In some embodiments, a respective isolation groove of the plurality of isolation grooves IG spaces apart a respective first portion of the plurality of first portions from the second portion P2. In some embodiments, the respective first portion spaces apart a respective subpixel aperture of the multiple subpixel apertures from the respective isolation groove.

[0104] In some embodiments, referring to FIG. 19, at least a portion of the respective subpixel aperture RSA has a rectangular shape having a first edge E1, a second edge E2 connected to the first edge E1, a third edge E3 connected to the second edge E2, and a fourth edge E4 connected to the third edge E3 and connected to the first edge E1. Optionally, the first edge E1 is opposite to the third edge E3. Optionally, the second edge E2 is opposite to the fourth edge E4. In some embodiments, the first portion P1 at least partially surrounds the first edge E1 and the second edge E2; the second portion P2 at least partially surrounds the third edge E3 and the fourth edge E4.

[0105] In some embodiments, referring to FIG. 17 and FIG. 19, a first corner between the first edge E1 and the second edge E2 is on the second side S2 of the respective subpixel aperture RSA; a second corner between the third edge E3 and the fourth edge E4 is on the first side S1 of the respective subpixel aperture RSA; a third corner between the first edge E1 and the fourth edge E4 is on the third side S3 of the respective subpixel aperture RSA; and a fourth corner between the second edge E2 and the third edge E3 is on the fourth side S4 of the respective subpixel aperture RSA.

[0106] In some embodiments, the first portion P1 at least partially surrounds the first edge E1 and the second edge E2. Optionally, the first portion P1 has an L shape. Optionally, the respective isolation groove RIG has an L shape.

[0107] FIG. 22 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure. Referring to FIG. 22, in some embodiments, the array substrate includes a first subpixel, a second subpixel, and a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel.

[0108] In some embodiments, a first subpixel aperture SA1 of the first subpixel is spaced apart from a first closest isolation groove IG1 by a first shortest distance; a second subpixel aperture SA2 of the second subpixel is spaced apart from a second closest isolation groove IG2 by a second shortest distance; and a third subpixel aperture SA3 of the third subpixel is spaced apart from a third closest isolation groove IG3 by a third shortest distance. Optionally, the first shortest distance is greater than the second shortest distance. Optionally, the third shortest distance is greater than the second shortest distance. The inventors of the present disclosure discover that, by having the first shortest distance greater than the second shortest distance, and the third shortest distance greater than the second shortest distance, the color shift issue in the second subpixel can be further improved as compared to the first subpixel and the third subpixel.

[0109] FIG. 23 shows a plurality of anodes and a plurality of isolation grooves in an array substrate. Referring to FIG. 23, the array substrate includes a first anode AD1 of a first subpixel, a second anode AD2 of a second subpixel, a third anode AD3 of a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel. In some embodiments, the array substrate further includes a plurality of isolation grooves IG. A respective isolation groove of the plurality of isolation grooves IG is on a second side S2 with respect to a respective anode of a plurality of anodes. The inventors of the present disclosure discover that, surprisingly and unexpectedly, the array substrate depicted in FIG. 23 achieves excellent color shift symmetry along both the first direction DR1 and the second direction DR2. Crosstalk is also significantly reduced in the array substrate depicted in FIG. 23.

[0110] Referring to FIG. 17, the array substrate in some embodiments includes a display area DA. In some embodiments, the array substrate further includes an integrated circuit (e.g., a flexible printed circuit FPC) on a second side S2 with respect to the display area DA. Optionally, the array substrate further includes a source driving circuit SDC on the second side S2 with respect to the display area DA. The source driving circuit SDC is configured to provide data signals to the display area DA. In some embodiments, the array substrate further includes a gate driving circuit GOA on a third side S3 with respect to the display area DA, and / or on a fourth side S4 with respect to the display area DA. Optionally, the second side S2 is opposite to the first side S1. Optionally, the fourth side S4 opposite to the third side S3. Optionally, the third side S3 is between the first side S1 and the second side S2. Optionally, the fourth side S4 is between the first side S1 and the second side S2. Optionally, the third side S3 connects the first side S1 and the second side S2. Optionally, the fourth side S4 connects the first side S1 and the second side S2. A first direction DR1 is between the first side S1 and the second side S2. A second direction DR2 is between the third side S3 and the fourth side S4.

[0111] FIG. 24 is a cross-sectional view along a B-B’ line in FIG. 23. FIG. 25 is a zoom-in view of a portion of the array substrate depicted in FIG. 23. Referring to FIG. 23, FIG. 24, and FIG. 25, the array substrate in some embodiments includes a base substrate BS, a barrier layer BL on the base substrate BS, a plurality of signal lines SL on a side of the barrier layer BL away from the base substrate BS, a planarization layer PLN on a side of the plurality of signal lines SL away from the base substrate BS, an anode layer ADL comprising a plurality of anodes AD on a side of the planarization layer PLN away from the base substrate BS, a pixel definition layer PDL on a side of the anode layer ADL away from the base substrate BS, and a light emitting layer EML comprising a plurality of light emitting blocks EL on a side of the anode layer ADL away from the base substrate BS.

[0112] In some embodiments, the array substrate further includes a plurality of isolation grooves IG extending into the planarization layer PLN. Optionally, a portion of the pixel definition layer PDL is at least partially in an isolation groove of the plurality of isolation grooves IG. A respective isolation groove RIG spaces apart a portion of the pixel definition layer between two adjacent subpixels (e.g., subpixels sp1 and sp2) into a first portion P1 and a second portion P2.

[0113] In some embodiments, along a plane intersecting the two adjacent subpixels, the respective isolation groove RIG, the first portion P1, and the second portion P2, the first portion P1 has a first width w1, and the second portion P2 has a second width w2. Optionally, the second width w2 is greater than the first width w1.

[0114] In some embodiments, relative to a surface of the anode layer ADL, the first portion P1 has a first thickness t1, and the second portion P2 has a second thickness t2. Optionally, the second thickness t2 is greater than the first thickness t1. The inventors of the present disclosure discover that, by having the second thickness t2 is greater than the first thickness t1, the slope angle of the pixel definition layer can be significantly improved to reduce the amount of light being shielded by the first portion P1, reducing color shift.

[0115] In some embodiments, a respective subpixel aperture RSA of a respective subpixel is at least partially surrounded by the first portion P1 on one side and at least partially surrounded by the second portion P2 on another side.

[0116] In some embodiments, the first portion P1 is at least on a second side S2 of the respective subpixel aperture RSA, and the second portion P2 is at least on a first side S1 of the respective subpixel aperture RSA, the first side S1 opposite to the second side S2.

[0117] In some embodiments, the second portion P2 surrounds a combination of the respective isolation groove RIG, the first portion P1, and the respective subpixel aperture RSA.

[0118] FIG. 26 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure. FIG. 27 illustrates the structure of a pixel definition layer in an array substrate in some embodiments according to the present disclosure. For illustration purpose, the pixel definition layer in FIG. 27 is shaded. In some embodiments, the pixel definition layer PDL includes a plurality of first portions spaced apart from each other (which includes the first portion P1 discussed above) , and the second portion P2, which is a unitary structure. In some embodiments, the second portion P2 is at least on a second side S2 of each of at least multiple subpixel apertures of a plurality of subpixel apertures. In some embodiments, the plurality of first portions are at least on a second side S2 of the at least multiple subpixel apertures, respectively.

[0119] In some embodiments, a respective isolation groove of the plurality of isolation grooves IG spaces apart a respective first portion of the plurality of first portions from the second portion P2. In some embodiments, the respective first portion spaces apart a respective subpixel aperture of the multiple subpixel apertures from the respective isolation groove.

[0120] In some embodiments, referring to FIG. 25, at least a portion of the respective subpixel aperture RSA has a rectangular shape having a first edge E1, a second edge E2 connected to the first edge E1, a third edge E3 connected to the second edge E2, and a fourth edge E4 connected to the third edge E3 and connected to the first edge E1. Optionally, the first edge E1 is opposite to the third edge E3. Optionally, the second edge E2 is opposite to the fourth edge E4. In some embodiments, the first portion P1 at least partially surrounds the first edge E1 and the second edge E2; the second portion P2 at least partially surrounds the third edge E3 and the fourth edge E4.

[0121] In some embodiments, referring to FIG. 17 and FIG. 25, a first corner between the first edge E1 and the second edge E2 is on the second side S2 of the respective subpixel aperture RSA; a second corner between the third edge E3 and the fourth edge E4 is on the first side S1 of the respective subpixel aperture RSA; a third corner between the first edge E1 and the fourth edge E4 is on the third side S3 of the respective subpixel aperture RSA; and a fourth corner between the second edge E2 and the third edge E3 is on the fourth side S4 of the respective subpixel aperture RSA.

[0122] In some embodiments, the first portion P1 at least partially surrounds the first edge E1 and the second edge E2. Optionally, the first portion P1 has an L shape. Optionally, the respective isolation groove RIG has an L shape.

[0123] FIG. 28 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure. Referring to FIG. 28, in some embodiments, the array substrate includes a first subpixel, a second subpixel, and a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel.

[0124] In some embodiments, a first subpixel aperture SA1 of the first subpixel is spaced apart from a first closest isolation groove IG1 by a first shortest distance; a second subpixel aperture SA2 of the second subpixel is spaced apart from a second closest isolation groove IG2 by a second shortest distance; and a third subpixel aperture SA3 of the third subpixel is spaced apart from a third closest isolation groove IG3 by a third shortest distance. Optionally, the first shortest distance is greater than the second shortest distance. Optionally, the third shortest distance is greater than the second shortest distance. The inventors of the present disclosure discover that, by having the first shortest distance greater than the second shortest distance, and the third shortest distance greater than the second shortest distance, the color shift issue in the second subpixel can be further improved as compared to the first subpixel and the third subpixel.

[0125] In some embodiments, the second closest isolation groove IG2 has a shape different from the first closest isolation groove IG1, and different from the third closest isolation groove IG3. In one particular example, the first closest isolation groove IG1 has an L shape, wherein a width of the first closest isolation groove IG1 is substantially (e.g., within a less than 10%deviation from an average value) uniform. In one particular example, the third closest isolation groove IG3 has an L shape, wherein a width of the third closest isolation groove IG3 is substantially (e.g., within a less than 10%deviation from an average value) uniform. In another example, the second closest isolation groove IG2 has an L shape, wherein a width of the second closest isolation groove IG2, with respect to each arm of the L shape, gradually decreases from where two arm join together to an end of each arm.

[0126] FIG. 29 illustrates the structure of a second closest isolation groove in an array substrate in some embodiments according to the present disclosure. Referring to FIG. 29, the second closest isolation groove IG2 in some embodiments includes a first arm AM1 and a second arm AM2 connected to each other. A width of the first arm AM1 gradually decreases from where the first arm AM1 and the second arm AM2 connected together to an end of the first arm AM1. A width of the second arm AM2 gradually decreases from where the first arm AM1 and the second arm AM2 connected together to an end of the second arm AM2.

[0127] FIG. 30 shows a plurality of anodes and a plurality of isolation grooves in an array substrate. Referring to FIG. 30, the array substrate includes a first anode AD1 of a first subpixel, a second anode AD2 of a second subpixel, a third anode AD3 of a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel. In some embodiments, the array substrate further includes a plurality of isolation grooves IG. A respective isolation groove of the plurality of isolation grooves IG is on a second side S2 with respect to a respective anode of a plurality of anodes. The inventors of the present disclosure discover that, surprisingly and unexpectedly, the array substrate depicted in FIG. 30 achieves excellent color shift symmetry along both the first direction DR1 and the second direction DR2. Crosstalk is also significantly reduced in the array substrate depicted in FIG. 30.

[0128] Referring to FIG. 17, the array substrate in some embodiments includes a display area DA. In some embodiments, the array substrate further includes an integrated circuit (e.g., a flexible printed circuit FPC) on a second side S2 with respect to the display area DA. Optionally, the array substrate further includes a source driving circuit SDC on the second side S2 with respect to the display area DA. The source driving circuit SDC is configured to provide data signals to the display area DA. In some embodiments, the array substrate further includes a gate driving circuit GOA on a third side S3 with respect to the display area DA, and / or on a fourth side S4 with respect to the display area DA. Optionally, the second side S2 is opposite to the first side S1. Optionally, the fourth side S4 opposite to the third side S3. Optionally, the third side S3 is between the first side S1 and the second side S2. Optionally, the fourth side S4 is between the first side S1 and the second side S2. Optionally, the third side S3 connects the first side S1 and the second side S2. Optionally, the fourth side S4 connects the first side S1 and the second side S2. A first direction DR1 is between the first side S1 and the second side S2. A second direction DR2 is between the third side S3 and the fourth side S4.

[0129] FIG. 31 is a cross-sectional view along a C-C’ line in FIG. 30. FIG. 32 is a zoom-in view of a portion of the array substrate depicted in FIG. 30. Referring to FIG. 30, FIG. 31, and FIG. 32, the array substrate in some embodiments includes a base substrate BS, a barrier layer BL on the base substrate BS, a plurality of signal lines SL on a side of the barrier layer BL away from the base substrate BS, a planarization layer PLN on a side of the plurality of signal lines SL away from the base substrate BS, an anode layer ADL comprising a plurality of anodes AD on a side of the planarization layer PLN away from the base substrate BS, a pixel definition layer PDL on a side of the anode layer ADL away from the base substrate BS, and a light emitting layer EML comprising a plurality of light emitting blocks EL on a side of the anode layer ADL away from the base substrate BS.

[0130] In some embodiments, the array substrate further includes a plurality of isolation grooves IG extending into the planarization layer PLN. Optionally, a portion of the pixel definition layer PDL is at least partially in an isolation groove of the plurality of isolation grooves IG. A respective isolation groove RIG spaces apart a portion of the pixel definition layer between two adjacent subpixels (e.g., subpixels sp1 and sp2) into a first portion P1 and a second portion P2.

[0131] In some embodiments, along a plane intersecting the two adjacent subpixels, the respective isolation groove RIG, the first portion P1, and the second portion P2, the first portion P1 has a first width w1, and the second portion P2 has a second width w2. Optionally, the second width w2 is greater than the first width w1.

[0132] In some embodiments, relative to a surface of the anode layer ADL, the first portion P1 has a first thickness t1, and the second portion P2 has a second thickness t2. Optionally, the second thickness t2 is greater than the first thickness t1. The inventors of the present disclosure discover that, by having the second thickness t2 is greater than the first thickness t1, the slope angle of the pixel definition layer can be significantly improved to reduce the amount of light being shielded by the first portion P1, reducing color shift.

[0133] In some embodiments, a respective subpixel aperture RSA of a respective subpixel is at least partially surrounded by the first portion P1 on one side and at least partially surrounded by the second portion P2 on another side.

[0134] In some embodiments, the first portion P1 is at least on a second side S2 of the respective subpixel aperture RSA, and the second portion P2 is at least on a first side S1 of the respective subpixel aperture RSA, the first side S1 opposite to the second side S2.

[0135] In some embodiments, the second portion P2 surrounds a combination of the respective isolation groove RIG, the first portion P1, and the respective subpixel aperture RSA.

[0136] FIG. 33 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure. FIG. 34 illustrates the structure of a pixel definition layer in an array substrate in some embodiments according to the present disclosure. For illustration purpose, the pixel definition layer in FIG. 34 is shaded. In some embodiments, the pixel definition layer PDL includes a plurality of first portions spaced apart from each other (which includes the first portion P1 discussed above) , and the second portion P2, which is a unitary structure. In some embodiments, the second portion P2 is at least on a second side S2 of each of at least multiple subpixel apertures of a plurality of subpixel apertures. In some embodiments, the plurality of first portions are at least on a second side S2 of the at least multiple subpixel apertures, respectively.

[0137] In some embodiments, a respective isolation groove of the plurality of isolation grooves IG spaces apart a respective first portion of the plurality of first portions from the second portion P2. In some embodiments, the respective first portion spaces apart a respective subpixel aperture of the multiple subpixel apertures from the respective isolation groove.

[0138] In some embodiments, referring to FIG. 32, at least a portion of the respective subpixel aperture RSA has a rectangular shape having a first edge E1, a second edge E2 connected to the first edge E1, a third edge E3 connected to the second edge E2, and a fourth edge E4 connected to the third edge E3 and connected to the first edge E1. Optionally, the first edge E1 is opposite to the third edge E3. Optionally, the second edge E2 is opposite to the fourth edge E4. In some embodiments, the first portion P1 at least partially surrounds the first edge E1 and the second edge E2; the second portion P2 at least partially surrounds the third edge E3 and the fourth edge E4.

[0139] In some embodiments, referring to FIG. 17 and FIG. 32, a first corner between the first edge E1 and the second edge E2 is on the second side S2 of the respective subpixel aperture RSA; a second corner between the third edge E3 and the fourth edge E4 is on the first side S1 of the respective subpixel aperture RSA; a third corner between the first edge E1 and the fourth edge E4 is on the third side S3 of the respective subpixel aperture RSA; and a fourth corner between the second edge E2 and the third edge E3 is on the fourth side S4 of the respective subpixel aperture RSA.

[0140] In some embodiments, the first portion P1 at least partially surrounds the first edge E1 and the second edge E2. Optionally, the first portion P1 has an L shape. Optionally, the respective isolation groove RIG has an L shape.

[0141] FIG. 35 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure. Referring to FIG. 35, in some embodiments, the array substrate includes a first subpixel, a second subpixel, and a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel.

[0142] In some embodiments, a first subpixel aperture SA1 of the first subpixel is spaced apart from a first closest isolation groove IG1 by a first shortest distance; a second subpixel aperture SA2 of the second subpixel is spaced apart from a second closest isolation groove IG2 by a second shortest distance; and a third subpixel aperture SA3 of the third subpixel is spaced apart from a third closest isolation groove IG3 by a third shortest distance. Optionally, the first shortest distance is greater than the second shortest distance. Optionally, the third shortest distance is greater than the second shortest distance. The inventors of the present disclosure discover that, by having the first shortest distance greater than the second shortest distance, and the third shortest distance greater than the second shortest distance, the color shift issue in the second subpixel can be further improved as compared to the first subpixel and the third subpixel.

[0143] In some embodiments, the second closest isolation groove IG2 has a shape different from the first closest isolation groove IG1, and different from the third closest isolation groove IG3. In one particular example, the first closest isolation groove IG1 has an L shape, wherein a width of the first closest isolation groove IG1 is substantially (e.g., within a less than 10%deviation from an average value) uniform. In one particular example, the third closest isolation groove IG3 has an L shape, wherein a width of the third closest isolation groove IG3 is substantially (e.g., within a less than 10%deviation from an average value) uniform. In another example, the second closest isolation groove IG2 has an L shape, wherein a portion of the L shape where two arm join together has an increased width.

[0144] FIG. 36 illustrates the structure of a second closest isolation groove in an array substrate in some embodiments according to the present disclosure. Referring to FIG. 36, the second closest isolation groove IG2 in some embodiments includes a first arm AM1, a second arm AM2, and a joint portion JP connected to each other. The first arm AM1 is connected to the joint portion JP, the second arm AM2 is connected to the joint portion JP. In some embodiments, the joint portion JP has a width greater than a width of the first arm AM1, and greater than a width of the second arm AM2. In one example, the joint portion JP has a triangular shape.

[0145] FIG. 37 shows a plurality of anodes and a plurality of isolation grooves in an array substrate. Referring to FIG. 37, the array substrate includes a first anode AD1 of a first subpixel, a second anode AD2 of a second subpixel, a third anode AD3 of a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel. In some embodiments, the array substrate further includes a plurality of isolation grooves IG. A respective isolation groove of the plurality of isolation grooves IG is on a second side S2 with respect to a respective anode of a plurality of anodes. The inventors of the present disclosure discover that, surprisingly and unexpectedly, the array substrate depicted in FIG. 37 achieves excellent color shift symmetry along both the first direction DR1 and the second direction DR2. Crosstalk is also significantly reduced in the array substrate depicted in FIG. 37.

[0146] Referring to FIG. 17, the array substrate in some embodiments includes a display area DA. In some embodiments, the array substrate further includes an integrated circuit (e.g., a flexible printed circuit FPC) on a second side S2 with respect to the display area DA. Optionally, the array substrate further includes a source driving circuit SDC on the second side S2 with respect to the display area DA. The source driving circuit SDC is configured to provide data signals to the display area DA. In some embodiments, the array substrate further includes a gate driving circuit GOA on a third side S3 with respect to the display area DA, and / or on a fourth side S4 with respect to the display area DA. Optionally, the second side S2 is opposite to the first side S1. Optionally, the fourth side S4 opposite to the third side S3. Optionally, the third side S3 is between the first side S1 and the second side S2. Optionally, the fourth side S4 is between the first side S1 and the second side S2. Optionally, the third side S3 connects the first side S1 and the second side S2. Optionally, the fourth side S4 connects the first side S1 and the second side S2. A first direction DR1 is between the first side S1 and the second side S2. A second direction DR2 is between the third side S3 and the fourth side S4.

[0147] FIG. 38 is a cross-sectional view along a D-D’ line in FIG. 37. FIG. 39 is a zoom-in view of a portion of the array substrate depicted in FIG. 37. Referring to FIG. 37, FIG. 38, and FIG. 39, the array substrate in some embodiments includes a base substrate BS, a barrier layer BL on the base substrate BS, a plurality of signal lines SL on a side of the barrier layer BL away from the base substrate BS, a planarization layer PLN on a side of the plurality of signal lines SL away from the base substrate BS, an anode layer ADL comprising a plurality of anodes AD on a side of the planarization layer PLN away from the base substrate BS, a pixel definition layer PDL on a side of the anode layer ADL away from the base substrate BS, and a light emitting layer EML comprising a plurality of light emitting blocks EL on a side of the anode layer ADL away from the base substrate BS.

[0148] In some embodiments, the array substrate further includes a plurality of isolation grooves IG extending into the planarization layer PLN. Optionally, a portion of the pixel definition layer PDL is at least partially in an isolation groove of the plurality of isolation grooves IG. A respective isolation groove RIG spaces apart a portion of the pixel definition layer between two adjacent subpixels (e.g., subpixels sp1 and sp2) into a first portion P1 and a second portion P2.

[0149] In some embodiments, along a plane intersecting the two adjacent subpixels, the respective isolation groove RIG, the first portion P1, and the second portion P2, the first portion P1 has a first width w1, and the second portion P2 has a second width w2. Optionally, the second width w2 is greater than the first width w1.

[0150] In some embodiments, relative to a surface of the anode layer ADL, the first portion P1 has a first thickness t1, and the second portion P2 has a second thickness t2. Optionally, the second thickness t2 is greater than the first thickness t1. The inventors of the present disclosure discover that, by having the second thickness t2 is greater than the first thickness t1, the slope angle of the pixel definition layer can be significantly improved to reduce the amount of light being shielded by the first portion P1, reducing color shift.

[0151] In some embodiments, a respective subpixel aperture RSA of a respective subpixel is at least partially surrounded by the first portion P1 on one side and at least partially surrounded by the second portion P2 on another side.

[0152] In some embodiments, the first portion P1 is at least on a second side S2 of the respective subpixel aperture RSA, and the second portion P2 is at least on a first side S1 of the respective subpixel aperture RSA, the first side S1 opposite to the second side S2.

[0153] In some embodiments, the second portion P2 surrounds a combination of the respective isolation groove RIG, the first portion P1, and the respective subpixel aperture RSA.

[0154] FIG. 40 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure. FIG. 41 illustrates the structure of a pixel definition layer in an array substrate in some embodiments according to the present disclosure. For illustration purpose, the pixel definition layer in FIG. 41 is shaded. In some embodiments, the pixel definition layer PDL includes a plurality of first portions spaced apart from each other (which includes the first portion P1 discussed above) , and the second portion P2, which is a unitary structure. In some embodiments, the second portion P2 is at least on a second side S2 of each of at least multiple subpixel apertures of a plurality of subpixel apertures. In some embodiments, the plurality of first portions are at least on a second side S2 of the at least multiple subpixel apertures, respectively.

[0155] In some embodiments, a respective isolation groove of the plurality of isolation grooves IG spaces apart a respective first portion of the plurality of first portions from the second portion P2. In some embodiments, the respective first portion spaces apart a respective subpixel aperture of the multiple subpixel apertures from the respective isolation groove.

[0156] In some embodiments, referring to FIG. 39, at least a portion of the respective subpixel aperture RSA has a rectangular shape having a first edge E1, a second edge E2 connected to the first edge E1, a third edge E3 connected to the second edge E2, and a fourth edge E4 connected to the third edge E3 and connected to the first edge E1. Optionally, the first edge E1 is opposite to the third edge E3. Optionally, the second edge E2 is opposite to the fourth edge E4. In some embodiments, the first portion P1 at least partially surrounds the first edge E1 and the second edge E2; the second portion P2 at least partially surrounds the third edge E3 and the fourth edge E4.

[0157] In some embodiments, referring to FIG. 17 and FIG. 39, a first corner between the first edge E1 and the second edge E2 is on the second side S2 of the respective subpixel aperture RSA; a second corner between the third edge E3 and the fourth edge E4 is on the first side S1 of the respective subpixel aperture RSA; a third corner between the first edge E1 and the fourth edge E4 is on the third side S3 of the respective subpixel aperture RSA; and a fourth corner between the second edge E2 and the third edge E3 is on the fourth side S4 of the respective subpixel aperture RSA.

[0158] In some embodiments, the first portion P1 at least partially surrounds the first edge E1 and the second edge E2. Optionally, the first portion P1 has an L shape. Optionally, the respective isolation groove RIG has an L shape.

[0159] FIG. 42 illustrates an arrangement of the plurality of first portions, the second portions, and multiple subpixel apertures of a plurality of subpixel apertures in an array substrate in some embodiments according to the present disclosure. Referring to FIG. 42, in some embodiments, the array substrate includes a first subpixel, a second subpixel, and a third subpixel. In one example, the first subpixel is a red subpixel, the second subpixel is a green subpixel, and the third subpixel is a blue subpixel.

[0160] In some embodiments, a first subpixel aperture SA1 of the first subpixel is spaced apart from a first closest isolation groove IG1 by a first shortest distance; a second subpixel aperture SA2 of the second subpixel is spaced apart from a second closest isolation groove IG2 by a second shortest distance; and a third subpixel aperture SA3 of the third subpixel is spaced apart from a third closest isolation groove IG3 by a third shortest distance. Optionally, the first shortest distance is greater than the second shortest distance. Optionally, the third shortest distance is greater than the second shortest distance. The inventors of the present disclosure discover that, by having the first shortest distance greater than the second shortest distance, and the third shortest distance greater than the second shortest distance, the color shift issue in the second subpixel can be further improved as compared to the first subpixel and the third subpixel.

[0161] In some embodiments, the array substrate further includes a plurality of spacers PS. A spacer of the plurality of spacers PS is on a first side S1 of the second subpixel aperture SA2. In some embodiments, the second subpixel aperture SA2 is at least partially surrounded by a first portion P1 on one side and at least partially surrounded by the second portion P2 on another side. In some embodiments, the first portion P1 is at least on a second side S2 of the second subpixel aperture SA2, and the second portion P2 is at least on a first side S1 of the second subpixel aperture SA2, the first side S1 opposite to the second side S2. In some embodiments, the second portion P2 surrounds a combination of the second isolation groove IG2, the first portion P1, and the second subpixel aperture SA2. In some embodiments, the spacer of the plurality of spacers PS is on the second portion P2 abutting the second subpixel aperture SA2.

[0162] The inventors of the present disclosure discover that, by having the respective spacer of the plurality of spacers PS is on a first side S1 of the second subpixel aperture SA2, the thickness of the pixel definition layer and the slope angle of the pixel definition layer can be increased, reducing light output on the second side S2. This unique structure further improves color shift asymmetry.

[0163] In another aspect, the present disclosure provides a display apparatus, comprising the array substrate described herein or fabricated by a method described, and one or more integrated circuits connected to the array substrate. Examples of appropriate display apparatuses include, but are not limited to, an electronic paper, a mobile phone, a tablet computer, a television, a monitor, a notebook computer, a digital album, a GPS, etc. Optionally, the display apparatus is an organic light emitting diode display apparatus. Optionally, the display apparatus is a micro light emitting diode display apparatus. Optionally, the display apparatus is a mini light emitting diode display apparatus.

[0164] In another aspect, the present disclosure provides a method of fabricating an array substrate. In some embodiments, the method includes forming a planarization layer; forming an anode layer comprising a plurality of anodes on the planarization layer; forming a pixel definition layer on a side of the anode layer away from the planarization layer; and forming a plurality of isolation grooves extending into the planarization layer. Optionally, the array substrate comprises a display area. Optionally, a first side, a second side, a third side, and a fourth side surround the display area. Optionally, the first side is opposite to the second side. Optionally, the third side is opposite to the fourth side. Optionally, the method further comprises forming an integrated circuit on the second side with respect to the display area. Optionally, a respective isolation groove of the plurality of isolation grooves is on a second side with respect to a respective anode of a plurality of anodes.

[0165] The foregoing description of the embodiments of the invention has been presented for purposes of illustration and description. It is not intended to be exhaustive or to limit the invention to the precise form or to exemplary embodiments disclosed. Accordingly, the foregoing description should be regarded as illustrative rather than restrictive. Obviously, many modifications and variations will be apparent to practitioners skilled in this art. The embodiments are chosen and described in order to explain the principles of the invention and its best mode practical application, thereby to enable persons skilled in the art to understand the invention for various embodiments and with various modifications as are suited to the particular use or implementation contemplated. It is intended that the scope of the invention be defined by the claims appended hereto and their equivalents in which all terms are meant in their broadest reasonable sense unless otherwise indicated. Therefore, the term “the invention” , “the present invention” or the like does not necessarily limit the claim scope to a specific embodiment, and the reference to exemplary embodiments of the invention does not imply a limitation on the invention, and no such limitation is to be inferred. The invention is limited only by the spirit and scope of the appended claims. Moreover, these claims may refer to use “first” , “second” , etc. following with noun or element. Such terms should be understood as a nomenclature and should not be construed as giving the limitation on the number of the elements modified by such nomenclature unless specific number has been given. Any advantages and benefits described may not apply to all embodiments of the invention. It should be appreciated that variations may be made in the embodiments described by persons skilled in the art without departing from the scope of the present invention as defined by the following claims. Moreover, no element and component in the present disclosure is intended to be dedicated to the public regardless of whether the element or component is explicitly recited in the following claims.

Claims

1.An array substrate, comprising:a planarization layer;an anode layer comprising a plurality of anodes on the planarization layer;a pixel definition layer on a side of the anode layer away from the planarization layer; anda plurality of isolation grooves extending into the planarization layer;wherein the array substrate further comprises a display area;wherein a first side, a second side, a third side, and a fourth side surround the display area;the first side is opposite to the second side; andthe third side is opposite to the fourth side;wherein the array substrate further comprises an integrated circuit on the second side with respect to the display area;wherein an isolation groove of the plurality of isolation grooves is on a second side with respect to a respective anode of a plurality of anodes.2.The array substrate of claim 1, wherein the isolation groove spaces apart a portion of the pixel definition layer between two adjacent subpixels into a first portion and a second portion.3.The array substrate of claim 2, wherein, along a plane intersecting the two adjacent subpixels, the isolation groove, the first portion, and the second portion;the first portion has a first width;the second portion has a second width; andthe second width is greater than the first width.4.The array substrate of claim 2, wherein, relative to a surface of the anode layer, the first portion has a first thickness, and the second portion has a second thickness; andthe second thickness is greater than the first thickness.5.The array substrate of claim 2, wherein a respective subpixel aperture of a respective subpixel is at least partially surrounded by the first portion on one side and at least partially surrounded by the second portion on another side;the first portion is at least on the second side of the respective subpixel aperture;the second portion is at least on the first side of the respective subpixel aperture; andthe second portion surrounds a combination of the isolation groove, the first portion, and the respective subpixel aperture.6.The array substrate of any one of claims 1 to 5, wherein a portion of the pixel definition layer is at least partially in an isolation groove of the plurality of isolation grooves.7.The array substrate of any one of claims 1 to 6, wherein the pixel definition layer comprises:a plurality of first portions spaced apart from each other, which comprise the first portion; andthe second portion, which is a unitary structure;wherein the second portion is at least on the first side of each of at least multiple subpixel apertures of a plurality of subpixel apertures; andthe plurality of first portions are at least on the second side of the at least multiple subpixel apertures, respectively.8.The array substrate of claim 7, wherein the isolation groove spaces apart a respective first portion of the plurality of first portions from the second portion; andthe respective first portion spaces apart a respective subpixel aperture of the multiple subpixel apertures from the isolation groove.9.The array substrate of any one of claims 2 to 5, wherein at least a portion of the respective subpixel aperture has a rectangular shape having a first edge, a second edge connected to the first edge, a third edge connected to the second edge, and a fourth edge connected to the third edge and connected to the first edge;the first edge is opposite to the third edge;the second edge is opposite to the fourth edge;the first portion at least partially surrounds the first edge and the second edge; andthe second portion at least partially surrounds the third edge and the fourth edge.10.The array substrate of claim 9, wherein a first corner between the first edge and the second edge is on the second side of the respective subpixel aperture;a second corner between the third edge and the fourth edge is on the first side of the respective subpixel aperture;a third corner between the first edge and the fourth edge is on the third side of the respective subpixel aperture; anda fourth corner between the second edge and the third edge is on the fourth side of the respective subpixel aperture.11.The array substrate of any one of claims 1 to 10, wherein the first portion has an L shape; andthe isolation groove has an L shape.12.The array substrate of any one of claims 1 to 11, comprising a first subpixel, a second subpixel, and a third subpixel;wherein a first subpixel aperture of the first subpixel is spaced apart from a first closest isolation groove by a first shortest distance;a second subpixel aperture of the second subpixel is spaced apart from a second closest isolation groove by a second shortest distance;a third subpixel aperture of the third subpixel is spaced apart from a third closest isolation groove by a third shortest distance;the first shortest distance is greater than the second shortest distance; andthe third shortest distance is greater than the second shortest distance.13.The array substrate of any one of claims 1 to 11, comprising a first subpixel, a second subpixel, and a third subpixel;wherein a first subpixel aperture of the first subpixel is spaced apart from a first closest isolation groove;a second subpixel aperture of the second subpixel is spaced apart from a second closest isolation groove;a third subpixel aperture of the third subpixel is spaced apart from a third closest isolation groove; andthe second closest isolation groove has a shape different from the first closest isolation groove, and different from the third closest isolation groove.14.The array substrate of claim 13, wherein the first closest isolation groove has an L shape, wherein a width of the first closest isolation groove is substantially uniform;the third closest isolation groove has an L shape, wherein a width of the third closest isolation groove is substantially uniform; andthe second closest isolation groove has an L shape, wherein a width of the second closest isolation groove, with respect to each arm of the L shape, gradually decreases from where two arm join together to an end of each arm.15.The array substrate of claim 13, wherein the second closest isolation groove comprises a first arm and a second arm connected to each other;a width of the first arm gradually decreases from where the first arm and the second arm connected together to an end of the first arm; anda width of the second arm gradually decreases from where the first arm and the second arm connected together to an end of the second arm.16.The array substrate of claim 13, wherein the first closest isolation groove has an L shape, wherein a width of the first closest isolation groove is substantially uniform;the third closest isolation groove has an L shape, wherein a width of the third closest isolation groove is substantially uniform; andthe second closest isolation groove has an L shape, wherein a portion of the L shape where two arm join together has an increased width.17.The array substrate of claim 13, wherein the second closest isolation groove comprises a first arm, a second arm, and a joint portion connected to each other;the first arm is connected to the joint portion;the second arm is connected to the joint portion;the joint portion has a width greater than a width of the first arm, and greater than a width of the second arm; andthe joint portion has a triangular shape.18.The array substrate of any one of claims 1 to 17, further comprising a plurality of spacers;wherein a spacer of the plurality of spacers is on the first side of the second subpixel aperture.19.The array substrate of claim 18, comprising a first subpixel, a second subpixel, and a third subpixel;wherein a first subpixel aperture of the first subpixel is spaced apart from a first closest isolation groove;a second subpixel aperture of the second subpixel is spaced apart from a second closest isolation groove;a third subpixel aperture of the third subpixel is spaced apart from a third closest isolation groove; andthe spacer of the plurality of spacers is on the second portion abutting the second subpixel aperture.20.A display apparatus, comprising the array substrate of any one of claims 1 to 19, and one or more integrated circuits connected to the array substrate.

Images