Heterogeneously integrated photonic chip, heterogeneous integration method, system and optical communication device

Abstract

The present application provides a heterogeneously integrated photonic chip, a heterogeneous integration method, a system, and an optical communication device. The heterogeneously integrated photonic chip comprises a first wafer and a second wafer, wherein: the second wafer is integrated above the first wafer; the first wafer comprises a first substrate layer and an electro-optic material layer disposed on one side of the first substrate layer; and the second wafer comprises a silicon base layer arranged on the side of the electro-optic material layer away from the first substrate layer. In the present application, by integrating the second wafer above the first wafer, with the first wafer comprising an electro-optic material layer, and the second wafer comprising a silicon base layer, the integration of two heterogeneous materials, the electro-optic material layer and the silicon base layer, on a single chip is achieved. This heterogeneously integrated photonic chip has the advantage of high integration. Additionally, the electro-optic material layer can form a high-speed electro-optic modulator, and silicon materials have well-established device integration technologies in the semiconductor field. By integrating the electro-optic material layer and the silicon base layer in this heterogeneously integrated chip, the performance of the heterogeneously integrated chip can be improved.

Description

Heterogeneously Integrated Photonic Chip, Heterogeneous Integration Method, System and Optical Communication DeviceTechnical Field

[0001] The present application relates to the field of semiconductors, and more particularly to a heterogeneously integrated photonic chip, a heterogeneous integration method, a system, and an optical communication device.Background Art

[0002] In the current technological field, photonic chips, as the core components of the new-generation information technology, are gradually demonstrating their unique advantages and potential. As an important carrier of future information technology, the performance improvement of photonic chips is directly related to the data transmission rate, computing efficiency, and reduction of energy consumption, which is of great significance for promoting the upgrading of the information technology industry. With the rapid development of semiconductor technology, how to improve the performance of photonic chips has become a core issue to be urgently solved in this field.Summary

[0003] In view of this, the purpose of the embodiments of the present application is to provide a heterogeneously integrated photonic chip, a heterogeneous integration method, a system, and an optical communication device, which can improve the performance of the heterogeneously integrated photonic chip.

[0004] In the first aspect, an embodiment of the present application provides a heterogeneously integrated photonic chip comprising a first wafer and a second wafer, wherein: the second wafer is integrated above the first wafer; the first wafer comprises a first substrate layer and an electro-optic material layer disposed on one side of the first substrate layer; and the second wafer comprises a silicon base layer arranged on the side of the electro-optic material layer away from the first substrate layer.

[0005] In the above implementation process, by integrating the second wafer above the first wafer, with the first wafer comprising an electro-optic material layer, and the second wafer comprising a silicon base layer, the integration of two heterogeneous materials, the electro-optic material layer and the silicon base layer, on a single chip is achieved. This heterogeneously integrated photonic chip has the advantage of high integration. Additionally, the electro-optic material layer can form a high-speed electro-optic modulator, and the silicon material has well-established device integration technology in the semiconductor field. By integrating the electro-optic material layer and the silicon base layer in this heterogeneously integrated chip, the performance of the heterogeneously integrated chip can be improved.

[0006] In an embodiment, the second wafer further comprises an ultra-low passive loss material layer disposed between the silicon base layer and the electro-optic material layer.

[0007] In the above implementation process, by arranging the ultra-low passive loss material on the second wafer, the heterogeneously integrated photonic chip comprises the electro-optic material layer, the ultra-low passive loss material, and the silicon base layer. Since the ultra-low passive loss material is a material with extremely low absorption, scattering, and radiation losses, it can significantly reduce the energy loss of optical signals during transmission in the heterogeneously integrated photonic chip. The integration of the electro-optic material layer and the ultra-low passive loss material can realize the low-loss characteristic of the heterogeneously integrated photonic chip and significantly reduce the transmission loss of the heterogeneously integrated photonic chip.

[0008] In an embodiment, the ultra-low passive loss material layer is a silicon nitride layer.

[0009] In the above implementation process, by integrating the electro-optic material layer, the silicon base layer, and the silicon nitride layer in the heterogeneously integrated photonic chip, a high-speed electro-optic modulator can be formed by the electro-optic material layer, an ultra-low loss waveguide can be formed by the silicon nitride layer, and active and passive devices based on well-established processes can be formed by the silicon layer. Under the action of the electro-optic material layer, the silicon base layer, and the silicon nitride layer, this heterogeneously integrated photonic chip has the advantage of a large modulation bandwidth and can meet the requirements of high-speed optical communication.

[0010] In an embodiment, the ultra-low passive loss material layer is a thin film layer containing patterned passive devices.

[0011] In the above implementation process, by configuring the ultra-low passive loss material layer as a thin film layer containing patterned passive devices, according to the functional requirements of the heterogeneously integrated photonic chip, the ultra-low passive loss material layer can be processed into corresponding patterned passive devices, realizing flexible processing of the ultra-low passive loss material layer, increasing the functions of the ultra-low passive loss material layer, and expanding the application scenarios of the heterogeneously integrated photonic chip.

[0012] In an embodiment, the thin film layer of the patterned passive devices is a silicon nitride waveguide.

[0013] In the above implementation process, since silicon nitride has characteristics such as high strength, low density, high-temperature resistance, and low loss, by arranging the silicon nitride waveguide, the transmission loss can be reduced while the application scenarios of the chip can be expanded.

[0014] In an embodiment, the electro-optic material layer is lithium niobate or lithium tantalate.

[0015] In the above implementation process, since lithium niobate is a transparent material that can change its refractive index under an applied electric field, and it has the advantages of reducing the loss of optical signals during transmission and achieving a larger modulation bandwidth, by configuring the electro-optic material as lithium niobate, the optical signal modulation can be realized while reducing the transmission loss of the optical modulator chip and increasing the modulation bandwidth. In addition, lithium tantalate has properties similar to those of lithium niobate. Both exhibit the linear electro-optic effect, and lithium tantalate has a smaller birefringence. This enables them to meet the requirements of different application scenarios, thereby expanding the application scenarios of the heterogeneously integrated photonic chip.

[0016] In an embodiment, the electro-optic material layer is lithium niobate, and the lithium niobate is configured to form a lithium niobate waveguide and / or a lithium niobate modulator, wherein the lithium niobate waveguide and the silicon nitride waveguide are configured to form an evanescent wave coupler.

[0017] In the above implementation process, since lithium niobate is a transparent material that can change its refractive index under an applied electric field, and it has the advantages of reducing the loss of optical signals during transmission and achieving a larger modulation bandwidth, by configuring the electro-optic material as lithium niobate, the optical signal modulation can be realized while reducing the transmission loss of the optical modulator chip and increasing the modulation bandwidth. Additionally, by configuring the lithium niobate waveguide and the silicon nitride waveguide to form an evanescent wave coupler, the optical signal can be transmitted between the first wafer and the second wafer. While realizing the heterogeneous integration of the first wafer and the second wafer, the optical processing and optical transmission capabilities of the heterogeneously integrated photonic chip are maintained.

[0018] In an embodiment, the lithium niobate waveguide in the evanescent wave coupler is a fully etched lithium niobate waveguide.

[0019] In the above implementation process, by configuring the lithium niobate waveguide as a fully etched lithium niobate waveguide, the evanescent field can be enhanced, the coupling coefficient with the silicon nitride waveguide can be increased, and the coupling efficiency of the evanescent wave coupler can be improved.

[0020] In an embodiment, the lithium niobate waveguide in the evanescent wave coupler is tapered, and the silicon nitride waveguide in the evanescent wave coupler is fork-shaped; or the silicon nitride waveguide in the evanescent wave coupler is tapered, and the lithium niobate waveguide in the evanescent wave coupler is planar; or the lithium niobate waveguide in the evanescent wave coupler is tapered, and the silicon nitride waveguide in the evanescent wave coupler is planar.

[0021] In the above implementation process, by configuring the lithium niobate waveguide and the silicon nitride waveguide in various different shape combinations, the evanescent wave coupler can tolerate bonding deviations and achieve efficient coupling of light between different functional layers.

[0022] In an embodiment, the silicon base layer is configured to form one or more of a silicon waveguide, a silicon-germanium detector, and a silicon ridge waveguide.

[0023] In the above implementation process, by arranging the silicon base layer in the second wafer, according to the actual usage scenarios of the heterogeneously integrated photonic chip, the silicon base layer can be processed to form one or more of a silicon waveguide, a silicon-germanium detector, and a silicon ridge waveguide, thereby improving the flexibility of the heterogeneously integrated photonic chip and expanding its application scenarios.

[0024] In an embodiment, the silicon-germanium detector comprises a PN junction structure with the direction of the PN junction parallel or perpendicular to the surfaces of the first wafer and the second wafer; one end of the silicon-germanium detector comprises a doped silicon region and an electrode, and the other end of the silicon-germanium detector comprises a doped germanium region and an electrode.

[0025] In the above implementation process, by configuring the silicon-germanium detector to comprise a PN junction structure with the direction of the PN junction perpendicular to the surfaces of the first wafer and the second wafer, the electrodes can be located on the upper and lower sides of the germanium material. As a result, the carrier transit distance changes from the horizontal width to the thickness of the germanium epitaxial layer. Since the thickness of the germanium epitaxial layer can be made smaller compared to its width, a higher bandwidth of the photodetector can be achieved to meet the requirements of application scenarios with higher bandwidth.

[0026] In an embodiment, the first wafer further comprises a first dielectric layer, and the second wafer further comprises a second dielectric layer, wherein the first dielectric layer is a first silicon oxide layer and the second dielectric layer is a second silicon oxide layer, the first silicon oxide layer is arranged on the side away from the first substrate layer, the electro-optic material layer is disposed inside the first silicon oxide layer, and the silicon base layer is disposed inside the second silicon oxide layer, wherein the first wafer and the second wafer are configured to be bonded through the first silicon oxide layer and the second silicon oxide layer.

[0027] In an embodiment, the heterogeneously integrated photonic chip comprises an input electrode section and an optical modulation section, wherein: the input electrode section comprises a first input electrode and a second input electrode; the optical modulation section comprises a first modulation electrode, a second modulation electrode, a first modulation first sub-electrode, a first modulation second sub-electrode, a second modulation first sub-electrode, a second modulation second sub-electrode, a first modulation optical path, a second modulation optical path, a first bridge electrode, and a second bridge electrode; the first input electrode is connected to the first modulation electrode and is configured to receive a first modulation signal; the second input electrode is connected to the second modulation electrode and is configured to receive a second modulation signal; the first modulation first sub-electrode, the first modulation second sub-electrode, the second modulation first sub-electrode, and the second modulation second sub-electrode are respectively arranged on both sides of the extending directions of the first modulation optical path and the second modulation optical path; the first modulation electrode is connected to the first modulation first sub-electrode and the first modulation second sub-electrode through the first bridge electrode; the second modulation electrode is connected to the second modulation first sub-electrode and the second modulation second sub-electrode through the second bridge electrode, wherein the first modulation electrode and / or the second modulation electrode are configured to modulate the light in the first modulation optical path and / or the second modulation optical path through some or all of the first modulation first sub-electrode, the first modulation second sub-electrode, the second modulation first sub-electrode, and the second modulation second sub-electrode.

[0028] In the above implementation process, by arranging two input electrodes, namely the first input electrode and the second input electrode, and connecting the first input electrode to the sub-electrodes arranged on both sides of the first modulation optical path and the second modulation optical path through the first modulation electrode and the first bridging electrode, and connecting the second input electrode to the sub-electrodes arranged on both sides of the first modulation optical path and the second modulation optical path through the second modulation electrode and the second bridging electrode, the light in the first modulation optical path and second modulation circuit can be modulated. On the one hand, differential driving of the modulator can be achieved without the need for complex peripheral circuits outside the chip. As a result, the size of the chip can be reduced and the cost of the chip can be lowered. On the other hand, the light in both the first modulation optical path and the second modulation optical path can be modulated simultaneously, which can improve the modulation efficiency of the electro-optic modulator chip.

[0029] In an embodiment, the first modulation first sub-electrode and the second modulation first sub-electrode are arranged on both sides of the extending direction of the first modulation optical path; the first modulation second sub-electrode and the second modulation second sub-electrode are arranged on both sides of the extending direction of the second modulation optical path, wherein the first modulation electrode and the second modulation electrode are configured to modulate the light in the first modulation optical path through the first modulation first sub-electrode and the second modulation first sub-electrode; the first modulation electrode and the second modulation electrode are configured to modulate the light in the second modulation optical path through the first modulation second sub-electrode and the second modulation second sub-electrode.

[0030] In the above implementation process, the first modulation first sub-electrode and the second modulation first sub-electrode are arranged on both sides of the extending direction of the first modulation optical path, the first modulation second sub-electrode and the second modulation second sub-electrode are arranged on both sides of the extending direction of the second modulation optical path. Moreover, the first modulation electrode is connected to the first modulation first sub-electrode and the first modulation second sub-electrode through the first bridge electrode, and the second modulation electrode is connected to the second modulation first sub-electrode and the second modulation second sub-electrode through the second bridge electrode. Therefore, regardless of whether a modulation signal exists in the first modulation electrode or the second modulation electrode, both the first modulation optical path and the second modulation optical path can be modulated, thereby improving the modulation efficiency of the electro-optic modulator chip.

[0031] In an embodiment, the heterogeneously integrated photonic chip comprises a plurality of the optical modulation sections, wherein the first modulation electrode, the second modulation electrode, the first modulation optical path, and the second modulation optical path extend through the plurality of optical modulation sections; and the plurality of optical modulation sections are sequentially arranged along the extending directions of the first modulation optical path and the second modulation optical path.

[0032] In the above implementation process, by arranging a plurality of optical modulation sections in the electro-optic modulator chip, the modulation bandwidth can be increased, thereby expanding the application scenarios of the electro-optic modulator chip.

[0033] In an embodiment, the first modulation electrode, the first modulation first sub-electrode, the first modulation second sub-electrode, and the first bridge electrode are single-layer metal of the same process or multi-layer metal of different processes; and / or the second modulation electrode, the second modulation first sub-electrode, the second modulation second sub-electrode, and the second bridge electrode are single-layer metal of the same process or multi-layer metal of different processes.

[0034] In the above implementation process, by configuring the interconnected electrodes as single-layer metal of the same process, the difficulty of electrode arrangement can be reduced, the manufacturing consumables can be decreased, the connection difficulty between electrodes can be lowered, and the material consumption of the bridge electrodes can be reduced simultaneously. As a result, the manufacturing cost of the electro-optical modulator chip can be saved. In addition, by configuring the interconnected electrodes as multi-layer metal of different processes, it can adapt to various changes in the positions of the modulation electrodes and the modulation sub-electrodes, enabling flexible connections between the modulation electrodes and modulation sub-electrodes, increasing the flexibility of the structural arrangement of the electro-optic modulator chip, and expanding the application scenarios of the electro-optic modulator chip.

[0035] In an embodiment, the heterogeneously integrated photonic chip comprises an input electrode section and an optical modulation section, wherein: the input electrode section comprises a first input electrode and a second input electrode; the optical modulation section comprises an insulating layer, a first modulation electrode, a second modulation electrode, a first modulation sub-electrode, a second modulation sub-electrode, a first modulation optical path, and a second modulation optical path; the first input electrode is connected to the first modulation electrode and is configured to receive a first modulation signal; the second input electrode is connected to the second modulation electrode and is configured to receive a second modulation signal; the first modulation electrode and the second modulation electrode are disposed on the outer surface of the insulating layer or inside the insulating layer; the first modulation optical path and the second modulation optical path are disposed inside the insulating layer; the first modulation sub-electrode and the second modulation sub-electrode are arranged on both sides of the first modulation optical path or both sides of the second modulation optical path; the first modulation sub-electrode is connected to the first modulation electrode, and the second modulation sub-electrode is connected to the second modulation electrode, wherein the first modulation sub-electrode and the second modulation sub-electrode are configured to modulate the light in the first modulation optical path or the second modulation optical path.

[0036] In the above implementation process, by arranging two input electrodes, namely the first input electrode and the second input electrode, to modulate the light in the first modulation optical path or the second modulation circuit, differential driving of the modulator can be achieved without requiring complex peripheral circuits outside the chip, thereby reducing the size and cost of the chip.

[0037] In an embodiment, the optical modulation section comprises a first optical modulation sub-section and a second optical modulation sub-section; the first modulation electrode, the second modulation electrode, the first modulation optical path, and the second modulation optical path extend through the first optical modulation sub-section and the second optical modulation sub-section; the first optical modulation sub-section further comprises a first modulation first sub-electrode and a second modulation first sub-electrode; the first modulation first sub-electrode and the second modulation first sub-electrode are arranged on both sides of the first modulation optical path; the first modulation first sub-electrode is connected to the first modulation electrode, and the second modulation first sub-electrode is connected to the second modulation electrode, wherein the first modulation first sub-electrode and the second modulation first sub-electrode are configured to modulate the light in the first modulation optical path; the second optical modulation sub-section further comprises a first modulation second sub-electrode and a second modulation second sub-electrode; the first modulation second sub-electrode and the second modulation second sub-electrode are arranged on both sides of the second modulation optical path; the first modulation second sub-electrode is connected to the first modulation electrode, and the second modulation second sub-electrode is connected to the second modulation electrode, wherein the first modulation second sub-electrode and the second modulation second sub-electrode are configured to modulate the light in the second modulation optical path.

[0038] In the above implementation process, the optical modulation section is configured to comprise a first optical modulation sub-section and a second optical modulation sub-section. The first optical modulation sub-section is configured to modulate the first modulation circuit and the second optical modulation sub-section is configured to modulate the second modulation circuit. When manufacturing the electro-optic modulator chip, the first modulation sub-section and / or the second modulation sub-section can be disposed in the electro-optic modulator chip according to requirements, increasing the flexibility of the setting of the electro-optic modulator chip.

[0039] In an embodiment, the heterogeneously integrated photonic chip comprises a plurality of the first optical modulation sub-sections and / or the second optical modulation sub-sections, wherein the plurality of the first optical modulation sub-sections and / or the second optical modulation sub-sections are sequentially arranged along the extending directions of the first modulation optical path and the second modulation optical path.

[0040] In the above implementation process, by arranging a plurality of first modulation sub-sections and / or second modulation sub-sections in the electro-optic modulation chip, the modulation bandwidth can be increased, and the application scenarios of the electro-optic modulation chip can be expanded.

[0041] In an embodiment, the first modulation electrode is connected to the first modulation sub-electrode through a first bridge electrode; the first modulation electrode is connected to the second modulation sub-electrode through a second bridge electrode; the second modulation electrode is connected to the second modulation sub-electrode through a third bridge electrode; the second modulation electrode is connected to the first modulation sub-electrode through a fourth bridge electrode, wherein the first modulation electrode, the first modulation sub-electrode, and the first bridge electrode are single-layer metal of the same process; and / or the first modulation electrode, the second modulation sub-electrode, and the second bridge electrode are single-layer metal of the same process; and / or the second modulation electrode, the second modulation sub-electrode, and the third bridge electrode are single-layer metal of the same process; and / or the second modulation electrode, the first modulation sub-electrode, and the fourth bridge electrode are single-layer metal of the same process.

[0042] In the above implementation process, by configuring the interconnected electrodes as single-layer metal of the same process, the difficulty of electrode arrangement can be reduced, the manufacturing consumables can be decreased, the connection difficulty between electrodes can be lowered, and the material consumption of the bridge electrodes can be reduced simultaneously. As a result, the manufacturing cost of the electro-optical modulator chip can be saved

[0043] In an embodiment, the first modulation electrode is connected to the first modulation sub-electrode through a first bridge electrode; the first modulation electrode is connected to the second modulation sub-electrode through a second bridge electrode; the second modulation electrode is connected to the second modulation sub-electrode through a third bridge electrode; the second modulation electrode is connected to the first modulation sub-electrode through a fourth bridge electrode, wherein the first modulation electrode, the first modulation sub-electrode, and the first bridge electrode are multi-layer metal of different processes; and / or the first modulation electrode, the second modulation sub-electrode, and the second bridge electrode are multi-layer metal of different processes; and / or the second modulation electrode, the second modulation sub-electrode, and the third bridge electrode are multi-layer metal of different processes; and / or the second modulation electrode, the first modulation sub-electrode, and the fourth bridge electrode are multi-layer metal of different processes.

[0044] In the above implementation process, by configuring the interconnected electrodes as multi-layer metal of different processes, it can adapt to various changes in the positions of the modulation electrodes and the modulation sub-electrodes, enabling flexible connections between the modulation electrodes and modulation sub-electrodes, increasing the flexibility of the structural arrangement of the electro-optic modulator chip, and expanding the application scenarios of the electro-optic modulator chip.

[0045] In an embodiment, the optical modulation section comprises a plurality of segments, and the electro-optic modulator chip further comprises a curved optical path and a curved electrode; two ends of the curved electrode are respectively connected to one end of the first modulation electrode and one end of the second modulation electrode of two adjacent segments; two ends of the curved optical path are respectively connected to one end of the first modulation optical path and one end of the second modulation optical path of two adjacent segments, wherein the plurality of segments are configured for a folded arrangement through the curved optical path and the curved electrode.

[0046] In the above implementation process, when there are many segments of the optical modulation section, the use of curved optical paths and curved electrodes allows the folded configuration of multiple segmented optical modulation sections. This approach can reduce the requirement for the size of the electro-optic modulation chip by the multi-segment optical modulation sections, while also expanding the application scenarios of the electro-optic modulation chip and reducing the dimension of the electro-optic modulation chip.

[0047] In an embodiment, the materials of the first modulation electrode, the second modulation electrode, the first bridge electrode, the second bridge electrode, the third bridge electrode, the fourth bridge electrode, the first modulation first sub-electrode, the second modulation first sub-electrode, the first modulation second sub-electrode, and the second modulation second sub-electrode are metal or transparent conductive oxide.

[0048] In the above implementation process, since both metals and transparent conductive oxides have good electrical conductivity, by configuring the materials of the first modulation electrode, the second modulation electrode, the first bridging electrode, the second bridging electrode, the third bridging electrode, the fourth bridging electrode, the first modulation first sub-electrode, the second modulation first sub-electrode, the first modulation second sub-electrode, and the second modulation second sub-electrode as metal or transparent conductive oxide, the electrical conductivity of the first modulation electrode, the second modulation electrode, the first bridging electrode, the second bridging electrode, the third bridging electrode, the fourth bridging electrode, the first modulation first sub-electrode, the second modulation first sub-electrode, the first modulation second sub-electrode, and the second modulation second sub-electrode can be improved, thereby improving the modulation efficiency of the electro-optic modulator chip.

[0049] In an embodiment, the heterogeneously integrated photonic chip further comprises a substrate, wherein the insulating layer is disposed on one side of the substrate, and the first modulation electrode and the second modulation electrode are disposed on the outer surface of the insulating layer on the side away from the substrate.

[0050] In an embodiment, the substrate comprises one or more cavity structures.

[0051] In the above implementation process, since the refractive index of microwave transmission in air is relatively low, by arranging cavity structures in the substrate, the microwave transmission loss can be reduced and the microwave transmission efficiency can be improved.

[0052] In an embodiment, the materials of the first modulation optical path and the second modulation optical path are lithium niobate, barium titanate, or lead zirconate titanate.

[0053] In the above implementation process, by constructing the first modulation optical path and the second modulation optical path with materials capable of modulating light waves to form an electro-optic modulator, it is possible to modulate light waves efficiently and rapidly, achieving precise control and processing of optical signals.

[0054] In an embodiment, the heterogeneously integrated photonic chip further comprises a first resistor and a second resistor, wherein the first resistor and the second resistor are connected in series between the first modulation electrode and the second modulation electrode.

[0055] In the above implementation process, by respectively arranging the first resistor and the second resistor at the ends of the first modulation electrode and the second modulation electrode that are away from the first input electrode and the second input electrode, impedance matching can be used to reduce microwave reflection and increase the bandwidth.

[0056] In an embodiment, the heterogeneously integrated photonic chip further comprising a multi-channel wavelength division multiplexer, wherein the multi-channel wavelength division multiplexer is configured to be composed of a silicon nitride waveguide; the multi-channel wavelength division multiplexer comprises a first-stage filter and a second-stage filter, wherein the second-stage filter comprises a plurality of second-stage sub-filters, and the plurality of second-stage sub-filters are all connected to the first-stage filter, wherein each filter and each sub-filter comprises one or more cascaded Mach-Zehnder interferometers.

[0057] In the above implementation process, since silicon nitride has the advantages of a small thermo-optic coefficient and stable operating wavelengths at different temperatures, by configuring the multi-channel wavelength division multiplexer to be composed of a silicon nitride waveguide, the stability of the multi-channel wavelength division multiplexer can be improved. Additionally, by arranging one or more Mach-Zehnder interferometers to be cascaded in each stage of the filter, the pass-band bandwidth can be increased, thus expanding the application scenarios.

[0058] In an embodiment, the heterogeneously integrated photonic chip is of a shape of polygon, the polygon comprises an oblique side, and the optical port of the heterogeneously integrated photonic chip is disposed on the oblique side; the fiber array connected to the heterogeneously integrated photonic chip is configured to be on the same plane as the optical port; the oblique side of the fiber array is parallel to the oblique side of the heterogeneously integrated photonic chip; and the long side of the fiber array along the length direction is parallel to the long side of the heterogeneously integrated photonic chip along the length direction.

[0059] In the above implementation process, by arranging the optical ports of the heterogeneously integrated photonic chip on the oblique side and configuring the fiber array connected to the heterogeneously integrated photonic chip to be on the same plane as the optical ports, the fiber array can be placed as much as possible in the area of the heterogeneously integrated photonic chip where a part has been removed, further reducing the volume occupied jointly by the fiber array and the heterogeneously integrated photonic chip, and at the same time increasing the connection stability between the fiber array and the heterogeneously integrated photonic chip.

[0060] In the second aspect, an embodiment of the present application further provides a heterogeneous integration method applied to the heterogeneously integrated photonic chip in the above first aspect or any possible implementation manner of the first aspect, wherein the first wafer in the heterogeneously integrated photonic chip is configured to form one or more first sub-photonic chips, the second wafer in the heterogeneously integrated photonic chip is configured to form one or more second sub-photonic chips, and the heterogeneously integrated photonic chip comprises one or more heterogeneously integrated chips, wherein each of the heterogeneously integrated chips comprises a second sub-photonic chip and a first sub-photonic chip, wherein the second sub-photonic chip comprises a dielectric layer and a photodetector located inside the dielectric layer; the photodetector comprises a protruding portion and a substrate portion, wherein the protruding portion side is the front side of the photodetector, and the substrate portion side is the back side of the photodetector, the method comprises: bonding the dielectric layer on the front side of the photodetector above the first sub-photonic chip, creating a processing hole on the side of the dielectric layer away from the first sub-photonic chip, wherein the processing hole penetrates through the inside of the dielectric layer and the surface of the dielectric layer away from the first sub-photonic chip, and processing the bonded chip through the processing hole to form a target heterogeneously integrated chip.

[0061] In the above implementation process, after bonding the second sub-photonic chip to the first sub-photonic chip, further processing of the bonded chips is performed by creating a processing hole in the upper chip. This approach can reduce the metal connections of the second sub-photonic chip and / or the first sub-photonic chip before bonding, thus saving costs.

[0062] In an embodiment, the second sub-photonic chip comprises a second substrate layer, a first dielectric layer disposed on one side of the second substrate layer, a silicon base layer arranged on the side of the first dielectric layer away from the second substrate layer, a germanium waveguide arranged on the side of the silicon base layer away from the dielectric layer, and a second dielectric layer arranged on the side of the germanium waveguide away from the silicon base layer; bonding the dielectric layer on the front side of the photodetector above the first sub-photonic chip comprises: bonding the side of the second dielectric layer away from the germanium waveguide above the first sub-photonic chip; and before creating the processing hole on the side of the dielectric layer away from the first sub-photonic chip, the method further comprises: removing the second substrate layer.

[0063] In the above implementation process, after bonding the second sub-photonic chip to the first sub-photonic chip, removing the topmost second substrate layer of the upper second sub-photonic chip can reduce the thickness required for creating processing holes in the second sub-photonic chip. This reduces the difficulty of forming the processing holes and improves production efficiency.

[0064] In an embodiment, the second sub-photonic chip further comprises a second substrate layer, a silicon oxide layer, and a silicon layer arranged in sequence; and before bonding the dielectric layer on the front side of the photodetector above the first sub-photonic chip, the method further comprises: etching the silicon layer on the silicon oxide layer to form one or more of a shallow-etched ridge silicon waveguide, a deep-etched ridge silicon waveguide, and a fully etched ridge silicon waveguide; depositing a silicon oxide dielectric on the surface of the silicon oxide layer, wherein the silicon oxide dielectric covers the silicon waveguide; depositing a silicon nitride layer on the surface of the deposited silicon oxide layer; etching the silicon nitride layer to form silicon nitride waveguides with various etching depths; depositing a silicon oxide dielectric on the surface of the silicon oxide layer, wherein the silicon oxide dielectric covers the silicon nitride waveguide; etching the silicon oxide layer and the silicon nitride layer to expose the silicon waveguide; doping the exposed silicon waveguide; epitaxially growing germanium on the doped silicon waveguide; and depositing a silicon oxide dielectric on the silicon waveguide, wherein the silicon oxide dielectric covers the silicon waveguide and the germanium.

[0065] In an embodiment, the first sub-photonic chip comprises a first substrate layer, a silicon oxide layer, and a lithium niobate layer arranged in sequence; and before bonding the dielectric layer on the front side of the photodetector above the first sub-photonic chip, the method further comprises: etching the lithium niobate layer on the silicon oxide layer to form a shallow-etched ridge lithium niobate waveguide and / or a fully etched lithium niobate waveguide; and depositing a silicon oxide dielectric on the surface of the silicon oxide layer, wherein the silicon oxide dielectric covers the lithium niobate waveguide.

[0066] In an embodiment, the first sub-photonic chip comprises a first substrate layer, and after processing the bonded chip through the processing hole to form a target heterogeneously integrated chip, the method further comprises: removing the first substrate layer at the corresponding position of one or more optoelectronic devices in the target heterogeneously integrated chip.

[0067] In the above implementation process, by removing the first substrate layer at the corresponding positions of one or more optoelectronic devices in the target heterogeneously integrated chip, the number of media through which microwaves propagate during transmission can be reduced. This reduces losses such as absorption and scattering of microwave signals by the substrate, thereby improving microwave transmission efficiency and reducing transmission losses.

[0068] In an embodiment, after processing the bonded chip through the processing hole to form a target heterogeneously integrated chip, the method further comprises: cutting the target heterogeneously integrated chip to form a polygonal chip.

[0069] In the above implementation process, after forming the target heterogeneously integrated chip, cutting the target heterogeneously integrated chip can reduce the volume of the target heterogeneously integrated chip, thereby facilitating miniaturization and integration.

[0070] In an embodiment, creating a processing hole on the side of the dielectric layer away from the first sub-photonic chip comprises: creating a pair of processing holes in the dielectric layer on the back side of the photodetector through dry etching, wherein the processing holes penetrate the back side of the photodetector and the surface of the dielectric layer away from the first sub-photonic chip; and / or processing the bonded chip through the processing hole to form a target heterogeneously integrated chip comprises: forming a pair of electrodes by depositing and etching metal in the processing holes, wherein the pair of electrodes is configured to connect the photodetector to an external circuit.

[0071] In the above implementation process, after bonding the second sub-photonic chip to the first sub-photonic chip, creating processing holes in the second sub-photonic chip for depositing and etching metal to form a pair of electrodes can reduce the metal connections of the second sub-photonic chip and / or the first sub-photonic chip before bonding, thus saving costs.

[0072] In an embodiment, after forming a pair of electrodes by depositing and etching metal in the processing holes, the method further comprises: increasing the surface ion concentration on the back side of the photodetector through a diffusion process to control the pair of electrodes to form an ohmic contact.

[0073] In the above implementation process, by using the diffusion process to control the pair of electrodes to form an ohmic contact, the resistance in the pair of electrodes can be reduced, the current loss in the pair of electrodes can be decreased, and the transmission efficiency can be improved.

[0074] In the third aspect, an embodiment of the present application further provides a heterogeneous integration system applied to a heterogeneously integrated chip, wherein the heterogeneously integrated chip comprises a second sub-photonic chip and a first sub-photonic chip, wherein the second sub-photonic chip comprises a dielectric layer and a photodetector located inside the dielectric layer, wherein the photodetector comprises a protruding portion and a substrate portion, wherein the protruding portion side is the front side of the photodetector, and the substrate portion side is the back side of the photodetector; the system comprises: a bonding device, configured to bond the dielectric layer on the front side of the photodetector above the first sub-photonic chip; an hole-making device, configured to create a processing hole on the side of the dielectric layer away from the first sub-photonic chip, wherein the processing hole penetrates the inside of the dielectric layer and the surface of the dielectric layer away from the first sub-photonic chip; and a deposition device, configured to process the bonded chip through the processing hole to form a target heterogeneously integrated chip.

[0075] In the fourth aspect, an embodiment of the present application further provides an electronic device, comprising a processor and a memory, wherein the memory stores a machine-readable instruction executable by the processor, and when the electronic device is running, the machine-readable instructions can be executed by the processor to perform the steps of the method in the above second aspect or any possible implementation manner of the second aspect.

[0076] In the fifth aspect, an embodiment of the present application further provides a computer-readable storage medium, wherein the computer-readable storage medium stores a computer program, and the computer program, when executed by a processor, performs the steps of the heterogeneous integration method according to the second aspect or any possible implementation manner thereof described above.

[0077] To make the above objectives, features, and advantages of the present application more obvious and understandable, the following text specifically presents embodiments in conjunction with the accompanying drawings to provide a detailed description as follows.Brief Description of Drawings

[0078] In order to more clearly illustrate the technical solutions of the embodiments of the present application, the following will briefly introduce the accompanying drawings required for use in the embodiments. It should be understood that the following drawings only show some embodiments of the present application, and thus should not be regarded as limitations on the scope. For those of ordinary skill in the art, without creative efforts, other related drawings can also be obtained based on these drawings.

[0079] FIG. 1 is a sectional view of a heterogeneously integrated photonic chip comprising an electro-optic material layer and a silicon base layer provided by an embodiment of the present application;

[0080] FIG. 2 is a sectional view of a heterogeneously integrated photonic chip comprising an electro-optic material layer, a silicon base layer, and an ultra-low passive loss material layer provided by an embodiment of the present application;

[0081] FIG. 3 is a sectional view of a heterogeneously integrated photonic chip in which only the electro-optic material layer is a patterned passive device provided by an embodiment of the present application;

[0082] FIG. 4 is a sectional view of a heterogeneously integrated photonic chip in which the ultra-low passive loss material layer is a patterned passive device, the electro-optic material layer and the silicon base layer are patterned active devices provided by an embodiment of the present application;

[0083] FIG. 5 is a sectional view of a heterogeneously integrated photonic chip in which the ultra-low passive loss material layer is a patterned passive device, the electro-optic material layer is a patterned active device, and the silicon base layer does not contain patterned devices provided by an embodiment of the present application;

[0084] FIG. 6 is a sectional view of a specific example structure of a heterogeneously integrated photonic chip provided by an embodiment of the present application;

[0085] FIG. 7 (a) is a schematic diagram of the shape of an evanescent wave coupler in which the lithium niobate waveguide in the evanescent wave coupler is tapered and the silicon nitride waveguide in the evanescent wave coupler is double-forked provided by an embodiment of the present application;

[0086] FIG. 7 (b) is a schematic diagram of the shape of an evanescent wave coupler in which the silicon nitride waveguide in the evanescent wave coupler is tapered and the lithium niobate waveguide in the evanescent wave coupler is planar provided by an embodiment of the present application;

[0087] FIG. 7 (c) is a schematic diagram of the shape of an evanescent wave coupler in which the lithium niobate waveguide in the evanescent wave coupler is tapered and the silicon nitride waveguide in the evanescent wave coupler is planar provided by an embodiment of the present application;

[0088] FIG. 7 (d) is a schematic diagram of the shape of an evanescent wave coupler in which the lithium niobate waveguide in the evanescent wave coupler is tapered and the silicon nitride waveguide in the evanescent wave coupler is three-forked provided by an embodiment of the present application;

[0089] FIG. 8 (a) is a sectional view of a silicon-germanium detector in which the direction of the PN junction is parallel to the surfaces of the first wafer and the second wafer provided by an embodiment of the present application;

[0090] FIG. 8 (b) is a sectional view of a silicon-germanium detector in which the direction of the PN junction is perpendicular to the surfaces of the first wafer and the second wafer provided by an embodiment of the present application;

[0091] FIG. 9 is a schematic diagram of an electro-optic modulator chip in which the first bridging electrode connects the ends of the first modulation first sub-electrode and the first modulation second sub-electrode, and the second bridging electrode connects the ends of the second modulation first sub-electrode and the second modulation second sub-electrode provided by an embodiment of the present application;

[0092] FIG. 10 is a schematic diagram of an electro-optic modulator chip in which the first bridging electrode connects the middle parts of the first modulation first sub-electrode and the first modulation second sub-electrode, and the second bridging electrode connects the middle parts of the second modulation first sub-electrode and the second modulation second sub-electrode provided by an embodiment of the present application;

[0093] FIG. 11 is a schematic diagram of an electro-optic modulator chip in which the optical modulation section is in a "U" shape provided by an embodiment of the present application;

[0094] FIG. 12 is a schematic diagram of an electro-optic modulator chip in which the optical modulation section is in an "S" shape provided by an embodiment of the present application;

[0095] FIG. 13 is a sectional view of a first bridging electrode with a double-layer bridge provided by an embodiment of the present application;

[0096] FIG. 14 is a sectional view of a second bridging electrode with a double-layer bridge provided by an embodiment of the present application;

[0097] FIG. 15 is a schematic sectional view of an electro-optic modulator chip in which the first modulation sub-electrode and the second modulation sub-electrode are arranged on both sides of the first modulation optical path provided by an embodiment of the present application;

[0098] FIG. 16 is a schematic sectional view of an electro-optic modulator chip in which the first modulation sub-electrode and the second modulation sub-electrode are arranged on both sides of the second modulation optical path provided by an embodiment of the present application;

[0099] FIG. 17 is a schematic sectional view of an electro-optic modulator chip in which the optical modulation section comprises a first optical modulation sub-section and a second optical modulation sub-section provided by an embodiment of the present application;

[0100] FIG. 18 is a schematic sectional view of an optical modulation section in which the first modulation electrode and the first modulation sub-electrode are in the same process provided by an embodiment of the present application;

[0101] FIG. 19 is a schematic sectional view of an optical modulation section in which the first modulation electrode and the first modulation sub-electrode are on the same layer provided by an embodiment of the present application;

[0102] FIG. 20 is a schematic sectional view of an optical modulation section in which the modulation electrode and the modulation sub-electrode are connected in manner one provided by an embodiment of the present application;

[0103] FIG. 21 is a schematic sectional view of an optical modulation section in which the modulation electrode and the modulation sub-electrode are connected in manner two provided by an embodiment of the present application;

[0104] FIG. 22 is a schematic sectional view of an optical modulation section in which the modulation electrode and the modulation sub-electrode are connected in manner three provided by an embodiment of the present application;

[0105] FIG. 23 is a schematic sectional view of an optical modulation section in which the modulation electrode and the modulation sub-electrode are connected in manner four provided by an embodiment of the present application;

[0106] FIG. 24 is a schematic sectional view of an electro-optic modulator chip in which the optical modulation section is in a "U" shape and a first resistor and a second resistor are arranged provided by an embodiment of the present application;

[0107] FIG. 25 is a schematic sectional view of an electro-optic modulator chip in which the optical modulation section is in an "S" shape and a first resistor and a second resistor are arranged provided by an embodiment of the present application;

[0108] FIG. 26 is a schematic diagram of an electro-optic modulator chip in which the substrate is provided with a cavity structure provided by an embodiment of the present application;

[0109] FIG. 27 is a schematic diagram of an electro-optic modulator chip comprising a first resistor and a second resistor provided by an embodiment of the present application;

[0110] FIG. 28 is a schematic diagram of the structure of a multi-channel wavelength division multiplexer provided by an embodiment of the present application;

[0111] FIG. 29 is a schematic diagram of the shape of a heterogeneously integrated photonic chip provided by an embodiment of the present application;

[0112] FIG. 30 is a schematic diagram of an electronic device provided by an embodiment of the present application;

[0113] FIG. 31 is a schematic sectional view of a heterogeneously integrated photonic chip provided by an embodiment of the present application;

[0114] FIG. 32 is a flowchart of a heterogeneous integration method provided by an embodiment of the present application;

[0115] FIG. 33 is a schematic sectional view of a heterogeneously integrated photonic chip with processing holes provided by an embodiment of the present application;

[0116] FIG. 34 is a schematic sectional view of a heterogeneously integrated photonic chip with the first substrate removed provided by an embodiment of the present application;

[0117] FIG. 35 is a schematic diagram of the preparation of a second sub-photonic chip provided by an embodiment of the present application;

[0118] FIG. 36 is a schematic diagram of the preparation of a first sub-photonic chip provided by an embodiment of the present application;

[0119] FIG. 37 is a schematic diagram of the preparation of electrodes provided by an embodiment of the present application;

[0120] FIG. 38 is a schematic sectional view of a heterogeneously integrated photonic chip with a pair of electrodes deposited in the processing holes provided by an embodiment of the present application;

[0121] FIG. 39 is a schematic diagram of the functional modules of a heterogeneous integration system provided by an embodiment of the present application.

[0122] The following reference numerals are used in the drawings: 100-First wafer, 110-First substrate layer, 120-Electro-optic material layer, 121-Lithium niobate waveguide, 122-Lithium niobate modulator, 123-Photodetector, 124-Lithium niobate, 1231-First doped region, 1232-Second doped region, 130-First dielectric layer, 140-Silicon oxide, 200-Second wafer, 210-Silicon base layer, 211-Silicon waveguide, 212-Silicon-germanium detector, 213-Silicon ridge waveguide, 220-Second dielectric layer, 230-Ultra-low passive loss material layer, 231-Silicon nitride waveguide, 232-Silicon nitride, 240-Third dielectric layer, 250-Fourth dielectric layer, 261-First electrode, 262-Second electrode, 263-Third electrode, 270-Processing hole, 280-Second substrate layer, 10-Evanescent wave coupler, 300-Optical modulation section, 310-First modulation optical path, 320-Second modulation optical path, 330-First modulation electrode, 331-First modulation sub-electrode, 3311-First modulation first sub-electrode, 3312-First modulation second sub-electrode, 340-Second modulation electrode, 341-Second modulation sub-electrode, 3411-Second modulation first sub-electrode, 3412-Second modulation second sub-electrode, 400-Insulating layer, 500-Input electrode section, 510-First input electrode, 520-Second input electrode, 610-First bridging electrode, 620-Second bridging electrode, 630-Third bridging electrode, 640-Fourth bridging electrode, 700-Substrate, 810-First resistor, 820-Second resistor, 900-Electronic device, 911-Memory, 913-Processor, 1001-Bonding device, 1002-Hole-making device, 1003-Deposition device, 1100-Multi-channel wavelength division multiplexer, 1110-First-stage filter, 1120-Second-stage filter, 1101-Mach-Zehnder interferometer, 1200-Optical port, 20-Fiber array, A-First optical modulation sub-section, B-Second optical modulation sub-section, M1-First segment of the optical modulation section, M2-Second segment of the optical modulation section, M3-Third segment of the optical modulation section.Detailed Description of Embodiments

[0123] The following will describe the technical solutions in the embodiments of the present application in conjunction with the accompanying drawings in the embodiments of the present application.

[0124] It should be noted that similar reference numerals and letters in the following accompanying drawings represent similar items. Therefore, once an item is defined in one drawing, it does not need to be further defined and explained in subsequent drawings. In addition, in the description of the present application, terms such as "first" and "second" are only used for distinguishing descriptions and cannot be understood as indicating or implying relative importance.

[0125] With the development of applications such as artificial intelligence, 5G communication, and big data, optical communication, as the main technology for information transmission, is developing towards the direction of high speed, large capacity, and long distance. Long-distance (>80 km) optical transmission mainly relies on coherent optical modules. Relevant optical modules are mainly composed of tunable lasers, digital signal processing chips, and coherent optical transmitters and receivers.

[0126] The photonic chip in Cosa is the core part of the coherent module. Since the InP-based photonic chip cannot integrate a polarization beam splitter on the chip and requires strict temperature control, the current photonic chips in Cosa are mainly silicon-based integrated coherent transceiver chips. Silicon-based ICTR integrates both the optical receiver and transmitter on a single photonic chip, allowing them to share a laser. This helps reduce the module size and lower costs. The functional components of the silicon-based ICTR consist of silicon and silicon nitride waveguides, with passive components mainly composed of silicon nitride waveguides and active components made of silicon waveguides. Among them, the passive components comprise: a silicon nitride waveguide mode spot converter, which is used to convert the mode field of the waveguide to match that of the optical fiber; a silicon nitride waveguide polarization rotation beam splitter, which is used to convert TM into TE and separate it from TE; a silicon nitride waveguide 90° optical mixer, which is used for the mixing of two light beams. The active components comprise: a silicon tunable optical attenuator, which is used to dynamically control the magnitude of optical power; a silicon optical modulator, which is used for signal modulation; a silicon thermo-optical phase shifter, which is used to generate optical phase shift; and a germanium detector, which is used for high-speed signal detection and power monitoring.

[0127] Currently, the silicon-based ICTR can already achieve a transmission rate of 200 Gbps per channel and a total capacity of 800 Gbps. However, with the rapid development of artificial intelligence, there is a higher demand for the information transmission rate, and the next-generation coherent optical module needs to achieve a transmission rate of 1.6 T. Since the modulation principle of the silicon optical modulator is to use the carrier dispersion effect, its intrinsic absorption and nonlinearity greatly limit the bandwidth and insertion loss performance of the modulator. Currently, the bandwidth of a typical silicon optical modulator is generally less than 70 GHz, the loss is as high as 6-8 dB, and the driving voltage is 2.5-3V, making it difficult to achieve a single-channel rate of 400 Gbps and above. How to further improve the bandwidth and performance of the silicon optical modulator to meet the requirements of the next-generation coherent module has become a key issue faced by silicon photonics at this stage.

[0128] In recent years, the development of thin film lithium niobate has provided a new material for integrated photonic chips. Due to the linear electro-optic effect of lithium niobate, the thin film lithium niobate electro-optic modulator can achieve a high bandwidth at a lower modulation voltage, and has a lower optical loss and driving voltage than the silicon optical modulator. Currently, the thin film lithium niobate electro-optic modulator can already reach a bandwidth of 110 GHz, with a loss of less than 3 dB and a driving voltage of 0.5-1 V. Its performance far exceeds that of the current silicon-based modulators, supports a data transmission rate of up to 400 Gbps, and can meet the needs of higher communication rates in the future.

[0129] However, the monolithic integrated thin film lithium niobate platform lacks components required by the ICTR such as photodetectors, mode spot converters, and tunable optical attenuators, making it difficult to achieve transceiver integration. Moreover, the monolithic integrated thin film lithium niobate chip is not compatible with the existing CMOS packaging, making it challenging to meet future application scenarios requiring high-density advanced packaging.

[0130] In view of this, the present application proposes a heterogeneously integrated photonic chip. By integrating the second wafer above the first wafer, with the first wafer comprising an electro-optic material layer, and the second wafer comprising a silicon base layer, the integration of two heterogeneous materials, the electro-optic material layer and the silicon base layer, on a single chip is achieved. This heterogeneously integrated photonic chip has the advantage of high integration. Additionally, the electro-optic material layer can form a high-speed electro-optic modulator, and silicon materials have well-established device integration technologies in the semiconductor field. By integrating the electro-optic material layer and the silicon base layer in this heterogeneously integrated chip, the performance of the heterogeneously integrated chip can be improved.

[0131] To facilitate the understanding of this embodiment, a detailed introduction to a heterogeneously integrated photonic chip disclosed in the embodiment of the present application will be given first.

[0132] As shown, FIG. 1 is a schematic diagram of a heterogeneously integrated photonic chip provided by an embodiment of the present application, which comprises a first wafer 100 and a second wafer 200, wherein the second wafer 200 is integrated above the first wafer 100.

[0133] The first wafer 100 comprises a first substrate layer 110 and an electro-optic material layer 120 disposed on one side of the first substrate layer 110. The second wafer 200 comprises a silicon base layer 210 arranged on the side of the electro-optic material layer 120 away from the first substrate layer 110.

[0134] The electro-optic material layer 120 here refers to an optical functional material with an electro-optic effect, for example, a material layer such as lithium niobate 124 and lithium tantalate. The electro-optic effect refers to the phenomenon that the refractive index of a material changes under the action of an applied voltage.

[0135] In an embodiment, the first wafer 100 and the second wafer 200 are integrated together by means of bonding.

[0136] Here, bonding is a method of combining two semiconductor materials through van der Waals forces, molecular forces, atomic forces, etc.

[0137] The silicon base is a mature semiconductor material layer. Silicon is rich in resources, low in cost, and has characteristics such as high chemical stability and a high melting point.

[0138] In the above implementation process, by integrating the second wafer 200 above the first wafer 100, with the first wafer 100 comprising an electro-optic material layer 120 and the second wafer 200 comprising a silicon base layer 210, the integration of two heterogeneous materials, the electro-optic material layer 120 and the silicon base layer 210, on a single chip is achieved. This heterogeneously integrated photonic chip has the advantage of high integration. Additionally, the electro-optic material layer 120 can form a high-speed electro-optic modulator, and the silicon material has well-established device integration technology in the semiconductor field. By integrating the electro-optic material layer 120 and the silicon base layer 210 in this heterogeneously integrated chip, the performance of the heterogeneously integrated chip can be improved.

[0139] In a possible implementation manner, as shown in FIG. 2, the second wafer 200 further comprises an ultra-low passive loss material layer 230.

[0140] The ultra-low passive loss material layer 230 is disposed between the silicon base layer 210 and the electro-optic material layer 120.

[0141] The ultra-low passive loss material here refers to a material that can significantly reduce the energy loss during the transmission of optical signals. It usually has extremely low absorption, scattering, and radiation losses, enabling optical signals to be transmitted efficiently and stably within the material. For example, it is silicon nitride 232, silicon dioxide, tantalum oxide, lithium niobate 124, etc.

[0142] In an embodiment, the ultra-low passive loss material layer 230 is disposed between the silicon base layer 210 and the second dielectric layer 220 and / or the ultra-low passive loss material layer 230 and the silicon base layer 210 are disposed in the same layer.

[0143] That is to say, the ultra-low passive loss material layer 230 in the embodiments of the present application may comprise the following arrangement modes:

[0144] Mode 1: The ultra-low passive loss material layer 230 is disposed between the silicon base layer 210 and the second dielectric layer 220;

[0145] Mode 2: The ultra-low passive loss material layer 230 is disposed between the silicon base layer 210 and the second dielectric layer 220, and at the same time, the ultra-low passive loss material layer 230 is also disposed in the same layer as the silicon base layer 210.

[0146] The above arrangement modes of the ultra-low passive loss material layer 230 are only exemplary, and the specific arrangement mode of the ultra-low passive loss material layer 230 can be selected according to the actual situation.

[0147] In the above implementation process, by arranging the ultra-low passive loss material on the second wafer 200, the integrated heterogeneously integrated photonic chip comprises the electro-optic material layer 120, the ultra-low passive loss material, and the silicon base layer 210. Since the ultra-low passive loss material is a material with extremely low absorption, scattering, and radiation losses, it can significantly reduce the energy loss of optical signals during transmission in the heterogeneously integrated photonic chip. The integration of the electro-optic material layer 120 and the ultra-low passive loss material can realize the low-loss characteristic of the heterogeneously integrated photonic chip and significantly reduce the transmission loss of the heterogeneously integrated photonic chip.

[0148] In a possible implementation manner, the ultra-low passive loss material layer 230 is a silicon nitride layer.

[0149] Here, silicon nitride 232 is a compound composed of two elements, silicon and nitrogen. The silicon nitride 232 has characteristics such as high strength, low density, high temperature resistance, and low loss.

[0150] In the above implementation process, by integrating the electro-optic material layer 120, the silicon base layer 210, and the silicon nitride layer in the heterogeneously integrated photonic chip, a high-speed electro-optic modulator can be formed by the electro-optic material layer 120, an ultra-low loss waveguide can be formed by the silicon nitride layer, and active devices based on well-established processes can be formed by the silicon base layer 210. Under the action of the electro-optic material layer 120, the silicon base layer 210, and the silicon nitride layer, this heterogeneously integrated photonic chip can have characteristics such as low insertion loss, high performance, and high integration.

[0151] In a possible implementation manner, the ultra-low passive loss material layer 230 is a thin film layer containing patterned passive devices.

[0152] The passive devices here can be optical waveguides, multimode interferometers, polarization controllers, beam splitters, and other devices. The passive devices formed by the ultra-low passive loss material layer 230 can be adjusted according to the actual situation.

[0153] The patterned passive devices refer to graphic structures with specific shapes and sizes formed inside or on the surface of the wafer through a series of process steps.

[0154] It can be understood that when the heterogeneously integrated photonic chip is used in different scenarios, the heterogeneously integrated photonic chip may need to meet different functions, and thus each material layer in the heterogeneously integrated photonic chip may need to be processed into corresponding devices to meet the functional requirements of the heterogeneously integrated photonic chip.

[0155] The ultra-low passive loss material layer 230 can be processed accordingly according to the functional requirements of the heterogeneously integrated photonic chip to obtain patterned passive devices.

[0156] When manufacturing the heterogeneously integrated photonic chip, the ultra-low passive loss material of the ultra-low passive loss material layer 230 can be patterned through corresponding processes to obtain corresponding passive devices.

[0157] For example, a ridge optical waveguide can be obtained by etching the ultra-low passive loss material layer 230.

[0158] Optionally, the processes for realizing the patterned passive devices can be photolithography processes, etching processes, doping processes, heat treatment processes, etc., and the processes for realizing the patterned passive devices can be selected according to the actual situation.

[0159] It should be understood that when the ultra-low passive loss material layer 230 needs to be processed into corresponding passive devices, the ultra-low passive loss material can be directly integrated on the second wafer 200 according to the shape of the plane where the ultra-low passive loss material layer 230 is located. In this case, there are no patterned devices in the ultra-low passive loss material layer 230.

[0160] In the above implementation process, by configuring the ultra-low passive loss material layer 230 as a thin film layer containing patterned passive devices, according to the functional requirements of the heterogeneously integrated photonic chip, the ultra-low passive loss material layer 230 can be processed into corresponding patterned passive devices, realizing flexible processing of the ultra-low passive loss material layer 230, increasing the functions of the ultra-low passive loss material layer 230, and expanding the application scenarios of the heterogeneously integrated photonic chip.

[0161] In a possible implementation manner, the thin film layer of the patterned passive devices is a silicon nitride waveguide 231.

[0162] Silicon nitride 232 is a compound composed of two elements, silicon and nitrogen. Silicon nitride 232 has characteristics such as high strength, low density, high temperature resistance, and low loss.

[0163] Due to the inherently low absorption loss of silicon nitride 232 and its small absorption coefficient in communication wavelength bands, optical signals experience minimal attenuation during waveguide transmission. Additionally, silicon nitride 232 has a moderate refractive index contrast with cladding and substrates, and radiation loss caused by sidewall roughness is relatively low, further reducing overall transmission loss. This enables the silicon nitride waveguide 231 to maintain high optical signal intensity during long-distance transmission.

[0164] In addition, since silicon nitride 232 has a high melting point (about 1900℃) and thermal stability, it can maintain good physical and chemical properties in a high-temperature environment. This enables the silicon nitride waveguide 231 to be applied to some special environments with high temperature requirements, expanding the application scenarios of the chip. For example, it can be used in the aerospace field, the automotive industry, the energy field, etc.

[0165] In the above implementation process, since silicon nitride 232 has characteristics such as high strength, low density, high temperature resistance, and low loss, by arranging the silicon nitride waveguide 231, the transmission loss can be reduced while the application scenarios of the chip can be expanded.

[0166] In a possible implementation manner, the second wafer 200 further comprises a germanium layer.

[0167] Here, the germanium layer is disposed on one side of the silicon base layer 210 by means of epitaxial growth.

[0168] The germanium layer here can be used to realize specific optoelectronic functions, and it has an electrical conductivity between that of a conductor and an insulator.

[0169] Optionally, the germanium layer can be used to manufacture functional components such as photodetectors, optical amplifiers, and infrared optical devices, and the germanium layer can be processed into corresponding devices according to the functional requirements of the heterogeneously integrated photonic chip.

[0170] In an embodiment, the germanium layer comprises a germanium photodetector formed through processing.

[0171] It should be understood that when a photodetector needs to be provided in the heterogeneously integrated photonic chip, the germanium layer can be processed to form the germanium optoelectronic detector.

[0172] Optionally, the germanium layer can be arranged on the side of the silicon base layer 210 away from the electro-optic material layer 120, or on the side close to the electro-optic material layer 120. The arrangement position of the germanium layer can be selected according to the actual situation.

[0173] In the above implementation process, the germanium layer, when integrated into the heterogeneously integrated photonic chip, can be used to form functional components. This enables the heterogeneously integrated photonic chip to offer more diverse functions and expands the application scenarios of the heterogeneously integrated photonic chip.

[0174] In a possible implementation manner, the electro-optic material layer 120 and / or the silicon base layer 210 is a thin film layer containing patterned active devices and patterned passive devices.

[0175] Here, the electro-optic material layer 120 and the silicon base layer 210 can be used to manufacture passive devices and active devices.

[0176] The passive devices here can be optical couplers, optical filters, and other devices. The active devices formed by the electro-optic material layer 120 and / or the silicon base layer 210 can be adjusted according to the actual situation.

[0177] It should be understood that the heterogeneously integrated photonic chip formed by the electro-optic material layer 120, the silicon base layer 210, and the ultra-low passive loss material layer 230 without patterned devices can be regarded as a photonic chip platform. By performing patterning processing on each material layer in the photonic chip platform to form a thin film layer containing patterned devices, more possibilities can be provided for the photonic chip platform, thereby providing diversified functions for the heterogeneously integrated photonic chip and expanding the application scenarios of the heterogeneously integrated photonic chip.

[0178] The heterogeneously integrated photonic chip can have various forms of existence. The following examples will further illustrate the structural forms of the heterogeneously integrated photonic chip:

[0179] Form 1: the ultra-low passive loss material layer 230 and the electro-optic material layer 120 contain patterned passive devices, and the silicon base layer 210 does not contain patterned devices;

[0180] Form 2: as shown in FIG. 3, the electro-optic material layer 120 contains patterned passive devices, and the ultra-low passive loss material layer 230 and the silicon base layer 210 do not contain patterned devices;

[0181] Form 3: as shown in FIG. 4, the ultra-low passive loss material layer 230 contains patterned passive devices, and the electro-optic material layer 120 and the silicon base layer 210 contain patterned active devices;

[0182] Form 4: as shown in FIG. 5, the ultra-low passive loss material layer 230 contains patterned passive devices, the electro-optic material layer 120 contains patterned active devices, and the silicon base layer 210 does not contain patterned devices;

[0183] Form 5: the ultra-low passive loss material layer 230 does not contain patterned devices, and the electro-optic material layer 120 and the silicon base layer 210 contain patterned active devices;

[0184] Form 6: the ultra-low passive loss material layer 230 does not contain patterned devices, and the electro-optic material layer 120 and the silicon base layer 210 contain patterned passive devices;

[0185] Form 7: the ultra-low passive loss material layer 230 and the electro-optic material layer 120 do not contain patterned devices, and the silicon base layer 210 contains patterned passive devices, etc.

[0186] The above structural forms of the heterogeneously integrated photonic chip are only exemplary, and the specific structural form of the heterogeneously integrated photonic chip can be adjusted according to the actual situation.

[0187] It can be understood that when the structural forms of the heterogeneously integrated photonic chip are different, the corresponding preparation methods of the heterogeneously integrated photonic chip are also different. The following examples will further illustrate the preparation methods of the heterogeneously integrated photonic chip.

[0188] Exemplarily, if the structure of the heterogeneously integrated photonic chip is configured as follows: the ultra-low passive loss material layer 230 contains patterned passive devices, and the electro-optic material layer 120 and silicon base layer 210 contain patterned active devices, then the corresponding fabrication method is as follows.

[0189] In this case, the first wafer 100 comprising the electro-optic material layer 120 can first be processed to form a patterned electro-optic material. The second wafer 200 comprising the ultra-low passive loss material layer 230 and the silicon base layer 210 can also first be processed to form a patterned ultra-low passive loss material and a patterned silicon base. Finally, the first wafer 100 is bonded to second wafer 200, and the wafer substrate above the second wafer 200 is removed.

[0190] If the structure of the heterogeneously integrated photonic chip is configured as follows: the ultra-low passive loss material layer 230 contains patterned passive devices, the electro-optic material layer 120 contains patterned active devices, and the silicon base layer 210 does not contain patterned devices, then the corresponding fabrication method is as follows.

[0191] In this case, the first wafer 100 comprising the electro-optic material layer 120 can first be processed to form a patterned electro-optic material. The second wafer 200 comprising the ultra-low passive loss material layer 230 can also first be processed to form a patterned ultra-low passive loss material. Finally, the first wafer 100 is bonded to second wafer 200, and the wafer substrate above the second wafer 200 is removed.

[0192] The above preparation methods of the heterogeneously integrated photonic chip are only exemplary, and the specific preparation method of the heterogeneously integrated photonic chip can be adjusted according to the actual situation.

[0193] In the above implementation process, by configuring the electro-optic material layer 120 and / or the silicon base layer 210 as thin-film layers containing patterned passive devices and / or passive devices, the electro-optic material layer 120 and / or the silicon base layer 210 can be processed into corresponding patterned passive devices according to the functional requirements of the heterogeneously integrated photonic chip. This enables the flexible processing of the electro-optic material layer 120 and / or the silicon base layer 210, enhances the functions of the electro-optic material layer 120 and / or the silicon base layer 210, and expands the application scenarios of the heterogeneously integrated photonic chip.

[0194] In a possible implementation manner, the electro-optic material layer 120 is lithium niobate 124 or lithium tantalate.

[0195] Here, lithium niobate 124 exhibits excellent electro-optic effects: through an applied electric field, the optical waveguide of lithium niobate 124 can rapidly modify its refractive index, enabling efficient optical signal modulation. Additionally, the optical waveguide fabricated from lithium niobate 124 features a large refractive index difference between the core and cladding layers, strong optical confinement, and low bending loss. This helps reduce optical signal loss during transmission and enhances device performance.

[0196] Lithium tantalate has a relatively wide transparent window, which allows it to transmit optical signals in a wider wavelength range, thus meeting the requirements of different application scenarios. In addition, lithium tantalate has properties similar to those of lithium niobate. Both exhibit the linear electro-optic effect, and lithium tantalate has a smaller birefringence. This enables them to meet the requirements of different application scenarios, thereby expanding the application scenarios of the heterogeneously integrated photonic chip.

[0197] In the above implementation process, since lithium niobate 124 is a transparent material that can change its refractive index under an applied electric field, and it has the advantages of reducing the loss of optical signals during transmission and achieving a larger modulation bandwidth, by configuring the electro-optic material as lithium niobate 124, the optical signal modulation can be realized while reducing the transmission loss of the optical modulator chip and increasing the modulation bandwidth. In addition, lithium tantalate has properties similar to those of lithium niobate 124. Both exhibit the linear electro-optic effect, and lithium tantalate has a smaller birefringence. This enables them to meet the requirements of different application scenarios, thereby expanding the application scenarios of the heterogeneously integrated photonic chip.

[0198] In a possible implementation manner, the electro-optic material layer 120 is lithium niobate 124.

[0199] Here, the lithium niobate 124 is configured to form a lithium niobate waveguide 121 and / or a lithium niobate modulator 122.

[0200] The lithium niobate waveguide 121 here refers to an optical waveguide structure formed on the lithium niobate 124 material, which is used to guide the transmission of optical signals. This waveguide structure utilizes the high refractive index characteristic of lithium niobate 124 to confine the optical signals inside the waveguide, achieving efficient optical signal transmission. Its primary function is to serve as an optical signal transmission channel, used to guide optical signals from one location to another in optoelectronic systems.

[0201] The lithium niobate waveguide 121 can achieve extremely low optical transmission loss. In optical communication systems and others, a low-loss waveguide can reduce the need for optical signal amplification, thereby reducing the energy consumption of the system.

[0202] The lithium niobate modulator 122 refers to an optical modulator made of lithium niobate 124 material. The lithium niobate modulator 122 exhibits high bandwidth characteristics, enabling it to meet the requirements of modern high-speed optical communication systems for large data transmission volumes.

[0203] Additionally, the lithium niobate modulator 122 features relatively low insertion loss, resulting in minimal energy loss as optical signals pass through the modulator. This characteristic enables more efficient conversion of electrical signals into optical signals and their subsequent transmission, thereby enhancing the signal transmission efficiency of the entire optical communication system.

[0204] Optionally, the lithium niobate 124 in the heterogeneously integrated photonic chip can be used only to form a lithium niobate waveguide 121 (not shown in the figure) , or only to form a lithium niobate modulator 122 (not shown in the figure) , or can be used to form both a lithium niobate waveguide 121 and a lithium niobate modulator 122 (as shown in FIG. 6) .

[0205] In an embodiment, the lithium niobate waveguide 121 and the silicon nitride waveguide 231 are configured to form an evanescent wave coupler 10 (as shown in FIG. 6) .

[0206] Evanescent wave coupling is a coupling method between optical waveguides, which uses the evanescent wave generated at the waveguide interface to achieve energy transfer. When two waveguides are close enough, the optical field in one waveguide will extend into the other waveguide to form an evanescent wave, thus achieving the coupling between the two waveguides.

[0207] Optionally, the evanescent wave coupler 10 can adopt waveguide structures such as fully etched, shallow etched, or deep-etched configurations. The etching depth of the evanescent wave coupler 10 can be selected according to the actual situation.

[0208] The first wafer 100 and the second wafer 200 here transmit optical signals through the evanescent wave coupler 10.

[0209] In the above implementation process, since lithium niobate is a transparent material that can change its refractive index under an applied electric field, and it has the advantages of reducing the loss of optical signals during transmission and achieving a larger modulation bandwidth, by configuring the electro-optic material as lithium niobate 124, the optical signal modulation can be realized while reducing the transmission loss of the optical modulator chip and increasing the modulation bandwidth. Additionally, by configuring the lithium niobate waveguide 121 and the silicon nitride waveguide 231 to form an evanescent wave coupler 10, the optical signal can be transmitted between the first wafer 100 and the second wafer 200. While realizing the heterogeneous integration of the first wafer 100 and the second wafer 200, the optical processing and optical transmission capabilities of the heterogeneously integrated photonic chip are maintained.

[0210] In a possible implementation manner, the lithium niobate waveguide 121 in the evanescent wave coupler 10 is a fully etched lithium niobate 124 waveguide.

[0211] Here, the fully etched waveguide refers to a waveguide structure formed on or within a material using etching techniques, featuring specific shapes and dimensions. This waveguide structure is capable of guiding light waves to propagate within it, enabling optical signal transmission and processing. The fully etched lithium niobate 124 waveguide can enhance the evanescent field and increase the coupling coefficient with the silicon nitride waveguide 231.

[0212] It should be understood that during the etching process of the fully etched lithium niobate waveguide, the structural dimensions and shape of the waveguide can be more precisely controlled. Through optimized design, the optical field energy in the lithium niobate waveguide can be more concentrated in the area adjacent to the silicon nitride waveguide, thus increasing the degree of overlap of the mode fields between the two. According to coupling theory, a larger mode field overlap integral results in stronger evanescent field coupling, which in turn enhances the coupling coefficient. For example, in some highly integrated photonic chips, through precise design, fully etched lithium niobate waveguides exhibit more concentrated optical field distribution in the coupling region with silicon nitride waveguides. This is analogous to two interlocking gears meshing more effectively, thereby achieving stronger evanescent field coupling and higher coupling coefficients.

[0213] Moreover, the fully etched process enables precise control over the mode characteristics of lithium niobate waveguides, allowing better mode matching with silicon nitride waveguides. As the mode matching between the two waveguides improves, the transmission efficiency of optical signals between them increases, leading to stronger evanescent field coupling and thereby enhancing the coupling coefficient. Through rational design of waveguide parameters such as dimensions and refractive index, optimized mode matching can be achieved. For example, in certain optical communication systems, through precise processing of fully etched lithium niobate waveguides, their modes can achieve near-perfect matching with silicon nitride waveguides. This is analogous to building a "high-speed pathway" for optical signal transmission between different waveguides, reducing losses caused by mode mismatch, significantly improving coupling coefficients, and ensuring efficient optical signal transmission.

[0214] In the above implementation process, by configuring the lithium niobate waveguide 121 as a fully etched lithium niobate 124 waveguide, the evanescent field can be enhanced, the coupling coefficient with the silicon nitride waveguide 231 can be increased, and the coupling efficiency of the evanescent wave coupler 10 can be improved.

[0215] In a possible implementation manner, as shown in FIG. 7, the lithium niobate waveguide 121 and the silicon nitride waveguide 231 in the evanescent wave coupler 10 can be configured as combinations of various shapes, including but not limited to the following.

[0216] Combination 1: As shown in (a) and (d) of FIG. 7, the lithium niobate waveguide 121 in the evanescent wave coupler 10 is tapered, and the silicon nitride waveguide 231 in the evanescent wave coupler 10 is fork-shaped.

[0217] Here, the fork shape can be a double-fork shape, a triple-fork shape, or other fork-like shapes. For example, the lithium niobate waveguide 121 in the evanescent wave coupler 10 is tapered, and the silicon nitride waveguide 231 in the evanescent wave coupler 10 is triple-forked (as shown in FIG. 7 (d) ) . As another example, the lithium niobate waveguide 121 in the evanescent wave coupler 10 is tapered, and the silicon nitride waveguide 231 in the evanescent wave coupler 10 is double-forked (as shown in FIG. 7 (a) ) . The specific shape of the fork can be set according to the actual situation.

[0218] Combination 2: As shown in (b) of FIG. 7, the silicon nitride waveguide 231 in the evanescent wave coupler 10 is tapered, and the lithium niobate waveguide 121 in the evanescent wave coupler 10 is planar.

[0219] Combination 3: As shown in (c) of FIG. 7, the lithium niobate waveguide 121 in the evanescent wave coupler 10 is tapered, and the silicon nitride waveguide 231 in the evanescent wave coupler 10 is planar.

[0220] The tapered shape refers to a shape in which the cross-sectional dimension (such as the radius or width) gradually changes along the transmission direction. When an optical signal propagates in a tapered waveguide, since the structural parameters of the waveguide (such as width, refractive index, etc. ) change, the mode of light will also change accordingly, enabling efficient conversion between different modes. In addition, the tapered waveguide can transmit the optical signal from one port to another and regulate the optical signal during the transmission process. During the transmission process, the energy distribution of the optical signal will be readjusted according to the structural change of the waveguide, thereby meeting different application requirements. For example, it can be applied in the fields of optical communication, sensing, and laser technology.

[0221] The fork shape refers to a trident shape with a changing width, which can significantly increase the mode field area and enable coupling even in the case of bonding deviation. For example, it can be used in high-efficiency mode spot converters, quantum optics, and quantum communication.

[0222] The planar shape refers to a structure capable of guiding light propagation. Its simplest form consists of three layers of uniform media: the central dielectric layer is called the waveguide layer or the core layer, and the dielectric layers on both sides of the core are called the cladding layers. The refractive index of the core layer is slightly higher than the dielectric constant of the cladding layers on both sides of the core. This difference in refractive index enables the light beam to be concentrated in the core layer for transmission, thus playing a role in guiding the wave. For example, it can be used in optical communication, integrated optics, and laser technology.

[0223] In the above implementation process, by configuring the lithium niobate waveguide 121 and the silicon nitride waveguide 231 in various different shape combinations, the evanescent wave coupler 10 can tolerate bonding deviations and achieve efficient coupling of light between different functional layers.

[0224] In a possible implementation manner, the silicon base layer 210 is configured to form one or more of a silicon waveguide 211, a silicon-germanium detector 212, and a silicon ridge waveguide 213.

[0225] It can be understood that after the silicon base layer 210 is provided in the second wafer 200, one or more of a silicon waveguide 211, a silicon-germanium detector 212, and a silicon ridge waveguide 213 can be formed by processing the silicon base layer 210.

[0226] Optionally, one or more of the silicon waveguide 211, the silicon-germanium detector 212, and the silicon ridge waveguide 213 can be processed and formed by one or more methods such as the etching method, the epitaxial growth method, and the bonding method.

[0227] The etching method is mainly used in semiconductor manufacturing to transfer the pattern on the photoresist to the surface of the wafer, and its advantages are mainly reflected in the following aspects.

[0228] High precision: With the continuous reduction of the circuit feature size, the dry etching technology has gradually become the mainstream. Dry etching offers advantages such as excellent anisotropy, high selectivity, and strong controllability, enabling high-precision pattern transfer.

[0229] Flexibility: Wet etching and dry etching each have their advantages and disadvantages. Wet etching features simple equipment, good reproducibility, low cost, high speed, and high production efficiency; whereas dry etching eliminates chemical waste treatment and ensures high cleanliness. In practical applications, the appropriate etching method can be selected based on specific requirements to meet the needs of different processes.

[0230] Suitable for complex structures: The etching method can handle complex geometric shapes and multi-layer structures, providing the possibility for the miniaturization and high integration of semiconductor devices.

[0231] The epitaxial growth method is used to grow a single-crystal material with the same lattice arrangement on a single-crystal substrate, and its advantages comprise the following.

[0232] High-quality epitaxial layer: The epitaxial growth technology can grow a low-doped, high-resistivity epitaxial layer on a highly doped substrate, which is crucial for improving the performance of semiconductor devices.

[0233] Good electrical isolation: The epitaxial technology has successfully solved the isolation problem between devices. Especially in the manufacturing of integrated circuits, the epitaxial layer can be used as an electrical isolation layer to improve the stability and reliability of the devices.

[0234] Flexibility of process design: During the epitaxial process, parameters such as the resistivity, conductivity type, impurity distribution, and thickness of the epitaxial layer can be conveniently controlled, increasing the flexibility of process design and enabling the epitaxial process to provide materials with special impurity distributions in many cases.

[0235] The bonding method is mainly used in the semiconductor packaging process to connect the surfaces of two materials together, and its advantages are mainly reflected in the following.

[0236] High bonding strength: The atomic-level bonding at the bonding interface enables the bonded materials to have sufficient bonding strength and can withstand large mechanical and thermal stresses.

[0237] Good electrical and optical properties: The dislocation defects generated by the lattice mismatch are only limited to the bonding interface and will not migrate to the active area of the device to affect the performance of the device. At the same time, the atomic-level bonding at the bonding interface also ensures that the device has good electrical and optical properties.

[0238] Simplified process: The bonding method simplifies the existing process, reduces the difficulty of optoelectronic integration, and provides new ideas for the fabrication of SOI (Silicon-on-Insulator) materials and other composite materials.

[0239] Increased device design freedom: The bonding method is novel in concept, increasing the design freedom of devices (especially integrated devices) , making the design of semiconductor devices more flexible and diverse.

[0240] For example, the photoresist is coated on the silicon base layer 210, and the designed waveguide shape and position are transferred to the photoresist through photolithography technology. The silicon not protected by the photoresist is then etched to remove portions of the silicon material, thereby forming the structure of the silicon waveguide 211.

[0241] For another example, a buffer layer, such as a silicon-germanium alloy buffer layer, can be grown on the silicon substrate. By gradually changing the composition of the buffer layer, it transitions from pure silicon to a silicon-germanium alloy and then to pure germanium. Then, according to the photolithography pattern, the germanium layer is etched using the etching method to remove the part that is not protected by the photoresist, and thus the silicon-germanium detector 212 is formed.

[0242] Also, for example, a layer of photoresist can be coated on the silicon base layer 210, and the designed ridge waveguide pattern is transferred to the photoresist through a photolithography machine. Etching technology is used to remove the part of the silicon layer that is not protected by the photoresist. Additionally, doping can be performed on the ridge waveguide area as needed to alter its conductivity or optical properties. Doping can be achieved through methods such as ion implantation, diffusion, or epitaxial growth.

[0243] The above formation methods of the silicon waveguide 211, the silicon-germanium detector 212, and the silicon ridge waveguide 213 are only exemplary, and the specific formation methods of the silicon waveguide 211, the silicon-germanium detector 212, and the silicon ridge waveguide 213 can be adjusted according to the actual situation.

[0244] Optionally, the structure comprised in the second wafer 200 can have various forms. The following lists several structures comprised in the second wafer 200.

[0245] Example 1: The second wafer 200 comprises a silicon waveguide 211 (not shown in FIG. 6) .

[0246] Example 2: The second wafer 200 comprises a silicon waveguide 211 and a silicon ridge waveguide 213 (not shown in FIG. 6) .

[0247] Example 3: The second wafer 200 comprises a silicon-germanium detector 212 (not shown in FIG. 6) .

[0248] Example 4: The second wafer 200 comprises a silicon-germanium detector 212 and a silicon waveguide 211 (not shown in FIG. 6) .

[0249] Example 5: The second wafer 200 comprises a silicon-germanium detector 212 and a silicon ridge waveguide 213 (not shown in FIG. 6) .

[0250] Example 6: The second wafer 200 comprises a silicon waveguide 211, a silicon-germanium detector 212, and a silicon ridge waveguide 213 (as shown in FIG. 6) .

[0251] Example 7: The second wafer 200 comprises a silicon ridge waveguide 213 (not shown in FIG. 6) .

[0252] The structures comprised in the second wafer 200 above are only exemplary, and the specific structures comprised in the second wafer 200 can be selected according to the specific usage scenarios of the heterogeneously integrated photonic chip.

[0253] In the above implementation process, by arranging the silicon base layer 210 in the second wafer 200, according to the actual usage scenarios of the heterogeneously integrated photonic chip, the silicon base layer 210 can be processed to form one or more of the silicon waveguide 211, the silicon-germanium detector 212, and the silicon ridge waveguide 213, thereby improving the flexibility of the heterogeneously integrated photonic chip and expanding its application scenarios.

[0254] In a possible implementation manner, as shown in FIG. 8 (a) , the silicon-germanium detector 212 comprises a PN junction structure with the direction of the PN junction parallel to the surfaces of the first wafer 100 and the second wafer 200.

[0255] In another possible implementation manner, as shown in FIG. 8 (b) , the silicon-germanium detector 212 comprises a PN junction structure with the direction of the PN junction perpendicular to the surfaces of the first wafer 100 and the second wafer 200.

[0256] One end of the silicon-germanium detector 212 comprises a doped silicon region and an electrode, and the other end of the silicon-germanium detector 212 comprises a doped germanium region and an electrode.

[0257] It should be understood that doping different impurities into optoelectronic materials can be used to create P-type and N-type semiconductors. When a P-type semiconductor and an N-type semiconductor are brought into close contact through diffusion (or other connection methods such as substrate fusion) , at their interface, due to the high electron concentration in the N-type region and the high hole concentration in the P-type region, a diffusion movement of electrons and holes occurs. That is, electrons diffuse from the N-type region to the P-type region, and holes diffuse from the P-type region to the N-type region. This diffusion movement results in the formation of a space-charge region on both sides of the PN junction, which is the PN junction.

[0258] In an embodiment, the PN junction comprises one or more of an N-type heavily doped region, an N-type lightly doped region, a P-type heavily doped region, and a P-type lightly doped region.

[0259] Exemplarily, as shown in FIG. 8, the structure of the silicon-germanium detector 212 can be: one end of the silicon-germanium detector 212 comprises a doped silicon region and electrodes (as shown in FIG. 8: the second electrode 262 and the third electrode 263) , and the other end comprises a doped germanium region and electrodes (as shown in FIG. 8: the first electrode 261 and the second electrode 262) . Moreover, the first electrode 261 is connected to the third electrode 263 and germanium.

[0260] It is understandable that for application scenarios requiring higher bandwidth, photodetectors are often required to have higher bandwidth performance. The optoelectronic performance of photodetectors is mainly limited by the carrier transit time and the parasitic parameters of the electrodes. The transit time is related to the carrier transit distance of the germanium material region in the direction of the electric field. For photodetectors where the direction of the electric field is perpendicular to the surfaces of the first wafer 100 and the second wafer 200, the electrodes are located on the upper and lower sides of the germanium material. As a result, the carrier transit distance changes from the horizontal width to the thickness of the germanium epitaxial layer. Since the thickness of the germanium epitaxial layer can be made smaller compared to its width, a higher bandwidth of the photodetector can be achieved to meet the requirements of application scenarios with higher bandwidth.

[0261] In the above implementation process, by configuring the silicon-germanium detector to comprise a PN junction structure with the direction of the PN junction perpendicular to the surfaces of the first wafer 100 and the second wafer 200, the electrodes can be located on the upper and lower sides of the germanium material. As a result, the carrier transit distance changes from the horizontal width to the thickness of the germanium epitaxial layer. Since the thickness of the germanium epitaxial layer can be made smaller compared to its width, a higher bandwidth of the photodetector can be achieved to meet the requirements of application scenarios with higher bandwidth.

[0262] In a possible implementation manner, as shown in FIG. 2, the first wafer 100 further comprises a first dielectric layer 130, and the second wafer 200 further comprises a second dielectric layer 220.

[0263] In an embodiment, the first dielectric layer 130 comprises a first polished surface, and the second dielectric layer 220 comprises a second polished surface, and the second polished surface is integrated above the first polished surface by means of bonding.

[0264] The first polished surface is configured to be formed by polishing the side of the first dielectric layer 130 away from the electro-optic material layer 120; the second polished surface is configured to be formed by polishing the side of the second dielectric layer 220 away from the silicon base layer 210.

[0265] In an embodiment, the bonding process of the first polished surface and the second polished surface can be as follows.

[0266] The surface of the side of the first dielectric layer 130 away from the electro-optic material layer 120 and the surface of the side of the second dielectric layer 220 away from the silicon base layer 210 are mechanically polished and activated to form the first polished surface and the second polished surface. The first wafer 100 with the first dielectric layer 130 is placed below, and the second wafer 200 with the second dielectric layer 220 is flipped so that the second dielectric layer 220 faces the first dielectric layer 130. The first polished surface and the second polished surface are then brought into contact and bonded together via a bonding process, thereby achieving the bonding of the first wafer 100 and second wafer 200.

[0267] If a substrate is provided on the second wafer 200 before bonding, the substrate on the second wafer 200 is removed after the second wafer 200 is integrated over the first wafer 100.

[0268] Optionally, the first dielectric layer 130 and the second dielectric layer 220 may be the same dielectric or different dielectrics. The materials of the first dielectric layer 130 and the second dielectric layer 220 can be selected according to the actual situation.

[0269] Exemplarily, the first dielectric layer 130 is a first silicon oxide layer, and the second dielectric layer 220 is a second silicon oxide layer.

[0270] The first silicon oxide layer is arranged on the side away from the first substrate layer 110; the electro-optic material layer 120 is arranged inside the first silicon oxide layer, and the silicon base layer 210 is inside the second silicon oxide layer.

[0271] The first wafer 100 and the second wafer 200 here are configured to be bonded through the first silicon oxide layer and the second silicon oxide layer.

[0272] In an embodiment, the second wafer 200 further comprises a third dielectric layer 240 and a fourth dielectric layer 250.

[0273] When the ultra-low passive loss material layer 230 is disposed between the silicon base layer 210 and the electro-optic material layer 120, then the third dielectric layer 240 is arranged on the side of the silicon base layer 210 away from the fourth dielectric layer 250, the ultra-low passive loss material layer 230 is arranged on the side of the third dielectric layer 240 away from the silicon base layer 210, and the second dielectric layer 220 is arranged on the side of the ultra-low passive loss material layer 230 away from the third dielectric layer 240.

[0274] When the ultra-low passive loss material layer 230 comprises a first ultra-low passive loss material layer and a second ultra-low passive loss material layer, and the first ultra-low passive loss material layer is disposed between the silicon base layer 210 and the electro-optic material layer 120, and the second ultra-low passive loss material layer is disposed in the same layer as the silicon base layer 210, then the silicon base layer 210 and the second ultra-low passive loss material layer are disposed on one side of the fourth dielectric layer 250, the third dielectric layer 240 is arranged on the side of the silicon base layer 210 and the second ultra-low passive loss material layer away from the fourth dielectric layer 250, the first ultra-low passive loss material layer is arranged on the side of the third dielectric layer 240 away from the silicon base layer 210 and the second ultra-low passive loss material layer, and the second dielectric layer 220 is arranged on the side of the first ultra-low passive loss material layer away from the third dielectric layer 240.

[0275] In a possible implementation manner, as shown in FIG. 9 and FIG. 10, the heterogeneously integrated photonic chip comprises an input electrode section 500 and an optical modulation section 300.

[0276] The input electrode section 500 comprises a first input electrode 510 and a second input electrode 520; the optical modulation section 300 comprises a first modulation electrode 330, a second modulation electrode 340, a first modulation first sub-electrode 3311, a first modulation second sub-electrode 3312, a second modulation first sub-electrode 3411, a second modulation second sub-electrode 3412, a first modulation optical path 310, a second modulation optical path 320, a first bridging electrode 610, and a second bridging electrode 620.

[0277] The first input electrode 510 is connected to the first modulation electrode 330, and the second input electrode 520 is connected to the second modulation electrode 340; the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 are respectively arranged on both sides of the extending direction of the first modulation optical path 310 and the second modulation optical path 320; the first modulation electrode 330 is connected to the first modulation first sub-electrode 3311 and the first modulation second sub-electrode 3312 through the first bridging electrode 610; the second modulation electrode 340 is connected to the second modulation first sub-electrode 3411 and the second modulation second sub-electrode 3412 through the second bridging electrode 620.

[0278] The above first input electrode 510 is configured to receive a first modulation signal, and the second input electrode 520 is configured to receive a second modulation signal.

[0279] In an embodiment, the first modulation signal and the second modulation signal can be two differential signals.

[0280] The first modulation electrode 330 and / or the second modulation electrode 340 are configured to modulate the light in the first modulation optical path 310 and / or the second modulation optical path 320 through some or all of the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412.

[0281] Optionally, the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411 are arranged on both sides of the extending direction of the first modulation optical path 310, and the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412 are arranged on both sides of the extending direction of the second modulation optical path 320. Alternatively, the first modulation second sub-electrode 3312 and the second modulation first sub-electrode 3411 are arranged on both sides of the extending direction of the first modulation optical path 310, and the first modulation first sub-electrode 3311 and the second modulation second sub-electrode 3412 are arranged on both sides of the extending direction of the second modulation optical path 320. The specific arrangement of the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 can be selected according to the actual situation.

[0282] It should be understood that when the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411 are arranged on both sides of the extending direction of the first modulation optical path 310, the first modulation electrode 330 and the second modulation electrode 340 are configured to modulate the light in the first modulation optical path 310 through the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411. When the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412 are arranged on both sides of the extending direction of the second modulation optical path 320, the first modulation electrode 330 and the second modulation electrode 340 are configured to modulate the light in the second modulation optical path 320 through the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412.

[0283] When the first modulation second sub-electrode 3312 and the second modulation first sub-electrode 3411 are arranged on both sides of the extending direction of the first modulation optical path 310, the first modulation electrode 330 and the second modulation electrode 340 are configured to modulate the light in the first modulation optical path 310 through the first modulation second sub-electrode 3312 and the second modulation first sub-electrode 3411. When the first modulation first sub-electrode 3311 and the second modulation second sub-electrode 3412 are arranged on both sides of the extending direction of the second modulation optical path 320, the first modulation electrode 330 and the second modulation electrode 340 are configured to modulate the light in the second modulation optical path 320 through the first modulation first sub-electrode 3311 and the second modulation second sub-electrode 3412.

[0284] In an embodiment, the first modulation first sub-electrode 3311 and the first modulation second sub-electrode 3312 are arranged on the side of the first modulation optical path 310 away from the second modulation optical path 320 and on the side of the second modulation optical path 320 away from the first modulation optical path 310; the second modulation first sub-electrode 3411 and the second modulation second sub-electrode 3412 are arranged on the side of the first modulation optical path 310 close to the second modulation optical path 320 and on the side of the second modulation optical path 320 close to the first modulation optical path 310.

[0285] In another embodiment, the first modulation first sub-electrode 3311 and the first modulation second sub-electrode 3312 are arranged on the side of the first modulation optical path 310 close to the second modulation optical path 320 and on the side of the second modulation optical path 320 close to the first modulation optical path 310; the second modulation first sub-electrode 3411 and the second modulation second sub-electrode 3412 are arranged on the side of the first modulation optical path 310 away from the second modulation optical path 320 and on the side of the second modulation optical path 320 away from the first modulation optical path 310.

[0286] The above arrangements of the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 are only exemplary. The specific arrangements of the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 can be selected according to the actual situation.

[0287] Here, the first bridging electrode 610 can be connected to the ends of the first modulation first sub-electrode 3311 and the first modulation second sub-electrode 3312 (as shown in FIG. 9) , or can be connected to the middle parts of the first modulation first sub-electrode 3311 and the first modulation second sub-electrode 3312 (as shown in FIG. 10) ; the second bridging electrode 620 can be connected to the ends of the second modulation first sub-electrode 3411 and the second modulation second sub-electrode 3412 (as shown in FIG. 9) , or can be connected to the middle parts of the second modulation first sub-electrode 3411 and the second modulation second sub-electrode 3412 (as shown in FIG. 10) . The connection position of the first bridging electrode 610 to the first modulation first sub-electrode 3311 and the first modulation second sub-electrode 3312 can be selected according to the actual situation, and the connection position of the second bridging electrode 620 to the second modulation first sub-electrode 3411 and the second modulation second sub-electrode 3412 can be selected according to the actual situation.

[0288] The materials of the first modulation optical path 310 and the second modulation optical path 320 are materials with an electro-optic effect, such as lithium niobate 124, barium titanate, or lead zirconate titanate, etc. The specific materials of the first modulation optical path 310 and the second modulation optical path 320 can be selected according to the actual situation.

[0289] The materials of the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 are conductive materials, such as metals, transparent conductive oxides, etc. The specific materials of the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 can be selected according to the actual situation.

[0290] In the above implementation process, by arranging two input electrodes, namely the first input electrode 510 and the second input electrode 520, and connecting the first input electrode 510 to the sub-electrodes arranged on both sides of the first modulation optical path 310 and the second modulation optical path 320 through the first modulation electrode 330 and the first bridging electrode 610, and connecting the second input electrode 520 to the sub-electrodes arranged on both sides of the first modulation optical path 310 and the second modulation optical path 320 through the second modulation electrode 340 and the second bridging electrode 620, the light in the first modulation optical path 310 and second modulation circuit can be modulated. On the one hand, differential driving of the modulator can be achieved without the need for complex peripheral circuits outside the chip. As a result, the size of the chip can be reduced and the cost of the chip can be lowered. On the other hand, the light in both the first modulation optical path 310 and the second modulation optical path 320 can be modulated simultaneously, which can improve the modulation efficiency of the electro-optic modulator chip.

[0291] In a possible implementation manner, as shown in FIG. 9 and FIG. 10, the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411 are arranged on both sides of the extending direction of the first modulation optical path 310; the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412 are arranged on both sides of the extending direction of the second modulation optical path 320.

[0292] The first modulation electrode 330 and the second modulation electrode 340 are configured to modulate the light in the first modulation optical path 310 through the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411; the first modulation electrode 330 and the second modulation electrode 340 are configured to modulate the light in the second modulation optical path 320 through the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412.

[0293] Here, the first modulation first sub-electrode 3311 can be arranged on the side of the extending direction of the first modulation optical path 310 away from the second modulation circuit, and the second modulation first sub-electrode 3411 is arranged on the side of the extending direction of the first modulation optical path 310 close to the second modulation circuit. The first modulation second sub-electrode 3312 can be arranged on the side of the extending direction of the second modulation optical path 320 away from the first modulation circuit, and the second modulation second sub-electrode 3412 is arranged on the side of the extending direction of the second modulation optical path 320 close to the first modulation circuit.

[0294] The first modulation electrode 330 is configured to modulate the light in the first modulation optical path 310 through the first modulation first sub-electrode 3311, and the second modulation electrode 340 is configured to modulate the light in the first modulation optical path 310 through the second modulation first sub-electrode 3411. The first modulation electrode 330 is configured to modulate the light in the second modulation optical path 320 through the first modulation second sub-electrode 3312, and the second modulation electrode 340 is configured to modulate the light in the second modulation optical path 320 through the second modulation second sub-electrode 3412.

[0295] In the above implementation process, the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411 are arranged on both sides of the extension direction of the first modulation optical path 310, the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412 are arranged on both sides of the extension direction of the second modulation optical path 320. Moreover, the first modulation electrode 330 is connected to the first modulation first sub-electrode 3311 and the first modulation second sub-electrode 3312 through the first bridging electrode 610, and the second modulation electrode 340 is connected to the second modulation first sub-electrode 3411 and the second modulation second sub-electrode 3412 through the second bridging electrode 620. Therefore, regardless of whether a modulation signal exists in the first modulation electrode 330 or the second modulation electrode 340, both the first modulation optical path 310 and the second modulation optical path 320 can be modulated, thereby improving the modulation efficiency of the electro-optic modulator chip.

[0296] In a possible implementation manner, as shown in FIG. 11 and FIG. 12, the heterogeneously integrated photonic chip comprises a plurality of optical modulation sections 300.

[0297] The first modulation electrode 330, the second modulation electrode 340, the first modulation optical path 310, and the second modulation optical path 320 extend through the plurality of optical modulation sections 300. The plurality of optical modulation sections 300 are sequentially arranged along the extension direction of the first modulation optical path 310 and the second modulation optical path 320.

[0298] Optionally, the positions of the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 in each optical modulation section 300 may be the same or different. The connection positions of the first bridging electrode 610 to the first modulation first sub-electrode 3311 and the first modulation second sub-electrode 3312, and the connection positions of the second bridging electrode 620 to the second modulation first sub-electrode 3411 and the second modulation second sub-electrode 3412 in each optical modulation section 300 can be the same or different. The specific arrangement of the first bridging electrode 610, the second bridging electrode 620, the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 in each optical modulation section 300 can be adjusted according to the actual situation.

[0299] The first modulation optical path 310 and the second modulation optical path 320 can extend linearly in one direction. Correspondingly, the plurality of optical modulation sections 300 are also sequentially arranged in the same direction.

[0300] The light in the first modulation optical path 310 and the light in the second modulation optical path 320 are combined and output from the port.

[0301] In the above implementation process, by arranging a plurality of optical modulation sections 300 in the electro-optic modulator chip, the modulation bandwidth can be enhanced, thereby expanding the application scenarios of the electro-optic modulator chip.

[0302] In a possible implementation manner, the first modulation electrode 330, the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, and the first bridging electrode 610 are single-layer metal of the same process or multi-layer metal of different processes; and / or the second modulation electrode 340, the second modulation first sub-electrode 3411, the second modulation second sub-electrode 3412, and the second bridging electrode 620 are single-layer metal of the same process or multi-layer metal of different processes.

[0303] The single-layer metal of the same process here refers to achieving connections using a single layer of conductive material (e.g., a metal layer) , and the multi-layer metal of different processes refers to achieving connections between electrodes using two layers of structures or materials.

[0304] When the first modulation electrode 330, the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, and the first bridging electrode 610 are multi-layer metal of different processes; and / or the second modulation electrode 340, the second modulation first sub-electrode 3411, the second modulation second sub-electrode 3412, and the second bridging electrode 620 are multi-layer metal of different processes, the layers of the first bridging electrode 610 and the second bridging electrode 620 can be arranged in the same direction or in different directions.

[0305] Exemplarily, as shown in FIG. 13, FIG. 13 shows a sectional view of the first bridging electrode 610 with a double-layer bridge. Here, the structures of each layer of the first bridging electrode 610 are respectively arranged in a direction perpendicular to the first modulation electrode 330 and in a direction parallel to the first modulation electrode 330.

[0306] As shown in FIG. 14, FIG. 14 shows a sectional view of the second bridging electrode 620 with a double-layer bridge. Here, the structures of each layer of the second bridging electrode 620 are respectively arranged in a direction perpendicular to the second modulation electrode 340 and in a direction parallel to the second modulation electrode 340.

[0307] The above arrangements of the first bridging electrode 610 and the second bridging electrode 620 are only exemplary, and the specific arrangements of the first bridging electrode 610 and the second bridging electrode 620 can be adjusted according to the actual situation.

[0308] In the above implementation process, by configuring the interconnected electrodes as single-layer metal of the same process, the difficulty of electrode arrangement can be reduced, the manufacturing consumables can be decreased, the connection difficulty between electrodes can be lowered, and the material consumption of the bridge electrodes can be reduced simultaneously. As a result, the manufacturing cost of the electro-optical modulator chip can be saved. In addition, by configuring the interconnected electrodes as multi-layer metal of different processes, it can adapt to various changes in the positions of the modulation electrodes and the modulation sub-electrodes, enabling flexible connections between the modulation electrodes and modulation sub-electrodes, increasing the flexibility of the structural arrangement of the electro-optic modulator chip, and expanding the application scenarios of the electro-optic modulator chip.

[0309] In a possible implementation manner, as shown in FIG. 15, FIG. 16, and FIG. 17, the heterogeneously integrated photonic chip comprises an input electrode section 500 and an optical modulation section 300.

[0310] The optical modulation section 300 comprises an insulating layer 400, a first modulation electrode 330, a second modulation electrode 340, a first modulation sub-electrode 331, a second modulation sub-electrode 341, a first modulation optical path 310, and a second modulation optical path 320.

[0311] Here, the first modulation electrode 330 and second modulation electrode 340 are disposed on the outer surface of the insulating layer 400 or within the insulating layer 400; the first modulation optical path 310 and second modulation optical path 320 are disposed within the insulating layer 400; and the first modulation sub-electrode 331 is connected to the first modulation electrode 330, while the second modulation sub-electrode 341 is connected to the second modulation electrode 340.

[0312] Optionally, the first modulation sub-electrode 331 and the second modulation sub-electrode 341 may be arranged on both sides of the first modulation optical path 310, the first modulation sub-electrode 331 and the second modulation sub-electrode 341 may also be arranged on both sides of the second modulation optical path 320.

[0313] It should be understood that when the first modulation sub-electrode 331 and the second modulation sub-electrode 341 are arranged on both sides of the first modulation optical path 310, the first modulation sub-electrode 331 and the second modulation sub-electrode 341 are configured to modulate the light in the first modulation optical path 310 (as shown in FIG. 15) . When the first modulation sub-electrode 331 and the second modulation sub-electrode 341 are arranged on both sides of the second modulation optical path 320, the first modulation sub-electrode 331 and the second modulation sub-electrode 341 are configured to modulate the light in the second modulation optical path 320 (as shown in FIG. 16) .

[0314] The materials of the first modulation sub-electrode 331 and the second modulation sub-electrode 341 are conductive materials, such as metals, transparent conductive oxides, etc. The specific materials of the first modulation sub-electrode 331 and the second modulation sub-electrode 341 can be selected according to the actual situation.

[0315] The materials of the first modulation optical path 310 and the second modulation optical path 320 are materials with an electro-optic effect, such as lithium niobate 124, barium titanate, or lead zirconate titanate, etc. The specific materials of the first modulation optical path 310 and second modulation optical path 320 can be selected according to the actual situation.

[0316] In an embodiment, as shown in FIG. 17, the input electrode section 500 comprises a first input electrode 510 and a second input electrode 520.

[0317] The first input electrode 510 is connected to the first modulation electrode 330, and the second input electrode 520 is connected to the second modulation electrode 340.

[0318] Here, the first input electrode 510 is configured to receive the first modulation signal and transmit the first modulation signal to the optical modulation section 300. The second input electrode 520 is configured to receive the second modulation signal and transmit the second modulation signal to the optical modulation section 300.

[0319] The first modulation electrode 330, second modulation electrode 340, first modulation sub-electrode 331, and second modulation sub-electrode 341 are configured to modulate the light in the first modulation optical path 310 or the second modulation optical path 320 according to the modulation signal.

[0320] In an embodiment, the first modulation signal and the second modulation signal can be two differential signals.

[0321] In the above implementation process, by arranging two input electrodes, namely the first input electrode 510 and the second input electrode 520, to modulate the light in the first modulation optical path 310 or the second modulation circuit, differential driving of the modulator can be achieved without requiring complex peripheral circuits outside the chip, thereby reducing the size and cost of the chip.

[0322] In a possible implementation manner, as shown in FIG. 17, the optical modulation section 300 comprises a first optical modulation sub-section A and a second optical modulation sub-section B.

[0323] The first modulation electrode 330, the second modulation electrode 340, the first modulation optical path 310, and the second modulation optical path 320 extend through both the first optical modulation sub-section A and the second optical modulation sub-section B.

[0324] In an embodiment, the first optical modulation sub-section A further comprises a first modulation first sub-electrode 3311 and a second modulation first sub-electrode 3411; the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411 are arranged on both sides of the first modulation optical path 310; the first modulation first sub-electrode 3311 is connected to the first modulation electrode 330, and the second modulation first sub-electrode 3411 is connected to the second modulation electrode 340.

[0325] The first modulation first sub-electrode 3311 is connected to the first modulation electrode 330 through the first bridging electrode 610, and the second modulation first sub-electrode 3411 is connected to the second modulation electrode 340 through the second bridging electrode 620.

[0326] The first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411 are configured to modulate the light in the first modulation optical path 310.

[0327] In an embodiment, the second optical modulation sub-section B further comprises a first modulation second sub-electrode 3312 and a second modulation second sub-electrode 3412; the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412 are arranged on both sides of the second modulation optical path 320; the first modulation second sub-electrode 3312 is connected to the first modulation electrode 330, and the second modulation second sub-electrode 3412 is connected to the second modulation electrode 340.

[0328] The first modulation second sub-electrode 3312 is connected to the first modulation electrode 330 through the third bridging electrode 630, and the second modulation second sub-electrode 3412 is connected to the second modulation electrode 340 through the fourth bridging electrode 640.

[0329] The first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412 are configured to modulate the light in the second modulation optical path 320.

[0330] The light in the first modulation optical path 310 and the light in the second modulation optical path 320 are combined and output from the port.

[0331] Optionally, the electro-optic modulator chip may comprise only the first optical modulation sub-section A, or only the second optical modulation sub-section B, or both the first optical modulation sub-section A and the second optical modulation sub-section B. Here, there may be one or more first optical modulation sub-sections A and / or second optical modulation sub-sections B arranged in the electro-optic modulator chip.

[0332] In the above implementation process, the optical modulation section 300 is configured to comprise a first optical modulation sub-section A and a second optical modulation sub-section B. Here, the first optical modulation sub-section A is configured to modulate the first modulation circuit and the second optical modulation sub-section B is configured to modulate the second modulation circuit. When manufacturing the electro-optic modulator chip, the first modulation sub-section and / or the second modulation sub-section can be disposed in the electro-optic modulator chip according to requirements, increasing the flexibility of the setting of the electro-optic modulator chip.

[0333] In a possible implementation manner, the electro-optic modulator chip comprises a plurality of first optical modulation sub-sections A and / or second optical modulation sub-sections B.

[0334] The plurality of first optical modulation sub-sections A and / or second optical modulation sub-sections B are sequentially arranged along the extending direction of the first modulation optical path 310 and the second modulation optical path 320.

[0335] Here, the first modulation optical path 310 and the second modulation optical path 320 can extend along the length of the electro-optic modulator chip, or along the width direction of the electro-optic modulator chip, or along the thickness direction of the electro-optic modulator chip.

[0336] In an embodiment, as shown in FIG. 17, the first modulation optical path 310 and the second modulation optical path 320 can extend linearly in one direction.

[0337] In another embodiment, as shown in FIG. 18 and FIG. 19, the first modulation optical path 310 and the second modulation optical path 320 can extend in a folded manner in multiple directions.

[0338] It should be understood that when the extending direction of the first modulation optical path 310 and / or the second modulation circuit changes, the shape of the first modulation optical path 310 and / or the second modulation circuit at the position where the extension direction changes can be configured as a curved shape.

[0339] In the above implementation process, by arranging a plurality of first modulation sub-sections and / or second modulation sub-sections in the electro-optic modulation chip, the modulation bandwidth can be increased, and the application scenarios of the electro-optic modulation chip can be expanded.

[0340] In a possible implementation manner, the first modulation electrode 330 is connected to the first modulation sub-electrode 331 through the first bridging electrode 610; the first modulation electrode 330 is connected to the second modulation sub-electrode 341 through the second bridging electrode 620; the second modulation electrode 340 is connected to the second modulation sub-electrode 341 through the third bridging electrode 630; and the second modulation electrode 340 is connected to the first modulation sub-electrode 331 through the fourth bridging electrode 640.

[0341] The first modulation electrode 330, the first modulation sub-electrode 331, and the first bridging electrode 610 are single-layer metal of the same process; and / or the first modulation electrode 330, the first modulation sub-electrode 331, and the first bridging electrode 610 are single-layer metal of the same process; and / or the second modulation electrode 340, the second modulation sub-electrode 341, and the third bridging electrode 630 are single-layer metal of the same process; and / or the second modulation electrode 340, the first modulation sub-electrode 331, and the fourth bridging electrode 640 are single-layer metal of the same process.

[0342] When any one of the first bridging electrode 610, the second bridging electrode 620, the third bridging electrode 630, and the fourth bridging electrode 640 is single-layer metal of the same process, the corresponding group of the first modulation electrode 330 and the first modulation sub-electrode 331, the first modulation electrode 330 and the second modulation sub-electrode 341, the second modulation electrode 340 and the second modulation sub-electrode 341, and the second modulation electrode 340 and the first modulation sub-electrode 331 can be electrodes in the same process or electrodes in the same layer.

[0343] Specifically, when the first bridging electrode 610 is single-layer metal of the same process, the first modulation electrode 330 and the first modulation sub-electrode 331 can be electrodes in the same process, and the first modulation electrode 330 and the first modulation sub-electrode 331 can also be electrodes in the same layer. When the second bridging electrode 620 is single-layer metal of the same process, the first modulation electrode 330 and the second modulation sub-electrode 341 can be electrodes in the same process, and the first modulation electrode 330 and the second modulation sub-electrode 341 can also be electrodes in the same layer. When the third bridging electrode 630 is single-layer metal of the same process, the second modulation electrode 340 and the second modulation sub-electrode 341 can be electrodes in the same process, and the second modulation electrode 340 and the second modulation sub-electrode 341 can also be electrodes in the same layer. When the fourth bridging electrode 640 is single-layer metal of the same process, the second modulation electrode 340 and the first modulation sub-electrode 331 can be electrodes in the same process, and the second modulation electrode 340 and the first modulation sub-electrode 331 can also be electrodes in the same layer.

[0344] Taking the first modulation electrode 330 and first modulation sub-electrode 331 as examples, the following illustrates the specific structures of same-process electrodes and same-layer electrodes.

[0345] As shown in FIG. 18, FIG. 18 is a schematic sectional view of the optical modulation section 300 in which the first modulation electrode 330 and the first modulation sub-electrode 331 are in the same process. As shown in FIG. 18, the first modulation electrode 330 and the first modulation sub-electrode 331 are formed from the same electrode processing.

[0346] As shown in FIG. 19, FIG. 19 is a schematic sectional view of the optical modulation section 300 in which the first modulation electrode 330 and the first modulation sub-electrode 331 are on the same layer. As shown in FIG. 19, the first modulation electrode 330 and the first modulation sub-electrode 331 are arranged in a dielectric layer.

[0347] In the above implementation process, by configuring the interconnected electrodes as single-layer metal of the same process, the difficulty of electrode arrangement can be reduced, the manufacturing consumables can be decreased, the connection difficulty between electrodes can be lowered, and the material consumption of the bridge electrodes can be reduced simultaneously. As a result, the manufacturing cost of the electro-optical modulator chip can be saved.

[0348] In a possible implementation manner, the first modulation electrode 330, the first modulation sub-electrode 331, and the first bridging electrode 610 are multi-layer metal of different processes; and / or the first modulation electrode 330, the first modulation sub-electrode 331, and the first bridging electrode 610 are multi-layer metal of different processes; and / or the second modulation electrode 340, the second modulation sub-electrode 341, and the third bridging electrode 630 are multi-layer metal of different processes; and / or the second modulation electrode 340, the first modulation sub-electrode 331, and the fourth bridging electrode 640 are multi-layer metal of different processes.

[0349] When any one of the first bridging electrode 610, the second bridging electrode 620, the third bridging electrode 630, and the fourth bridging electrode 640 is multi-layer metal of different processes, the connection mode between the corresponding modulation electrode and the modulation sub-electrode of this multi-layer metal bridging electrode can comprise various forms.

[0350] The following further shows the specific connection modes between the corresponding modulation electrode and the modulation sub-electrode when the bridging electrode is multi-layer metal in combination with the accompanying drawings.

[0351] Mode 1: As shown in FIG. 20, FIG. 20 shows an electro-optic modulator chip comprising a first optical modulation sub-section A and a second optical modulation sub-section B. In the first optical modulation sub-section A, the first modulation electrode 330 is connected to the first modulation sub-electrode 331; in the second optical modulation sub-section B, the second modulation electrode 340 is connected to the second modulation sub-electrode 341.

[0352] Mode 2: As shown in FIG. 21, FIG. 21 shows that the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411 are arranged on both sides of the first modulation optical path 310, and the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412 are arranged on both sides of the second modulation optical path 320. Here, the first modulation electrode 330 is connected to the first modulation first sub-electrode 3311 through multiple zigzag first bridging electrodes 610 (that is, the first bridging electrode 610 of multi-layer metal of different processes) , and the second modulation electrode 340 is connected to the first modulation second sub-electrode 3312 through multiple zigzag fourth bridging electrodes 640 (that is, the fourth bridging electrode 640 of multi-layer metal of different processes) .

[0353] Mode 3: As shown in FIG. 22, FIG. 22 shows that the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411 are arranged on both sides of the first modulation optical path 310, and the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412 are arranged on both sides of the second modulation optical path 320. Here, the first modulation electrode 330 is connected to the second modulation first sub-electrode 3411 through multiple zigzag second bridging electrodes 620 (that is, the second bridging electrode 620 of multi-layer metal of different processes) .

[0354] Mode 4: As shown in FIG. 23, FIG. 23 shows that the first modulation first sub-electrode 3311 and the second modulation first sub-electrode 3411 are arranged on both sides of the first modulation optical path 310, and the first modulation second sub-electrode 3312 and the second modulation second sub-electrode 3412 are arranged on both sides of the second modulation optical path 320. Here, the second modulation electrode 340 is connected to the second modulation second sub-electrode 3412 through multiple zigzag third bridging electrodes 630 (that is, the third bridging electrode 630 of multi-layer metal of different processes) .

[0355] In the above implementation process, by configuring the interconnected electrodes as multi-layer metal of different processes, it can adapt to various changes in the positions of the modulation electrodes and the modulation sub-electrodes, enabling flexible connections between the modulation electrodes and modulation sub-electrodes, increasing the flexibility of the structural arrangement of the electro-optic modulator chip, and expanding the application scenarios of the electro-optic modulator chip.

[0356] In a possible implementation manner, as shown in FIG. 24, FIG. 25, FIG. 26 and FIG. 27, the optical modulation section 300 comprises a plurality of segments, and the electro-optic modulator chip further comprises a curved optical path and a curved electrode.

[0357] Both ends of the curved electrode are respectively connected to one end of the first modulation electrode 330 and one end of the second modulation electrode 340 of two adjacent segments; both ends of the curved optical path are respectively connected to one end of the first modulation optical path 310 and one end of the second modulation optical path 320 of two adjacent segments.

[0358] The plurality of segments are configured for a folded arrangement through the curved optical path and the curved electrode.

[0359] In an embodiment, when the first modulation optical path 310 and the second modulation optical path 320 are optical waveguides, the curved optical path is a curved waveguide.

[0360] It should be understood that when the number of segments comprised in the optical modulation section 300 varies, the corresponding shape of the optical modulation section 300 may also differ. For example, it could be in a "U" shape, an "S" shape, etc. The shape of the optical modulation section 300 can be selected according to the actual situation.

[0361] Exemplarily, as shown in FIG. 11, the optical modulation section 300 may have a structure comprising two segments, namely, the first segment of the optical modulation section M1 and the second segment of the optical modulation section M2. The first segment of the optical modulation section M1 and the second segment of the optical modulation section M2 can be connected via a curved optical path and a curved electrode. The first segment of the optical modulation section M1 may comprise three identical optical modulation sections 300, and the second segment of the optical modulation section M2 may also comprise three identical optical modulation sections 300. The lengths of the first segment of the optical modulation section M1 and the second segment of the optical modulation section M2 can be equal (as shown in FIG. 11) or unequal.

[0362] As shown in FIG. 24, the optical modulation section 300 may have a structure comprising two segments, namely, the first segment of the optical modulation section M1 and the second segment of the optical modulation section M2. The first segment of the optical modulation section M1 and the second segment of the optical modulation section M2 can be connected by a curved optical path and a curved electrode. The first segment of the optical modulation section M1 may comprise a repeated structure of the first optical modulation sub-section A or the second optical modulation sub-section B (not shown in the figure) , or it may comprise a repeated structure of the first optical modulation sub-section A plus the second optical modulation sub-section B (as shown in FIG. 24) . The second segment of the optical modulation section M2 may comprise a repeated structure of the first optical modulation sub-section A or the second optical modulation sub-section B (not shown in the figure) , or it may comprise a repeated structure of the first optical modulation sub-section A plus the second optical modulation sub-section B (as shown in FIG. 24) . The lengths of the first segment of the optical modulation section M1 and the second segment of the optical modulation section M2 can be equal (as shown in FIG. 24) or unequal.

[0363] As shown in FIG. 12, the optical modulation section 300 may have a structure comprising three segments, namely, the first segment of the optical modulation section M1, the second segment of the optical modulation section M2, and the third segment of the optical modulation section M3. The first segment of the optical modulation section M1 and the second segment of the optical modulation section M2 can be connected via a curved optical path and a curved electrode, and the second segment of the optical modulation section M2 and the third segment of the optical modulation section M3 can also be connected via a curved optical path and a curved electrode. Here, the first segment of the optical modulation section M1 may comprise three identical optical modulation sections 300, the second segment of the optical modulation section M2 may also comprise three identical optical modulation sections 300, and the third segment of the optical modulation section M3 may also comprise three identical optical modulation sections 300. The lengths of the first segment of the optical modulation section M1, the second segment of the optical modulation section M2, and the third segment of the optical modulation section M3 can be equal (as shown in FIG. 12) or unequal.

[0364] As shown in FIG. 25, the optical modulation section 300 may have a structure comprising three segments, namely, the first segment of the optical modulation section M1, the second segment of the optical modulation section M2, and the third segment of the optical modulation section M3. The first segment of the optical modulation section M1 and the second segment of the optical modulation section M2 can be connected by a curved optical path and a curved electrode, and the second segment of the optical modulation section M2 and the third segment of the optical modulation section M3 can also be connected by a curved optical path and a curved electrode. The first segment of the optical modulation section M1 may comprise a repeated structure of the first optical modulation sub-section A or the second optical modulation sub-section B (not shown in the figure) , or it may comprise a repeated structure of the first optical modulation sub-section A plus the second optical modulation sub-section B (as shown in FIG. 25) . The second segment of the optical modulation section M2 may comprise a repeated structure of the first optical modulation sub-section A or the second optical modulation sub-section B (not shown in the figure) , or it may comprise a repeated structure of the first optical modulation sub-section A plus the second optical modulation sub-section B (as shown in FIG. 25) . The third segment of the optical modulation section M3 may comprise a repeated structure of the first optical modulation sub-section A or the second optical modulation sub-section B (not shown in the figure) , or it may comprise a repeated structure of the first optical modulation sub-section A plus the second optical modulation sub-section B (as shown in FIG. 25) . The lengths of the first segment of the optical modulation section M1, the second segment of the optical modulation section M2, and the third segment of the optical modulation section M3 can be equal (as shown in FIG. 25) or unequal.

[0365] The above structures of the optical modulation section 300 are only exemplary, and the optical modulation section 300 can be folded with any number of segments. The specific structure of the optical modulation section 300 can be adjusted according to the actual situation.

[0366] In the above implementation process, when there are multiple segments of the optical modulation section 300, the use of curved optical paths and curved electrodes allows the folded configuration of multiple segments of the optical modulation section 300. This approach can reduce the requirement for the size of the electro-optic modulation chip by the multi-segment optical modulation sections, while also expanding the application scenarios of the electro-optic modulation chip and reducing the dimension of the electro-optic modulation chip.

[0367] In a possible implementation manner, the materials of the first modulation electrode 330, the second modulation electrode 340, the first bridging electrode 610, the second bridging electrode 620, the third bridging electrode 630, the fourth bridging electrode 640, the first modulation first sub-electrode 3311, the second modulation first sub-electrode 3411, the first modulation second sub-electrode 3312, and the second modulation second sub-electrode 3412 are metals or transparent conductive oxides.

[0368] Optionally, the materials of some or all of the first modulation electrode 330, the second modulation electrode 340, the first bridging electrode 610, the second bridging electrode 620, the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 are the same. Alternatively, the materials of the first modulation electrode 330, the second modulation electrode 340, the first bridging electrode 610, the second bridging electrode 620, the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 are all different. The materials of the first bridging electrode 610, the second bridging electrode 620, the first modulation first sub-electrode 3311, the first modulation second sub-electrode 3312, the second modulation first sub-electrode 3411, and the second modulation second sub-electrode 3412 can be selected according to the actual situation.

[0369] In the above implementation process, since both metals and transparent conductive oxides have good electrical conductivity, by configuring the materials of the first modulation electrode 330, the second modulation electrode 340, the first bridging electrode 610, the second bridging electrode 620, the third bridging electrode 630, the fourth bridging electrode 640, the first modulation first sub-electrode 3311, the second modulation first sub-electrode 3411, the first modulation second sub-electrode 3312, and the second modulation second sub-electrode 3412 as metals or transparent conductive oxides, the electrical conductivity of the first modulation electrode 330, the second modulation electrode 340, the first bridging electrode 610, the second bridging electrode 620, the third bridging electrode 630, the fourth bridging electrode 640, the first modulation first sub-electrode 3311, the second modulation first sub-electrode 3411, the first modulation second sub-electrode 3312, and the second modulation second sub-electrode 3412 can be improved, thereby improving the modulation efficiency of the electro-optic modulator chip.

[0370] In a possible implementation manner, as shown in FIG. 26, the electro-optic modulator chip also comprises a substrate 700.

[0371] The insulating layer 400 is disposed on one side of the substrate 700; the first modulation electrode 330 and the second modulation electrode 340 are disposed on the outer surface of the side of the insulating layer 400 away from the insulating layer 400 or inside the insulating layer 400.

[0372] Here, the substrate 700 is a plate material that supports the insulating layer 400 and the electronic components within the insulating layer 400.

[0373] In an embodiment, as shown in FIG. 26, the substrate 700 comprises one or more cavity structures.

[0374] Optionally, the cavity structure can be in various shapes such as circular, square, or irregular. When the substrate 700 comprises multiple cavity structures, the shapes of the multiple cavity structures can be the same or different. The shape of the cavity structure can be selected according to the actual situation.

[0375] Exemplarily, as shown in FIG. 26, FIG. 26 shows that the substrate 700 comprises two cavity structures, one of which is semi-circular and the other is square.

[0376] In the above implementation process, since the refractive index of microwaves propagating in air is relatively low, by arranging cavity structures in the substrate, the microwave transmission loss can be reduced, and the microwave transmission quality can be improved.

[0377] In a possible implementation manner, the materials of the first modulation optical path 310 and the second modulation optical path 320 are lithium niobate 124, barium titanate, or lead zirconate titanate.

[0378] In the above implementation process, by constructing the first modulation optical path 310 and the second modulation optical path 320 with materials capable of modulating light waves to form an electro-optic modulator, it is possible to modulate light waves efficiently and rapidly, achieving precise control and processing of optical signals.

[0379] In a possible implementation manner, as shown in FIG. 24, FIG. 25, and FIG. 27, the electro-optic modulator chip further comprises a first resistor 810 and a second resistor 820.

[0380] The first resistor 810 and the second resistor 820 are connected in series between the first modulation electrode 330 and the second modulation electrode 340.

[0381] In an embodiment, the first resistor 810 and the second resistor 820 are respectively arranged at the ends of the first modulation electrode 330 and the second modulation electrode 340 that are away from the first input electrode 510 and the second input electrode 520.

[0382] Exemplarily, as shown in FIG. 24, the optical modulation section 300 shown in FIG. 24 comprises two segments, forming a "U" shaped structure. In this "U" shaped structure, the first resistor 810 and the second resistor 820 are respectively arranged at the ends of the first modulation electrode 330 and the second modulation electrode 340 that are away from the first input electrode 510 and the second input electrode 520.

[0383] As shown in FIG. 25, the optical modulation section 300 shown in FIG. 25 comprises three segments, forming an "S" shaped structure. In this "S" shaped structure, the first resistor 810 and the second resistor 820 are respectively arranged at the ends of the first modulation electrode 330 and the second modulation electrode 340 that are away from the first input electrode 510 and the second input electrode 520.

[0384] In the above implementation process, by respectively arranging the first resistor 810 and the second resistor 820 at the ends of the first modulation electrode 330 and the second modulation electrode 340 that are away from the first input electrode 510 and the second input electrode 520, impedance matching can reduce microwave reflection and increase the bandwidth.

[0385] In a possible implementation manner, as shown in FIG. 28, the heterogeneously integrated photonic chip also comprises a multi-channel wavelength division multiplexer 1100.

[0386] The multi-channel wavelength division multiplexer 1100 comprises a first-stage filter 1110 and a second-stage filter 1120; the second-stage filter 1120 comprises a plurality of second-stage sub-filters; and the plurality of second-stage sub-filters are all connected to the first-stage filter 1110.

[0387] In an embodiment, each filter and each sub-filter comprises one or more cascaded Mach-Zehnder interferometers 1101.

[0388] The Mach-Zehnder interferometer 1101 is an optical device based on the principle of light interference, which is widely used in the fields of optical measurement, communication, and sensing. Its core concept is to split a beam of light into two beams, let them travel through different paths, and then recombine them. The optical path difference or phase change can be measured through the interference effect.

[0389] By cascading multiple Mach-Zehnder interferometers 1101, the passband bandwidth can be increased without the need for heater tuning.

[0390] The multi-channel wavelength division multiplexer 1100 is configured to be composed of a silicon nitride waveguide 231.

[0391] Exemplarily, as shown in FIG. 28, the multi-channel wavelength division multiplexer 1100 is a 4-channel wavelength division multiplexer, which is formed by cascading a first-stage filter 1110, a second-stage filter A, and a second-stage filter B. Each stage of the filter comprises one or more cascaded 2*2 Mach-Zehnder interferometers 1101.

[0392] In the above implementation process, since silicon nitride 232 has the advantages of a small thermo-optic coefficient and stable operating wavelength at different temperatures, by configuring the multi-channel wavelength division multiplexer 1100 to be composed of a silicon nitride waveguide 231, the stability of the multi-channel wavelength division multiplexer 1100 can be improved. Additionally, by arranging one or more Mach-Zehnder interferometers 1101 to be cascaded in each stage of the filter, the pass-band bandwidth can be increased, thus expanding the application scenarios.

[0393] In a possible implementation manner, as shown in FIG. 29, the heterogeneously integrated photonic chip is of a shape of polygon, the polygon comprises an oblique side, and the optical port 1200 of the heterogeneously integrated photonic chip is disposed on the oblique side.

[0394] In an embodiment, the fiber array 20 connected to the heterogeneously integrated photonic chip is configured to be on the same plane as the optical port 1200; the oblique side of the fiber array 20 is parallel to the oblique side of the heterogeneously integrated photonic chip; and the long side of the fiber array 20 along the length direction is parallel to the long side of the heterogeneously integrated photonic chip along the length direction.

[0395] Optionally, the heterogeneously integrated photonic chip can be in the shape of a trapezoid, a combination of a rectangle and a trapezoid, an irregular polygon, etc. The shape of the heterogeneously integrated photonic chip can be selected according to the actual situation.

[0396] It can be understood that after the chip is integrated, generally, the chip is a relatively regular quadrilateral. However, in the actual chip manufacturing process, some regions within the chip may consist solely of dielectric materials, and the presence or absence of these regions generally does not significantly affect the performance of the chip. Therefore, these regions can be trimmed using cutting tools to reduce the volume of the heterogeneously integrated photonic chip.

[0397] Exemplarily, as shown in FIG. 29, the region where the fiber array 20 is located is the region in the heterogeneously integrated chip where only the dielectric layer exists, and this region will be cut off and discarded in the heterogeneously integrated chip. Therefore, when arranging the optical port 1200, arranging the optical port 1200 on the slant side of this area and placing the fiber array 20 within this region can significantly reduce the volume jointly occupied by the fiber array 20 and the heterogeneously integrated photonic chip.

[0398] It should be understood that by configuring the oblique side of the fiber array 20 to be parallel to the oblique side of the heterogeneously integrated photonic chip, the fiber array 20 and the heterogeneously integrated photonic chip can fit together seamlessly, thereby enhancing the connection stability between the fiber array 20 and the heterogeneously integrated photonic chip.

[0399] In the above implementation process, by arranging the optical port 1200 of the heterogeneously integrated photonic chip on the oblique side and configuring the fiber array 20 connected to the heterogeneously integrated photonic chip to be on the same plane as the optical port 1200, the fiber array 20 can be placed as much as possible in the area of the heterogeneously integrated photonic chip where a part has been removed, further reducing the volume occupied jointly by the fiber array 20 and the heterogeneously integrated photonic chip, and at the same time increasing the connection stability between the fiber array 20 and the heterogeneously integrated photonic chip.

[0400] For the convenience of understanding this embodiment, the following provides a detailed introduction to the electronic device that executes the heterogeneous integration method disclosed in the embodiments of the present application.

[0401] As shown in FIG. 30, which is a block diagram of the electronic device. The electronic device 900 may comprise a memory 911 and a processor 913. Those of ordinary skill in the art can understand that the structure shown in FIG. 30 is only schematic, and it does not limit the structure of the electronic device 900. For example, the electronic device 900 may also comprise more or fewer components than those shown in FIG. 30, or have a configuration different from that shown in FIG. 30.

[0402] The memory 911 and processor 913 are directly or indirectly electrically connected to each other to achieve data transmission or interaction. For example, these components can be electrically connected to each other through one or more communication buses or signal lines. The processor 913 is used to execute the executable modules stored in the memory.

[0403] The memory 911 can be, but is not limited to, Random Access Memory (RAM) , Read Only Memory (ROM) , Programmable Read-Only Memory (PROM) , Erasable Programmable Read-Only Memory (EPROM) , Electric Erasable Programmable Read-Only Memory (EEPROM) , etc. The memory 911 is used to store programs, and the processor 913 executes the programs after receiving the execution instructions. The method executed by the electronic device 900 defined by the process disclosed in any embodiment of the present application can be applied to the processor 913 or implemented by the processor 913.

[0404] The processor 913 may be an integrated circuit chip with signal processing capabilities. The processor 913 can be a general-purpose processor, comprising a Central Processing Unit (CPU) , a Network Processor (NP) , etc.; it can also be a Digital Signal Processor (DSP) , an Application Specific Integrated Circuit (ASIC) , a Field Programmable Gate Array (FPGA) , or other programmable logic devices, discrete gates or transistor logic devices, discrete hardware components. It can implement or execute the various methods, steps, and logic block diagrams disclosed in the embodiments of the present application. A general-purpose processor can be a microprocessor, or the processor can also be any conventional processor, etc.

[0405] The electronic device 900 in this embodiment can be used to execute the various steps in the various methods provided in the embodiments of the present application. The implementation process of the heterogeneous integration method will be described in detail through several embodiments below.

[0406] The heterogeneous integration method in the embodiments of the present application can be applied to the heterogeneously integrated photonic chip in the above embodiments.

[0407] The first wafer 100 in the heterogeneously integrated photonic chip here is configured to form one or more first sub-photonic chips, and the second wafer 200 in the heterogeneously integrated photonic chip is configured to form one or more second sub-photonic chips; the heterogeneously integrated photonic chip comprises one or more heterogeneously integrated chips.

[0408] As shown in FIG. 31, each heterogeneously integrated chip may comprise a second sub-photonic chip and a first sub-photonic chip.

[0409] The second sub-photonic chip comprises a dielectric layer and a photodetector located inside the dielectric layer; the photodetector comprises a protruding portion and a substrate portion, wherein the protruding portion side is the front side of the photodetector, and the substrate portion side is the back side of the photodetector.

[0410] In an embodiment, the second sub-photonic chip further comprises a second substrate layer 280, a dielectric layer disposed on one side of the second substrate layer 280, a silicon base layer 210 arranged on the side of the dielectric layer away from the second substrate layer 280, a germanium waveguide arranged on the side of the silicon base layer 210 away from the second substrate layer 280, and a second dielectric layer 220 arranged on the side of the germanium waveguide away from the silicon base layer 210.

[0411] In an embodiment, the side of the second dielectric layer 220 of the second sub-photonic chip away from the germanium waveguide is bonded above the first sub-photonic chip.

[0412] In an embodiment, after bonding the second sub-photonic chip to the first sub-photonic chip, the second substrate layer 280 of the second sub-photonic chip is located at the top of the bonded heterogeneously integrated chip.

[0413] Optionally, the first dielectric layer 130 and the second dielectric layer 220 can be the same dielectric layer or different dielectric layers.

[0414] When the first dielectric layer 130 and the second dielectric layer 220 are the same dielectric layer, the silicon base layer 210 and the germanium waveguide are disposed in this same dielectric layer.

[0415] The first waveguide material here has an unpatterned area reserved. This unpatterned area can be processed through patterning to form a corresponding structure.

[0416] It should be understood that before the second sub-photonic chip is bonded to the first sub-photonic chip, the unpatterned area reserved in the first optical waveguide material is not processed. After bonding the second sub-photonic chip to the first sub-photonic chip, by processing this unpatterned area, the corresponding materials and / or structures are deposited, realizing customized processing of the bonded heterogeneously integrated chip, thereby reducing the complexity of the metal connection between the second sub-photonic chip and the first sub-photonic chip and reducing the cost.

[0417] Optionally, the photodetector 123 can be made of silicon material, germanium material, or germanium material grown on monocrystalline silicon material by epitaxial means, etc., and the material of the photodetector 123 can be selected according to the actual situation.

[0418] The photodetector 123 may comprise a first doped region 1231 and a second doped region 1232.

[0419] The first doped region 1231 can be heavily N-type doped, and the second doped region 1232 is heavily P-type doped.

[0420] The electronic device 900 in this embodiment can be used to execute the various steps in the various methods provided in the embodiments of the present application. The implementation process of the heterogeneous integration method will be described in detail through several embodiments below.

[0421] Referring to FIG. 32, FIG. 32 is a flowchart of the heterogeneous integration method provided in the embodiment of the present application. The specific process shown in FIG. 32 will be described in detail below.

[0422] Step S201, bonding the dielectric layer on the front side of the photodetector 123 above the first sub-photonic chip.

[0423] Here, bonding refers to a technology in which two pieces of homogeneous or heterogeneous semiconductor materials with clean and atomically flat surfaces are directly combined under certain conditions after surface cleaning and activation treatment, and the wafers are bonded into one body through van der Waals forces, molecular forces, or even atomic forces.

[0424] Optionally, the bonding between the second sub-photonic chip and the first sub-photonic chip can include surface bonding and wire bonding, such as fusion bonding, eutectic bonding, anodic bonding, adhesive bonding, thermocompression bonding, ultrasonic bonding, thermosonic bonding, etc. The specific bonding method between the second sub-photonic chip and the first sub-photonic chip can be selected according to actual circumstances.

[0425] Step S202, creating a processing hole 270 on the side of the dielectric layer away from the first sub-photonic chip.

[0426] Here, as shown in FIG. 33, the processing hole 270 penetrates through the inside of the dielectric layer and the surface of the dielectric layer away from the first sub-photonic chip.

[0427] Optionally, there may be one or more processing holes 270.

[0428] The processing hole 270 can only penetrate through the dielectric layer on the back side of the material of the photodetector 123, or can penetrate through the first waveguide material and the dielectric layer on the side of the first waveguide material away from the first sub-photonic chip.

[0429] The processing hole 270 here can be used for personalized processing of the first photonic chip to form a personalized structure.

[0430] Exemplarily, if the processing hole 270 penetrates through the back side of the photodetector 123 and the surface of the second sub-photonic chip on the side away from the first sub-photonic chip, electrodes can be deposited in the processing hole 270. The electrodes are configured to connect the photodetector 123 to an external circuit.

[0431] If the processing hole 270 penetrates through the first waveguide material and the surface of the second sub-photonic chip on the side away from the first sub-photonic chip, a pattern can be formed on the first waveguide material through the processing hole 270. This enables the processing of the first waveguide material to form a first waveguide material with a personalized structure. Consequently, the accuracy of the first waveguide material coupling with the second waveguide material and the third waveguide material is increased.

[0432] The processing hole 270 can be formed by means of photolithography, dry etching, etc., and the processing method of the processing hole 270 can be selected according to the actual situation.

[0433] Step S203, processing the bonded chip through the processing hole 270 to form the target heterogeneously integrated chip.

[0434] The processing here can comprise depositing a target material (e.g., a metal material) in the processing hole 270, and can also comprise processing the material to be processed (e.g., the first optical waveguide material) through the processing hole 270. The processing method of the processing hole 270 can be selected according to the actual situation.

[0435] In the above implementation process, after bonding the second sub-photonic chip to the first sub-photonic chip, further processing of the bonded chip is performed by creating a processing hole 270 in the upper chip. This reduces the need for metal connections in the second sub-photonic chip and / or the first sub-photonic chip prior to bonding, thereby saving costs.

[0436] In a possible implementation manner, step S201 comprises: bonding the side of the second dielectric layer 220 away from the germanium waveguide above the first sub-photonic chip.

[0437] After bonding the second sub-photonic chip to the first sub-photonic chip, the second sub-photonic chip is located above the first sub-photonic chip. Moreover, the second substrate layer 280 of the second sub-photonic chip is on the top, and the first dielectric layer 130 is at the bottom.

[0438] In an embodiment, as shown in FIG. 34, before step S202, the method further comprises: removing the second substrate layer 280.

[0439] Optionally, the second substrate layer 280 can be removed by means of wet chemical etching, dry etching, smart cutting technology, epitaxial lift-off technology, and oxidation lift-off technology, etc., and the removal method of the second substrate layer 280 can be selected according to the actual situation.

[0440] In the above implementation process, after bonding the second sub-photonic chip to the first sub-photonic chip, removing the topmost second substrate layer 280 of the upper second sub-photonic chip can reduce the thickness required for creating processing holes 270 in the second sub-photonic chip. This reduces the difficulty of forming the processing holes 270 and improves production efficiency.

[0441] In a possible implementation manner, the second sub-photonic chip further comprises a second substrate layer 280, a silicon oxide layer, and a silicon layer arranged in sequence. As shown in FIG. 35, step S201 comprises: etching the silicon layer on the silicon oxide layer to form one or more of a shallow-etched ridge silicon waveguide, a deep-etched ridge silicon waveguide, and a fully etched silicon waveguide; depositing a silicon oxide 140 dielectric on the surface of the silicon oxide layer, wherein the silicon oxide 140 dielectric covers the silicon waveguide 211; depositing a silicon nitride 232 layer on the surface of the deposited silicon oxide layer; etching the silicon nitride 232 layer to form silicon nitride waveguides 231 with various etching depths; depositing a silicon oxide 140 dielectric on the surface of the silicon oxide layer, wherein the silicon oxide 140 dielectric covers the silicon nitride waveguide 231; etching the silicon oxide layer and the silicon nitride 232 layer to expose the silicon waveguide 211; doping the exposed silicon waveguide 211; epitaxially growing germanium on the doped silicon waveguide 211; and depositing a silicon oxide 140 dielectric on the silicon waveguide 211, wherein the silicon oxide 140 dielectric covers the silicon waveguide 211 and germanium.

[0442] It should be understood that when etching the silicon layer, different regions of the silicon layer may be etched separately to thereby form one or more of a shallow-etched ridge silicon waveguide, a deep-etched ridge silicon waveguide, and a fully etched ridge silicon waveguide.

[0443] Here, silicon waveguides 211 with different etching depths can perform different functions. That is, when etching the silicon layer, the corresponding depth may be etched according to the functions that the silicon layer needs to perform. Shallow-etched ridge silicon waveguides, deep-etched ridge silicon waveguides, and fully etched ridge silicon waveguides may be etched using the same method or different methods.

[0444] Further, after the silicon layer is etched, a silicon oxide 140 dielectric is deposited on the surface of the silicon oxide layer, so that the silicon oxide 140 dielectric covers the etched silicon waveguide 211 to obtain a silicon oxide layer. Then, a silicon nitride 232 layer is deposited on the surface of the silicon oxide layer, and the silicon nitride 232 layer is etched to form silicon nitride waveguides 231 with various etching depths. Then, a silicon oxide 140 dielectric is deposited again on the surface of the silicon oxide layer, so that the silicon oxide 140 dielectric covers the etched silicon nitride waveguides 231.

[0445] In addition, in order to process the silicon waveguide 211, the silicon oxide layer and the silicon nitride 232 layer in the region where the silicon waveguide 211 is located can be etched to expose the silicon waveguide 211.

[0446] In order to obtain the silicon-germanium detector 212, the silicon waveguide 211 can also be doped, and germanium can be epitaxially grown on the doped silicon waveguide 211 to realize the processing of the silicon waveguide 211. Finally, a silicon oxide 140 dielectric is deposited on the silicon waveguide 211 to complete the preparation of the second sub-photonic chip.

[0447] In an embodiment, after the preparation of the second sub-photonic chip is completed, the silicon oxide 140 dielectric can also be polished, and the polished surface can be used for bonding with the first sub-photonic chip.

[0448] In a possible implementation manner, as shown in FIG. 36, before step S201, the method further comprises: etching the lithium niobate 124 layer on the silicon oxide layer to form a shallow-etched ridge lithium niobate waveguide and / or a fully etched lithium niobate waveguide; and depositing a silicon oxide 140 dielectric on the surface of the silicon oxide layer; wherein the silicon oxide 140 dielectric covers the lithium niobate waveguide 121.

[0449] It should be understood that when etching the lithium niobate 124 layer, different regions of the lithium niobate 124 layer can be etched separately to form lithium niobate waveguides 121 with different depths. For example, a shallow-etched ridge lithium niobate waveguide, a fully etched lithium niobate waveguide, a deep-etched ridge lithium niobate waveguide and the like can be formed.

[0450] Here, the lithium niobate waveguides 121 with different etching depths can perform different functions. That is, when etching the lithium niobate waveguide 121, the corresponding depth can be etched according to the function that the lithium niobate waveguide 121 needs to perform. Shallow-etched ridge lithium niobate waveguide, fully etched lithium niobate waveguide, and deep-etched ridge lithium niobate waveguide may be etched using the same method or different methods.

[0451] Further, after the lithium niobate waveguide 121 is etched, a silicon oxide 140 dielectric is deposited on the surface of the silicon oxide layer, so that the silicon oxide 140 dielectric covers the etched lithium niobate waveguide 121.

[0452] In an embodiment, after the preparation of the first sub-photonic chip is completed, the silicon oxide 140 dielectric can also be polished, and the polished surface can be used for bonding with the second sub-photonic chip.

[0453] In a possible implementation manner, the first sub-photonic chip comprises a first substrate layer 110; after step S203, the method further comprises: removing the first substrate layer 110 at the corresponding positions of one or more optoelectronic devices in the target heterogeneously integrated chip.

[0454] The optoelectronic devices here can be a silicon-germanium detector 212, a lithium niobate modulator 122, etc., and the optoelectronic devices can be selected according to the actual situation of the heterogeneously integrated photonic chip.

[0455] It can be understood that after removing the first substrate layer 110 at the corresponding positions of the optoelectronic devices, the medium that microwaves pass through during the transmission process is reduced. Originally, the substrate would cause certain losses such as absorption and scattering of the microwave signal. After removing the substrate, the losses caused by the presence of the medium are reduced, enabling more microwave signals to be effectively utilized, thereby improving the transmission efficiency of microwaves and reducing the transmission loss.

[0456] In the above implementation process, by removing the first substrate layer 110 at the corresponding positions of one or more optoelectronic devices in the target heterogeneously integrated chip, the medium that microwaves pass through during the transmission process can be reduced, and losses such as absorption and scattering of the microwave signal by the substrate can be reduced, thereby improving the transmission efficiency of microwaves and reducing the transmission loss.

[0457] In a possible implementation manner, after step S203, the method further comprises: cutting the target heterogeneously integrated chip to form a polygonal chip.

[0458] Optionally, the target heterogeneously integrated chip can be cut by means of laser cutting, mechanical cutting, grinding cutting, etc. The cutting method of the target heterogeneously integrated chip can be selected according to the actual situation.

[0459] It should be understood that when cutting the target heterogeneously integrated chip, it is necessary to consider the arrangement positions of optoelectronic devices, optical waveguides, etc. in the target heterogeneously integrated chip, and the cutting process should bypass these optoelectronic devices and optical waveguides to avoid affecting the chip's functionality.

[0460] Exemplarily, the target heterogeneously integrated chip shown in FIG. 29 can be cut to form the shape shown in the figure after cutting. As can be seen from FIG. 29, the part cut in FIG. 29 only includes the substrate and the medium, without structures such as optoelectronic devices and optical waveguides, which can avoid the impact of cutting on the functions of the target heterogeneously integrated chip.

[0461] In the above implementation process, after forming the target heterogeneously integrated chip, cutting the target heterogeneously integrated chip can remove the insignificant parts of the chip, reducing the volume of the target heterogeneously integrated chip, which is beneficial to miniaturization and integration.

[0462] In a possible implementation manner, as shown in FIG. 37, step S202 comprises: creating a pair of processing holes 270 in the dielectric layer on the back side of the photodetector 123 through dry etching.

[0463] The processing holes 270 penetrate through the back side of the photodetector 123 and the surface of the dielectric layer away from the first sub-photonic chip.

[0464] Here, dry etching is a technique for thin-film etching using plasma. It is a process in which relevant gases are turned into plasma to form effective ionic etching reactants. Under a vacuum environment (or in a rarefied gas) , these reactants undergo physical and / or chemical reactions with the wafer surface, thereby removing the target material.

[0465] Optionally, the dry etching can comprise physical etching, chemical etching, and physical-chemical etching. The specific etching method of the dry etching can be selected according to the actual situation.

[0466] One of the above processing holes 270 is arranged in the dielectric layer on the back side of the heavily N-type doped region, and the other processing hole 270 is arranged in the dielectric layer on the back side of the heavily P-type doped region.

[0467] In an embodiment, step S203, as shown in FIG. 38, comprises: forming a pair of electrodes (the second electrode 262 and the third electrode 263 forming a pair of electrodes as shown in FIG. 38) by depositing and etching metal in the processing hole 270.

[0468] The pair of electrodes comprises a positive electrode and a negative electrode. The pair of electrodes is configured to connect the photodetector 123 to an external circuit.

[0469] In the above implementation process, after bonding the second sub-photonic chip to the first sub-photonic chip, creating processing holes 270 in the second sub-photonic chip for depositing and etching metal to form a pair of electrodes can reduce the metal connections of the second sub-photonic chip and / or the first sub-photonic chip before bonding, thus saving costs.

[0470] In a possible implementation manner, after forming a pair of electrodes by depositing and etching metal in the processing hole 270, the method further comprises: increasing the surface ion concentration on the back side of the photodetector through a diffusion process to control the pair of electrodes to form an ohmic contact.

[0471] The diffusion process here is a technology used to control the impurity distribution in semiconductor manufacturing. By introducing impurities into the silicon wafer at a high temperature, a specific electrical property region is formed.

[0472] The ohmic contact here refers to the contact state where there is current passing between two conductors and there is a certain pressure on the contact surface. In this state, the contact impedance is close to zero, and the current can pass through the contact surface smoothly. The ohmic contact can utilize the local discharge generated by the microscopic irregularities of the contact interface, enabling the current to flow almost unobstructed on the contact surface.

[0473] In the above implementation process, by using the diffusion process to control the pair of electrodes to form an ohmic contact, the resistance in the pair of electrodes can be reduced, the current loss in the pair of electrodes can be decreased, and the transmission efficiency can be improved.

[0474] Based on the same application concept, this embodiment of the present application also provides a heterogeneous integration system corresponding to the heterogeneous integration method. Since the principle of solving the problem by the system in this embodiment is similar to that of the aforementioned heterogeneous integration method embodiment, the implementation of the system in this embodiment can refer to the description in the method embodiment. Redundant parts will not be repeated.

[0475] Referring to FIG. 39, FIG. 39 is a schematic diagram of the functional modules of the heterogeneous integration system provided in the embodiment of the present application. Each module in the heterogeneous integration system in this embodiment is used to execute each step in the foregoing method embodiment. The heterogeneous integration system comprises a bonding device 1001, a hole-making device 1002, and a deposition device 1003, wherein

[0476] the bonding device 1001 is configured to bond the dielectric layer on the front side of the photodetector above the first sub-photonic chip.

[0477] The hole-making device 1002 is configured to create a processing hole on the side of the dielectric layer away from the first sub-photonic chip, wherein the processing hole penetrates through the inside of the dielectric layer and the surface of the dielectric layer away from the first sub-photonic chip.

[0478] The deposition device 1003 is configured to process the bonded chip through the processing hole to form a target heterogeneously integrated chip.

[0479] In a possible implementation manner, the bonding device 1001 is further configured to: bond the side of the second dielectric layer 220 away from the germanium waveguide above the first sub-photonic chip.

[0480] In a possible implementation manner, the heterogeneous integration system further comprises a removal device for removing the first substrate layer 110.

[0481] In a possible implementation manner, the heterogeneous integration system further comprises a processing device, which is configured to etch the silicon layer on the silicon oxide layer to form one or more of a shallow-etched ridge silicon waveguide, a deep-etched ridge silicon waveguide, and a fully etched ridge silicon waveguide; deposit a silicon oxide 140 dielectric on the surface of the silicon oxide layer, wherein the silicon oxide 140 dielectric covers the silicon waveguide 211; deposit a silicon nitride 232 layer on the surface of the deposited silicon oxide layer; etch the silicon nitride 232 layer to form silicon nitride waveguides 231 with various etching depths; deposit a silicon oxide 140 dielectric on the surface of the silicon oxide layer, wherein the silicon oxide 140 dielectric covers the silicon nitride waveguide 231; etch the silicon oxide layer and the silicon nitride 232 layer to expose the silicon waveguide 211; dope the exposed silicon waveguide 211; epitaxially grow germanium on the doped silicon waveguide 211; deposit a silicon oxide 140 dielectric on the silicon waveguide 211, wherein the silicon oxide 140 dielectric covers the silicon waveguide 211 and the germanium.

[0482] In a possible implementation manner, the processing device is further configured to: etch the lithium niobate 124 layer on the silicon oxide layer to form a shallow-etched ridge lithium niobate waveguide and / or a fully etched lithium niobate waveguide; and deposit a silicon oxide 140 dielectric on the surface of the silicon oxide layer, wherein the silicon oxide 140 dielectric covers the lithium niobate waveguide 121.

[0483] In a possible implementation manner, the heterogeneous integration system further comprises a removal device, which is configured to remove the second substrate layer 280 at the corresponding positions of one or more optoelectronic devices in the target heterogeneously integrated chip.

[0484] In a possible implementation manner, the heterogeneous integration system further comprises a cutting device, which is configured to cut the target heterogeneously integrated chip to form a polygonal chip.

[0485] In a possible implementation manner, the hole-making device 1002 is specifically configured to: creat a pair of processing holes in the dielectric layer on the back side of the photodetector through dry etching, wherein the processing holes penetrate through the back side of the photodetector and the surface of the dielectric layer away from the first sub-photonic chip.

[0486] In a possible implementation manner, the deposition device 1003 is specifically configured to: form a pair of electrodes by depositing and etching metal in the processing holes, wherein the pair of electrodes is configured to connect the photodetector to an external circuit.

[0487] In a possible implementation manner, the heterogeneous integration system further comprises a diffusion device, which is configured to increase the surface ion concentration on the back side of the photodetector through a diffusion process to control the pair of electrodes to form an ohmic contact.

[0488] In addition, an embodiment of the present application further provides a computer-readable storage medium, wherein the computer-readable storage medium stores a computer program, and the computer program, when executed by a processor, performs the steps of the heterogeneous integration method described in the above method embodiments.

[0489] An embodiment of the present application provides a computer program product of the heterogeneous integration method, comprising a computer-readable storage medium storing program code. The instructions included in the program code can be used to execute the steps of the heterogeneous integration method described in the method embodiments above. For details, reference may be made to the method embodiments described above, and redundant parts will not be repeated here.

[0490] In several embodiments provided by the present application, it should be understood that the disclosed device and method can also be implemented in other ways. The device embodiments described above are only illustrative. For example, the flowcharts and block diagrams in the accompanying drawings show the possible architectures, functions, and operations of the device, method, and computer program product according to multiple embodiments of the present application. In this regard, each block in the flowchart or block diagram can represent a module, a program segment, or a part of code, and the module, program segment, or part of code contains one or more executable instructions for realizing the specified logical function. It should also be noted that in some alternative implementations, the functions marked in the blocks may occur in a different order from that marked in the accompanying drawings. For example, two consecutive blocks can actually be executed substantially in parallel, or they can sometimes be executed in the opposite order, depending on the functions involved. It should also be noted that each block in the block diagram and / or flowchart, and the combination of blocks in the block diagram and / or flowchart, can be implemented by a dedicated hardware-based system for performing the specified functions or actions, or can be implemented by a combination of dedicated hardware and computer instructions.

[0491] In addition, the functional modules in the various embodiments of the present application can be integrated to form an independent part, or each module can exist separately, or two or more modules can be integrated to form an independent part.

[0492] If the function is implemented in the form of a software functional module and sold or used as an independent product, it can be stored in a computer-readable storage medium. Based on such an understanding, the technical solution of the present application, in essence, or the part that contributes to the prior art, or some of the technical solution, can be embodied in the form of a software product. The computer software product is stored in a storage medium and comprises several instructions for causing a computer device (which can be a personal computer, a server, or a network device, etc. ) to execute all or part of the steps of the methods described in the various embodiments of the present application. The foregoing storage medium comprises: a USB flash drive, a mobile hard disk, a read-only memory (ROM) , a random access memory (RAM) , a magnetic disk, or an optical disk, and other media that can store program code. It should be noted that in this text, relational terms such as "first" and "second" are only used to distinguish one entity or operation from another entity or operation, and do not necessarily require or imply that there is any actual relationship or order between these entities or operations. Moreover, the term "include, " "comprise, " or any other variation thereof is intended to cover a non-exclusive inclusion, such that a process, method, article, or device that comprises a list of elements does not comprise only those elements but may also comprise other elements not expressly listed or inherent to such process, method, article, or device. Without further limitations, an element defined by the phrase "comprising an... " does not exclude the presence of additional identical elements in the process, method, article, or device that comprises the element.

[0493] The above are only the preferred embodiments of the present application and are not intended to limit the present application. For those skilled in the art, the present application can have various modifications and changes. Any modification, equivalent replacement, improvement, etc. made within the spirit and principle of the present application should be comprised in the protection scope of the present application. It should be noted that similar reference numerals and letters in the following drawings represent similar items, so once an item is defined in one drawing, it does not need to be further defined and explained in subsequent drawings.

[0494] The above is only the specific implementation manner of the present application, but the protection scope of the present application is not limited thereto. Any person skilled in the art can easily think of changes or substitutions within the technical scope disclosed by the present application and should be covered by the protection scope of the present application. Therefore, the protection scope of the present application should be subject to the protection scope of the claims.

Claims

1.A heterogeneously integrated photonic chip, comprising a first wafer and a second wafer, wherein the second wafer is integrated above the first wafer,the first wafer comprises a first substrate layer and an electro-optic material layer,the electro-optic material layer is disposed on one side of the first substrate layer,the second wafer comprises a silicon base layer, andthe silicon base layer is arranged on a side of the electro-optic material layer away from the first substrate layer.2.The heterogeneously integrated photonic chip according to claim 1, wherein the second wafer further comprises an ultra-low passive loss material layer,wherein the ultra-low passive loss material layer is disposed between the silicon base layer and the electro-optic material layer.3.The heterogeneously integrated photonic chip according to claim 2, wherein the ultra-low passive loss material layer is a silicon nitride layer.4.The heterogeneously integrated photonic chip according to claim 3, wherein the ultra-low passive loss material layer is a thin film layer containing patterned passive devices.5.The heterogeneously integrated photonic chip according to claim 4, wherein the thin film layer of the patterned passive devices is a silicon nitride waveguide.6.The heterogeneously integrated photonic chip according to claim 5, wherein the electro-optic material layer is lithium niobate; andthe lithium niobate is configured to form a lithium niobate waveguide and / or a lithium niobate modulator,wherein the lithium niobate waveguide and the silicon nitride waveguide are configured to form an evanescent wave coupler.7.The heterogeneously integrated photonic chip according to claim 6, wherein the lithium niobate waveguide in the evanescent wave coupler is a fully etched lithium niobate waveguide.8.The heterogeneously integrated photonic chip according to claim 7, whereinthe lithium niobate waveguide in the evanescent wave coupler is tapered, and the silicon nitride waveguide in the evanescent wave coupler is fork-shaped; orthe silicon nitride waveguide in the evanescent wave coupler is tapered, and the lithium niobate waveguide in the evanescent wave coupler is planar; orthe lithium niobate waveguide in the evanescent wave coupler is tapered, and the silicon nitride waveguide in the evanescent wave coupler is planar.9.The heterogeneously integrated photonic chip according to claim 1, wherein the silicon base layer is configured to form one or more of a silicon waveguide, a silicon-germanium detector, and a silicon ridge waveguide.10.The heterogeneously integrated photonic chip according to claim 9, wherein the silicon-germanium detector comprises a PN junction structure with a direction of a PN junction perpendicular or parallel to surfaces of the first wafer and the second wafer; andone end of the silicon-germanium detector comprises a doped silicon region and an electrode, and the other end of the silicon-germanium detector comprises a doped germanium region and an electrode.11.The heterogeneously integrated photonic chip according to claim 1, wherein the first wafer further comprises a first dielectric layer, and the second wafer further comprises a second dielectric layer, wherein the first dielectric layer is a first silicon oxide layer, and the second dielectric layer is a second silicon oxide layer;the first silicon oxide layer is arranged on a side away from the first substrate layer; andthe electro-optic material layer is disposed inside the first silicon oxide layer, and the silicon base layer is disposed inside the second silicon oxide layer,wherein the first wafer and the second wafer are configured to be bonded through the first silicon oxide layer and the second silicon oxide layer.12.The heterogeneously integrated photonic chip according to claim 1, further comprising an input electrode section and an optical modulation section, whereinthe input electrode section comprises a first input electrode and a second input electrode;the optical modulation section comprises a first modulation electrode, a second modulation electrode, a first modulation first sub-electrode, a first modulation second sub-electrode, a second modulation first sub-electrode, a second modulation second sub-electrode, a first modulation optical path, a second modulation optical path, a first bridge electrode, and a second bridge electrode;the first input electrode is connected to the first modulation electrode and is configured to receive a first modulation signal;the second input electrode is connected to the second modulation electrode and is configured to receive a second modulation signal;the first modulation first sub-electrode, the first modulation second sub-electrode, the second modulation first sub-electrode, and the second modulation second sub-electrode are respectively arranged on both sides of extending directions of the first modulation optical path and the second modulation optical path;the first modulation electrode is connected to the first modulation first sub-electrode and the first modulation second sub-electrode through the first bridge electrode; andthe second modulation electrode is connected to the second modulation first sub-electrode and the second modulation second sub-electrode through the second bridge electrode,wherein the first modulation electrode and / or the second modulation electrode are configured to modulate light in the first modulation optical path and / or the second modulation optical path through some or all of the first modulation first sub-electrode, the first modulation second sub-electrode, the second modulation first sub-electrode, and the second modulation second sub-electrode.13.The heterogeneously integrated photonic chip according to claim 12, whereinthe first modulation first sub-electrode and the second modulation first sub-electrode are arranged on both sides of an extending direction of the first modulation optical path; andthe first modulation second sub-electrode and the second modulation second sub-electrode are arranged on both sides of an extending direction of the second modulation optical path,wherein the first modulation electrode and the second modulation electrode are configured to modulate light in the first modulation optical path through the first modulation first sub-electrode and the second modulation first sub-electrode; andthe first modulation electrode and the second modulation electrode are configured to modulate light in the second modulation optical path through the first modulation second sub-electrode and the second modulation second sub-electrode.14.The heterogeneously integrated photonic chip according to claim 12, comprising a plurality of optical modulation sections, whereinthe first modulation electrode, the second modulation electrode, the first modulation optical path, and the second modulation optical path extend through the plurality of optical modulation sections; andthe plurality of optical modulation sections are sequentially arranged along the extending directions of the first modulation optical path and the second modulation optical path.15.The heterogeneously integrated photonic chip according to claim 12, whereinthe first modulation electrode, the first modulation first sub-electrode, the first modulation second sub-electrode, and the first bridge electrode are single-layer metal of the same process or multi-layer metal of different processes; and / orthe second modulation electrode, the second modulation first sub-electrode, the second modulation second sub-electrode, and the second bridge electrode are single-layer metal of the same process or multi-layer metal of different processes.16.The heterogeneously integrated photonic chip according to claim 1, further comprising an input electrode section and an optical modulation section, whereinthe input electrode section comprises a first input electrode and a second input electrode;the optical modulation section comprises an insulating layer, a first modulation electrode, a second modulation electrode, a first modulation sub-electrode, a second modulation sub-electrode, a first modulation optical path, and a second modulation optical path;the first input electrode is connected to the first modulation electrode and is configured to receive a first modulation signal;the second input electrode is connected to the second modulation electrode and is configured to receive a second modulation signal;the first modulation electrode and the second modulation electrode are disposed on an outer surface of the insulating layer or inside the insulating layer;the first modulation optical path and the second modulation optical path are disposed inside the insulating layer;the first modulation sub-electrode and the second modulation sub-electrode are arranged on both sides of the first modulation optical path or both sides of the second modulation optical path; andthe first modulation sub-electrode is connected to the first modulation electrode, and the second modulation sub-electrode is connected to the second modulation electrode,wherein the first modulation sub-electrode and the second modulation sub-electrode are configured to modulate light in the first modulation optical path or the second modulation optical path.17.The heterogeneously integrated photonic chip according to claim 16, wherein the optical modulation section comprises a first optical modulation sub-section and a second optical modulation sub-section;the first modulation electrode, the second modulation electrode, the first modulation optical path, and the second modulation optical path extend through the first optical modulation sub-section and the second optical modulation sub-section;the first optical modulation sub-section further comprises a first modulation first sub-electrode and a second modulation first sub-electrode;the first modulation first sub-electrode and the second modulation first sub-electrode are arranged on both sides of the first modulation optical path; andthe first modulation first sub-electrode is connected to the first modulation electrode, and the second modulation first sub-electrode is connected to the second modulation electrode,wherein the first modulation first sub-electrode and the second modulation first sub-electrode are configured to modulate light in the first modulation optical path;the second optical modulation sub-section further comprises a first modulation second sub-electrode and a second modulation second sub-electrode;the first modulation second sub-electrode and the second modulation second sub-electrode are arranged on both sides of the second modulation optical path; andthe first modulation second sub-electrode is connected to the first modulation electrode, and the second modulation second sub-electrode is connected to the second modulation electrode,wherein the first modulation second sub-electrode and the second modulation second sub-electrode are configured to modulate light in the second modulation optical path.18.The heterogeneously integrated photonic chip according to claim 17, comprising a plurality of first optical modulation sub-sections and / or second optical modulation sub-sections, whereinthe plurality of first optical modulation sub-sections and / or second optical modulation sub-sections are sequentially arranged along extending directions of the first modulation optical path and the second modulation optical path.19.The heterogeneously integrated photonic chip according to claim 17, whereinthe first modulation electrode is connected to the first modulation sub-electrode through a first bridge electrode;the first modulation electrode is connected to the second modulation sub-electrode through a second bridge electrode;the second modulation electrode is connected to the second modulation sub-electrode through a third bridge electrode; andthe second modulation electrode is connected to the first modulation sub-electrode through a fourth bridge electrode,wherein the first modulation electrode, the first modulation sub-electrode, and the first bridge electrode are single-layer metal of the same process; and / orthe first modulation electrode, the second modulation sub-electrode, and the second bridge electrode are single-layer metal of the same process; and / orthe second modulation electrode, the second modulation sub-electrode, and the third bridge electrode are single-layer metal of the same process; and / orthe second modulation electrode, the first modulation sub-electrode, and the fourth bridge electrode are single-layer metal of the same process.20.The heterogeneously integrated photonic chip according to claim 17, whereinthe first modulation electrode is connected to the first modulation sub-electrode through a first bridge electrode;the first modulation electrode is connected to the second modulation sub-electrode through a second bridge electrode;the second modulation electrode is connected to the second modulation sub-electrode through a third bridge electrode; andthe second modulation electrode is connected to the first modulation sub-electrode through a fourth bridge electrode,wherein the first modulation electrode, the first modulation sub-electrode, and the first bridge electrode are multi-layer metal of different processes; and / orthe first modulation electrode, the second modulation sub-electrode, and the second bridge electrode are multi-layer metal of different processes; and / orthe second modulation electrode, the second modulation sub-electrode, and the third bridge electrode are multi-layer metal of different processes; and / orthe second modulation electrode, the first modulation sub-electrode, and the fourth bridge electrode are multi-layer metal of different processes.21.The heterogeneously integrated photonic chip according to any one of claims 12-20, wherein the optical modulation section comprises a plurality of segments, and the heterogeneously integrated photonic chip further comprises a curved optical path and a curved electrode;two ends of the curved electrode are respectively connected to one end of the first modulation electrode and one end of the second modulation electrode of two adjacent segments; andtwo ends of the curved optical path are respectively connected to one end of the first modulation optical path and one end of the second modulation optical path of two adjacent segments,wherein the plurality of segments are configured for a folded arrangement through the curved optical path and the curved electrode.22.The heterogeneously integrated photonic chip according to any one of claims 12-20, wherein materials of the first modulation electrode, the second modulation electrode, the first bridge electrode, the second bridge electrode, the third bridge electrode, the fourth bridge electrode, the first modulation first sub-electrode, the second modulation first sub-electrode, the first modulation second sub-electrode, and the second modulation second sub-electrode are metal or transparent conductive oxide.23.The heterogeneously integrated photonic chip according to any one of claims 12-20, further comprising a substrate, whereinthe insulating layer in the optical modulation section is disposed on one side of the substrate; andthe first modulation electrode and the second modulation electrode are disposed on an outer surface of the insulating layer on a side away from the insulating layer or inside the insulating layer.24.The heterogeneously integrated photonic chip according to claim 23, wherein the substrate comprises one or more cavity structures.25.The heterogeneously integrated photonic chip according to any one of claims 12-20, whereinmaterials of the first modulation optical path and the second modulation optical path are lithium niobate, barium titanate, or lead zirconate titanate.26.The heterogeneously integrated photonic chip according to any one of claims 12-20, further comprising a first resistor and a second resistor, whereinthe first resistor and the second resistor are connected in series between the first modulation electrode and the second modulation electrode.27.The heterogeneously integrated photonic chip according to claim 1, further comprising a multi-channel wavelength division multiplexer, wherein the multi-channel wavelength division multiplexer is configured to be composed of a silicon nitride waveguide;the multi-channel wavelength division multiplexer comprises a first-stage filter and a second-stage filter, wherein the second-stage filter comprises a plurality of second-stage sub-filters, andthe plurality of second-stage sub-filters are all connected to the first-stage filter,wherein each filter and each sub-filter comprises one or more cascaded Mach-Zehnder interferometers.28.The heterogeneously integrated photonic chip according to claim 1, wherein the heterogeneously integrated photonic chip is of a shape of polygon, wherein the polygon comprises an oblique side, and an optical port of the heterogeneously integrated photonic chip is disposed on the oblique side;a fiber array connected to the heterogeneously integrated photonic chip is configured to be on the same plane as the optical port;an oblique side of the fiber array is parallel to the oblique side of the heterogeneously integrated photonic chip; anda long side of the fiber array along a length direction is parallel to a long side of the heterogeneously integrated photonic chip along a length direction.29.A heterogeneous integration method, applied to the heterogeneously integrated photonic chip according to any one of claims 1-28, wherein the first wafer in the heterogeneously integrated photonic chip is configured to form one or more first sub-photonic chips, the second wafer in the heterogeneously integrated photonic chip is configured to form one or more second sub-photonic chips, and the heterogeneously integrated photonic chip comprises one or more heterogeneously integrated chips,wherein each of the heterogeneously integrated chips comprises a second sub-photonic chip and a first sub-photonic chip, wherein the second sub-photonic chip comprises a dielectric layer and a photodetector located inside the dielectric layer; the photodetector comprises a protruding portion and a substrate portion, wherein a protruding portion side is a front side of the photodetector, and a substrate portion side is a back side of the photodetector, andthe method comprises:bonding the dielectric layer on the front side of the photodetector above the first sub-photonic chip,creating a processing hole on a side of the dielectric layer away from the first sub-photonic chip, wherein the processing hole penetrates through an inside of the dielectric layer and a surface of the dielectric layer away from the first sub-photonic chip, andprocessing the bonded chip through the processing hole to form a target heterogeneously integrated chip.30.The method according to claim 29, wherein the second sub-photonic chip comprises a second substrate layer, a first dielectric layer disposed on one side of the second substrate layer, a silicon base layer arranged on a side of the first dielectric layer away from the second substrate layer, a germanium waveguide arranged on a side of the silicon base layer away from the dielectric layer, and a second dielectric layer arranged on a side of the germanium waveguide away from the silicon base layer; andthe bonding the dielectric layer on the front side of the photodetector above the first sub-photonic chip comprises:bonding a side of the second dielectric layer away from the germanium waveguide above the first sub-photonic chip; andbefore the creating a processing hole on a side of the dielectric layer away from the first sub-photonic chip, the method further comprises:removing the second substrate layer.31.The method according to claim 29, wherein the second sub-photonic chip further comprises a second substrate layer, a silicon oxide layer, and a silicon layer arranged in sequence; andbefore the bonding the dielectric layer on the front side of the photodetector above the first sub-photonic chip, the method further comprises:etching the silicon layer on the silicon oxide layer to form one or more of a shallow-etched ridge silicon waveguide, a deep-etched ridge silicon waveguide, and a fully etched ridge silicon waveguide;depositing a silicon oxide dielectric on a surface of the silicon oxide layer, wherein the silicon oxide dielectric covers the silicon waveguide;depositing a silicon nitride layer on a surface of the deposited silicon oxide layer;etching the silicon nitride layer to form silicon nitride waveguides with various etching depths;depositing a silicon oxide dielectric on the surface of the silicon oxide layer, wherein the silicon oxide dielectric covers the silicon nitride waveguide;etching the silicon oxide layer and the silicon nitride layer to expose the silicon waveguide;doping the exposed silicon waveguide;epitaxially growing germanium on the doped silicon waveguide; anddepositing a silicon oxide dielectric on the silicon waveguide, wherein the silicon oxide dielectric covers the silicon waveguide and the germanium.32.The method according to claim 29, wherein the first sub-photonic chip comprises a first substrate layer, a silicon oxide layer, and a lithium niobate layer arranged in sequence; andbefore the bonding the dielectric layer on the front side of the photodetector above the first sub-photonic chip, the method further comprises:etching the lithium niobate layer on the silicon oxide layer to form a shallow-etched ridge lithium niobate waveguide and / or a fully etched lithium niobate waveguide; anddepositing a silicon oxide dielectric on a surface of the silicon oxide layer, wherein the silicon oxide dielectric covers the lithium niobate waveguide.33.The method according to any one of claims 29-32, wherein the first sub-photonic chip comprises a first substrate layer, andafter the processing the bonded chip through the processing hole to form a target heterogeneously integrated chip, the method further comprises:removing the first substrate layer at a corresponding position of one or more optoelectronic devices in the target heterogeneously integrated chip.34.The method according to any one of claims 29-32, wherein after the processing the bonded chip through the processing hole to form a target heterogeneously integrated chip, the method further comprises:cutting the target heterogeneously integrated chip to form a polygonal chip.35.The method according to any one of claims 29-32, wherein the creating a processing hole on a side of the dielectric layer away from the first sub-photonic chip comprises:creating a pair of processing holes in the dielectric layer on the back side of the photodetector through dry etching, wherein the processing holes penetrate the back side of the photodetector and a surface of the dielectric layer away from the first sub-photonic chip; and / orthe processing the bonded chip through the processing hole to form a target heterogeneously integrated chip comprises:forming a pair of electrodes by depositing and etching metal in the processing holes,wherein the pair of electrodes is configured to connect the photodetector to an external circuit.36.The method according to claim 35, wherein after the forming a pair of electrodes by depositing and etching metal in the processing holes, the method further comprises:increasing a surface ion concentration on the back side of the photodetector through a diffusion process to control the pair of electrodes to form an ohmic contact.37.A heterogeneous integration system, applied to a heterogeneously integrated chip, wherein the heterogeneously integrated chip comprises a second sub-photonic chip and a first sub-photonic chip, wherein the second sub-photonic chip comprises a dielectric layer and a photodetector located inside the dielectric layer, wherein the photodetector comprises a protruding portion and a substrate portion, wherein a protruding portion side is a front side of the photodetector, and a substrate portion side is a back side of the photodetector, andthe system comprises:a bonding device, configured to bond the dielectric layer on the front side of the photodetector above the first sub-photonic chip;a hole-making device, configured to create a processing hole on a side of the dielectric layer away from the first sub-photonic chip, wherein the processing hole penetrates an inside of the dielectric layer and a surface of the dielectric layer away from the first sub-photonic chip; anda deposition device, configured to process the bonded chip through the processing hole to form a target heterogeneously integrated chip.38.A computer-readable storage medium, wherein the computer-readable storage medium stores a computer program, and the computer program, when executed by a processor, performs the steps of the method according to any one of claims 29-36.39.An integrated chip, comprising an electrical chip and the heterogeneously integrated photonic chip according to any one of claims 1-28, whereinthe electrical chip is connected to the heterogeneously integrated photonic chip by wire bonding or ball bonding.40.An optical communication device, comprising the heterogeneously integrated photonic chip according to any one of claims 1-28.

Images