Phase detection pixel with dual conversion gain and pixel array

Abstract

According to the present disclosure, a phase detection autofocus (PDAF) pixel circuit having left and right pixel circuits is provided. Each of the left and right pixel circuits has a photodiode PD, a transfer gate Tx, a floating diffusion layer FD, a reset gate RS, and a dual conversion gain DCG circuit, and the DCG circuit being configured to switch a connection between the FD and a capacitor Ca.

Description

PHASE DETECTION PIXEL WITH DUAL CONVERSION GAIN AND PIXEL ARRAYTECHNICAL FIELD

[0001] The present disclosure generally relates to a phase detection pixel and pixel array, and more particularly to a phase detection pixel with dual conversion gain and pixel array.BACKGROUND

[0002] Recently, in CMOS image sensors, there is a technology called dual conversion gain (DCG) , which switches a charge-voltage conversion gain for each pixel.

[0003] FIG. 1 shows a circuit diagram of a pixel circuit including a DCG circuit in a CMOS image sensor. The meaning of the abbreviations in FIG. 1 are as follows: SIG: a signal line, AD: an analog drain, AMP: an amplifier transistor, SL: a select gate, RD: a reset drain, RS: a reset gate, Ca: a dual gain capacitor, DCG: a dual gain control gate, FD: a floating diffusion, Tx: a transfer gate, PD: a photodiode. In this circuit, the gain is switched by switching a connection between a node FD and a capacitor Ca with a DCG switch.

[0004] FIG. 2 shows a readout timing chart for the pixel circuit in FIG. 1. Specifically, it is a readout timing chart after photoelectric conversion and charge storage at the pixel. In addition to the abbreviations used in FIG. 1, ADC indicates an analog digital converter. After the reference voltage for each gain is A / D converted (0LG, 0HG) , the signal is read out with two types of gain (SHG, SLG) . The difference between S and 0 is the true signal component (high gain: HG, low gain: LG) . HG reads out a low-noise signal, and LG reads out a large signal, providing a single image with a wide dynamic range from dark to bright.

[0005] There is also a technology called phase detection autofocus (PDAF) , which adjusts the focus by detecting the angle of incidence of light on a pixel.

[0006] FIGS. 3 and 4 show a structure of a PDAF pixel. FIG. 3 shows a cross-sectional view of the PDAF pixel, and FIG. 4 shows a top view of the PDAF pixel. FIG. 5 shows a pixel array of PDAF pixels. The cross section in FIG. 3 shows the cross section at dashed line I in FIG. 4. The PDAF pixel has two photodiodes AF-L and AF-R under one on-chip microlens OCL, and the output of the left and right (L and R) pixels changes depending on the angle of incidence of light. The two-dimensional arrangement of these PDAF pixels (see, FIG. 5) makes it possible to focus in all places.SUMMARY

[0007] The present invention provides a PDAF pixel circuit with DCG and a pixel array. According to the present invention, the PDAF pixel circuit and the pixel array capable of outputting an image having a wide dynamic range may be provided.

[0008] According to one aspect of the present disclosure, a phase detection autofocus (PDAF) pixel circuit having left and right pixel circuits may be provided. Each of the left and right pixel circuits has a photodiode PD, a transfer gate Tx, a floating diffusion layer FD, a reset gate RS, and a dual conversion gain DCG circuit, and the DCG circuit being configured to switch a connection between the FD and a capacitor Ca.

[0009] According to one aspect of the present disclosure, a phase detection autofocus (PDAF) pixel circuit comprises: multiple photodiodes (PDs) with transfer gate Tx under one microlens, a floating diffusion layer FD, a reset gate RS, and a ducal conversion gain DCG circuit, the DCG circuit being configured to switch a connection between the FD and a capacitor Ca.

[0010] The readout of the PDAF pixel circuit may be performed as follows:

[0011] 1) reset low gain FD,

[0012] 2) low gain reset level A / D conversion,

[0013] 3) reset high gain FD,

[0014] 4) high gain reset level A / D conversion,

[0015] 5) a first group of the PDscharge transfer by the transfer gate,

[0016] 6) the first group of the PDs high gain signal A / D conversion,

[0017] 7) a second group of the PDs charge transfer,

[0018] 8) the first and second groups of the PDs high gain signal A / D conversion,

[0019] 9) gain switching to low gain, and

[0020] 10) the first and second groups of the PDs low gain signal A / D conversion.

[0021] Alternatively, the readout of the PDAF pixel circuit may be performed as follows:

[0022] 1) reset low gain FD,

[0023] 2) low gain reset level A / D conversion,

[0024] 3) reset high gain FD,

[0025] 4) high gain reset level A / D conversion,

[0026] 5) a first group of the PDs charge transfer,

[0027] 6) the first group of the PDs high gain signal A / D conversion,

[0028] 7) gain switching to low gain,

[0029] 8) the first group of the PDs low gain signal A / D conversion,

[0030] 9) gain switching to low gain,

[0031] 10) second high gain reset level A / D conversion,

[0032] 11) a second group of the PDs charge transfer,

[0033] 12) the second group of the PDs high gain signal A / D conversion,

[0034] 13) gain switching to low gain, and

[0035] 14) the first and second groups of the PDs low gain signal A / D conversion.

[0036] According to one aspect of the present disclosure, a pixel array including a plurality of PDAF pixel circuits may be provided. Each of the PDAF pixel circuits includes multiple photodiodes (PDs) with transfer gate Tx under one microlens, a floating diffusion layer FD, a reset gate RS, and a DCG circuit, the DCG circuit being configured to switch a connection between the FD and a capacitor Ca. A control line of the DCG circuit of a first pixel circuit and a control line of the DCG circuit of a second pixel circuit are wired separately.

[0037] The readout of the first pixel circuit may be performed as follows:

[0038] 1) reset low gain FD,

[0039] 2) low gain reset level A / D conversion,

[0040] 3) reset high gain FD,

[0041] 4) high gain reset level A / D conversion,

[0042] 5) a first group of the PDs charge transfer by the transfer gate,

[0043] 6) the first group of the PDs high gain signal A / D conversion,

[0044] 7) a second group of the PDs charge transfer,

[0045] 8) the first and second groups of the PDs high gain signal A / D conversion,

[0046] 9) gain switching to low gain, and

[0047] 10) the first and second groups of the PDs low gain signal A / D conversion, and

[0048] the readout of the second pixel circuit may be performed as follows:

[0049] 1) reset low gain FD,

[0050] 2) low gain reset level A / D conversion,

[0051] 3) a first group of the PDs charge transfer,

[0052] 4) the first group of the PDs low gain signal A / D conversion,

[0053] 5) a second group of the PDs charge transfer,

[0054] 6) the first and second groups of the PDs low gain signal A / D conversion.

[0055] According to one aspect of the present disclosure, a pixel array including a plurality of PDAF pixel circuits may be provided. Each of the PDAF pixel circuits includes multiple photodiodes (PDs) with transfer gate Tx under one microlens, a floating diffusion layer FD, a reset gate RS, and a DCG circuit, the DCG circuit being configured to switch a connection between the FD and a capacitor Ca. A control line of the DCG circuit of a first pixel circuit, a control line of the Tx of the first pixel circuit, a control line of the DCG circuit of a second pixel circuit and a control line of the Tx of the second pixel circuit are wired separately.

[0056] The readout of the first pixel circuit may be performed as follows:

[0057] 1) reset low gain FD,

[0058] 2) low gain reset level A / D conversion,

[0059] 3) reset high gain FD by the DCG,

[0060] 4) high gain reset level A / D conversion,

[0061] 5) a first group of the PDs charge transfer by the transfer gate,

[0062] 6) the first group of the PDs high gain signal A / D conversion,

[0063] 7) a second group of the PDs charge transfer,

[0064] 8) the first and second groups of the PDs high gain signal A / D conversion,

[0065] 9) gain switching to low gain, and

[0066] 10) the first and second groups of the PDs low gain signal A / D conversion, and

[0067] the readout of the second pixel circuit may be performed as follows:

[0068] 1) reset low gain FD,

[0069] 2) low gain reset level A / D conversion,

[0070] 3) reset high gain FD,

[0071] 4) high gain reset level A / D conversion,

[0072] 5) a first group of the PDs charge transfer,

[0073] 6) the first group of the PDs high gain signal A / D conversion,

[0074] 7) gain switching to low gain,

[0075] 8) the first group of the PDs low gain signal A / D conversion,

[0076] 9) a second group of the PDs charge transfer,

[0077] 10) the first and second groups of the PDs low gain signal A / D conversion.BRIEF DESCRIPTION OF DRAWINGS

[0078] To describe the technical solutions in the embodiments more clearly, the following briefly describes the accompanying drawings required for describing the present embodiments. Apparently, the accompanying drawings in the following description depict merely some of the possible embodiments, and a person of ordinary skill in the art may still derive other drawings, without creative efforts, from these accompanying drawings, in which:

[0079] FIG. 1 shows a circuit diagram of a pixel circuit including a DCG circuit in a CMOS image sensor.

[0080] FIG. 2 shows a readout timing chart of the pixel circuit of FIG. 1.

[0081] FIG. 3 shows a cross-sectional view of a PDAF pixel.

[0082] FIG. 4 shows a top view of the PDAF pixel.

[0083] FIG. 5 shows a pixel array of PDAF pixels.

[0084] FIG. 6 shows an example of a circuit diagram of a PDAF pixel circuit according to one embodiment of the present disclosure.

[0085] FIG. 7 shows an example of a circuit diagram of a PDAF pixel circuit according to one embodiment of the present disclosure.

[0086] FIG. 8 shows a readout timing chart of the PDAF pixel circuit according to one embodiment of the present disclosure.

[0087] FIG. 9 shows an example of an output signal of a PDAF pixel circuit according to one embodiment of the present disclosure.

[0088] FIG. 10 shows a readout timing chart of the PDAF pixel circuit according to one embodiment of the present disclosure.

[0089] FIG. 11 shows an example of an output signal of a PDAF pixel circuit according to one embodiment of the present disclosure.

[0090] FIG. 12 shows a pixel array of PDAF pixels according to one embodiment of the present disclosure.

[0091] FIG. 13 shows an example of a circuit diagram of the pixel array of PDAF pixels according to one embodiment of the present disclosure.

[0092] FIG. 14 shows a readout timing chart of a D1 pixel according to one embodiment of the present disclosure.

[0093] FIG. 15 shows a readout timing chart of a D2 pixel according to one embodiment of the present disclosure.

[0094] FIG. 16 shows an example of an output signal of a PDAF pixel circuit according to one embodiment of the present disclosure.

[0095] FIG. 17 shows PDAF pixel correction (PPC) according to one embodiment of the present disclosure.

[0096] FIG. 18 shows a pixel array of PDAF pixels according to one embodiment of the present disclosure.

[0097] FIG. 19 shows an example of a circuit diagram of a pixel array of PDAF pixels according to one embodiment of the present disclosure.

[0098] FIG. 20 shows a readout timing chart of a D1 pixel according to one embodiment of the present disclosure.

[0099] FIG. 21 shows a readout timing chart of a D2 pixel according to one embodiment of the present disclosure.

[0100] FIG. 22 shows an example of an output signal of a PDAF pixel circuit according to one embodiment of the present disclosure.

[0101] FIG. 23 shows PDAF pixel correction (PPC) according to one aspect of the present disclosure.DESCRIPTION OF EMBODIMENTS

[0102] To make persons skilled in the art understand the technical solutions in the present disclosure better, the following clearly and completely describes the technical solutions in the embodiments of the present disclosure with reference to the accompanying drawings in the modes of the present disclosure. Apparently, the described embodiments are merely a part rather than all of the embodiments of the present disclosure. All other embodiments obtained by persons of ordinary skill in the art based on the embodiments of the present disclosure without creative efforts shall fall within the protection scope of the present disclosure.

[0103] The PDAF pixel circuit with DCG of the present disclosure may be applied to a CMOS (Complementary Metal Oxide Semiconductor) image sensor.

[0104] (First Embodiment)

[0105] FIG. 6 shows an example of a circuit diagram of a PDAF pixel circuit according to one embodiment of the present disclosure. In FIG. 6, the left and right pixel circuits each have a DCG circuit. The DCG circuit includes a DCG and a capacitor Ca. In this circuit, the gain is switched by switching the connection between the node FD and the capacitor Ca with a DCG switch. In this way, in the pixel circuit of this embodiment, the DCG circuit is combined with each of the left and right PDAF circuits.

[0106] The readout timing of the pixel circuit according to this embodiment is the same as that shown in FIG. 2. That is, after the reference voltage of each gain is A / D converted (0LG, 0HG) , the signal is read out with two types of gain (SHG, SLG) . The difference between S and 0 is the true signal component (high gain: HG, low gain: LG) . HG reads out a low-noise signal, and LG reads out a large signal, providing a single image with a wide dynamic range from dark to bright.

[0107] According to the PDAF pixel circuit with the DCG of this embodiment, it becomes possible to output an image having a wide dynamic range by the DCG while realizing PDAF.

[0108] (Second Embodiment)

[0109] In the pixel circuit according to the first embodiment, the circuit scale becomes large since the left and right pixels each have a DCG circuit as shown in FIG. 6. In the second embodiment, a PDAF pixel circuit in which the left and right pixel circuits of the PDAF pixel share one DCG circuit is provided.

[0110] FIG. 7 shows an example of a circuit diagram of a PDAF pixel circuit according to one embodiment of the present disclosure. The PDAF pixel circuit includes multiple photodiodes (PDs) with transfer gate Tx under one microlens a floating diffusion layer FD, a reset gate RS, and a ducal conversion gain DCG circuit. The DCG circuit is configured to switch a connection between the FD and a capacitor Ca.

[0111] In the pixel circuit of FIG. 7, the left and right PDAF pixels share one DCG circuit.

[0112] FIG. 8 shows a readout timing chart of the PDAF pixel circuit according to one embodiment of the present disclosure. In this embodiment, the readout of the PDAF pixel circuit is performed as follows:

[0113] 1) Reset low gain FD by RS,

[0114] 2) LG reset level A / D conversion (0_LG) ,

[0115] 3) Reset high gain FD by DCG,

[0116] 4) HG reset level A / D conversion (0_HG) ,

[0117] 5) L-pixel charge transfer by Tx_L,

[0118] 6) L-pixel HG signal A / D conversion (L_HG) ,

[0119] 7) R-pixel charge transfer,

[0120] 8) L+R pixel HG signal A / D conversion (LR_HG) ,

[0121] 9) Gain switching by DCG (HG to LG) ,

[0122] 10) L, R pixel charge transfer,

[0123] 11) L+R pixel LG signal A / D conversion (LR_LG) .

[0124] FIG. 9 shows an example of an output signal of a PDAF pixel circuit according to one embodiment of the present disclosure. In HG, the signal of the L-pixel and the signal obtained by adding L and R are read out, and in LG, only the signal obtained by adding L and R is read out. In HG, phase difference information is obtained from L and R = (L+R) -L and focus is calculated.

[0125] According to the pixel circuit of this embodiment, by sharing the DCG circuit, the circuit scale becomes smaller than that of the pixel circuit of the first embodiment. Furthermore, the signal separated into L and R for autofocus and the L+R signal for the image can be obtained in a single readout.

[0126] (Third Embodiment)

[0127] In the pixel circuit readout method according to the second embodiment, autofocus information cannot be obtained when LG is used as shown in FIG. 9, and autofocus cannot be performed on a high-luminance subject. In the third embodiment, a pixel circuit readout method that can obtain autofocus information even when LG is used and enables autofocus on the high-luminance subject is described.

[0128] The pixel circuit in the third embodiment is the same as the pixel circuit in the second embodiment shown in FIG. 7.

[0129] FIG. 10 shows a readout timing chart of a PDAF pixel circuit according to one embodiment of the present disclosure. In this embodiment, the readout of the PDAF pixel circuit is performed as follows:

[0130] 1) Reset low gain FD by RS,

[0131] 2) LG reset level A / D conversion (0_LG) ,

[0132] 3) Reset high gain FD by DCG,

[0133] 4) HG reset level A / D conversion (0_HG) ,

[0134] 5) L-pixel charge transfer,

[0135] 6) L-pixel HG signal A / D conversion (L_HG) ,

[0136] 7) Gain switching by DCG (HG to LG) ,

[0137] 8) L-pixel charge transfer,

[0138] 9) L-pixel LG signal A / D conversion (L_LG) ,

[0139] 10) Gain switching by DCG (LG to HG) ,

[0140] 11) second HG reset level A / D conversion (0_HG2) ,

[0141] 12) R-pixel charge transfer,

[0142] 13) R-pixel HG signal A / D conversion (R_HG) ,

[0143] 14) Gain switching by DCG (HG to LG) ,

[0144] 15) L, R pixel charge transfer,

[0145] 16) L+R pixel LG signal A / D conversion (LR_LG) .

[0146] FIG. 11 shows an example of an output signal of a PDAF pixel circuit according to one embodiment of the present disclosure. In this embodiment, in both HG and LG, phase difference information of L and R, and image information of L+R can be obtained in one readout.

[0147] (Fourth Embodiment)

[0148] In the third embodiment, since the number of read steps increases, the output speed may become slower and power consumption may increase.

[0149] In the fourth embodiment, DCGs of some pixels are wired separately in a pixel array. For example, as shown in FIG. 12, the DCG of D2 pixel is wired to a line DCG2, different from the DCG of D1 pixel. The DCG of D1 pixel is wired to a line DCG1. The line DCG2 in FIG. 12 is connected as shown in a circuit diagram of FIG. 13.

[0150] The pixel array shown in FIGS. 12 and 13 includes a plurality of PDAF pixel circuits. Each of the PDAF pixel circuits includes multiple photodiodes (PDs) with transfer gate Tx under one microlens, a floating diffusion layer FD, a reset gate RS, and a DCG circuit. The DCG circuit is configured to switch a connection between the FD and a capacitor Ca. A control line of DCG of D1 pixel and a control line of DCG of D2 pixel are wired separately.

[0151] The D2 and other D1 pixels have the same read timing except for DCG (see, FIGS. 14 and 15) . For D1, as shown in FIG. 14, the same signal is output at the same timing as in FIG. 8 of the second embodiment. Thus, the readout timing of the D1 pixel is not described again here. For the D2 pixel, LG is always output together with signals of L and L+R pixels. The readout timing of the D2 pixel is described in detail below with reference to FIG. 15.

[0152] 1) Reset low gain FD by RS,

[0153] 2) LG reset level A / D conversion (0_LG) ,

[0154] 3) L-pixel charge transfer,

[0155] 4) L-pixel LG signal A / D conversion (L_LG) ,

[0156] 5) L, R pixel charge transfer,

[0157] 6) L+R pixel LG signal A / D conversion (LR_LG) .

[0158] FIG. 16 shows an example of an output signal of a PDAF pixel circuit according to one embodiment of the present disclosure. In this embodiment, in HG, phase difference information of L and R, and image information of L + R are obtained at pixels other than the D2 pixel. In LG, phase difference information of L and R is obtained at the D2 pixel, and image information of L + R is obtained over the entire surface.

[0159] This embodiment has the following advantages.

[0160] 1) Compared to the second embodiment, phase difference information can be obtained even for LG without increasing the number of reading steps.

[0161] 2) Although the number of pixels for phase difference information for LG is small, it is generally bright in LG, making autofocus possible.

[0162] 3) In addition, in HG, information on the D2 pixel is lacked, so correction is necessary. Correction can be made based on the surrounding pixels of HG or the D2 pixel of LG (see, FIG. 17) .

[0163] (Fifth Embodiment)

[0164] In the fifth embodiment, Tx of the D2 pixel is also wired separately in a pixel array (see FIGS. 18 and 19) . Thus, DCG and Tx of the D2 pixel are controlled separately (see FIGS. 20 and 21) .

[0165] The pixel array shown in FIGS. 18 and 19 includes a plurality of PDAF pixel circuits. Each of the PDAF pixel circuits includes multiple photodiodes (PDs) with transfer gate Tx under one microlens, a floating diffusion layer FD, a reset gate RS, and a DCG circuit. The DCG circuit is configured to switch a connection between the FD and a capacitor Ca. A control line of DCG of the D1 pixel, a control line of Tx of the D1 pixel, a control line of DCG of the D2 pixel and a control line of Tx of the D2 pixel are wired separately.

[0166] In the D1 pixel, as shown in FIG. 20, the same signal is output at the same timing as in FIG. 8 of the second embodiment. Thus, the readout timing of the D1 pixel is not described again here. The readout timing of the D2 pixel is described in detail below with reference to FIG. 21.

[0167] 1) Reset low gain FD by RS,

[0168] 2) LG reset level A / D conversion (0_LG) ,

[0169] 3) Reset high gain FD by DCG,

[0170] 4) HG reset level A / D conversion (0_HG) ,

[0171] 5) L-pixel charge transfer,

[0172] 6) L-pixel HG signal A / D conversion (L_HG) ,

[0173] 7) Gain switching by DCG (HG to LG) ,

[0174] 8) L pixel charge transfer,

[0175] 9) L pixel LG signal A / D conversion (L_LG) ,

[0176] 10) L, R pixel charge transfer,

[0177] 11) L+R pixel LG signal A / D conversion (LR_LG) .

[0178] This embodiment has the following advantages.

[0179] 1) Autofocus performance is improved because phase information L can be output at the position of the D2 pixel in HG (see, FIG. 22) .

[0180] 2) In addition, in HG, correction is made easier because L pixel information of HG is also used to correct the D2 pixel (see, FIG. 23) .

[0181] As described above, according to the first embodiment of the present disclosure, the PDAF pixel circuit can be configured to have the DCG circuit.

[0182] According to the second and third embodiments of the present disclosure, the left and right PDAF pixels can be configured to share the DCG circuit.

[0183] Further, according to the fourth embodiment of the present disclosure, in the pixel array including a plurality of PDAF pixel circuits each having the DCG circuit, the DCGs of some pixels (i.e., D2 pixels) can be configured to be controlled separately from those of other pixels (i.e., D1 pixels) .

[0184] Furthermore, according to the fifth embodiment of the present disclosure, in a pixel array including a plurality of PDAF pixel circuits each having the DCG circuit, the DCGs and transfer gates Tx of some pixels (i.e., D2 pixels) can be configured to be controlled separately from those of other pixels (i.e., D1 pixels) .

[0185] The foregoing descriptions are merely specific implementation manners of the present invention, but are not intended to limit the protection scope of the present invention.

[0186] For example, under one microlens, there is a 2x2 PDs, which can be read out two at a time in any combination of up and down, left and right.

[0187] In addition, the circuit configuration of the DCG is possible in addition to the embodiment, for example, the connection position of the RS and the DCG switch can be changed.

[0188] Any variation or replacement readily figured out by a person skilled in the art within the technical scope disclosed shall fall within the protection scope of the present invention. Therefore, the protection scope of the present invention shall be subject to the protection scope of the claims.

Claims

1.A phase detection autofocus (PDAF) pixel circuit having left and right pixel circuits,wherein each of the left and right pixel circuits has a photodiode PD, a transfer gate Tx, a floating diffusion layer FD, a reset gate RS, and a dual conversion gain DCG circuit, and the DCG circuit being configured to switch a connection between the FD and a capacitor Ca.2.A phase detection autofocus (PDAF) pixel circuit comprising:multiple photodiodes (PDs) with transfer gate Tx under one microlens, a floating diffusion layer FD, a reset gate RS, and a ducal conversion gain DCG circuit, the DCG circuit being configured to switch a connection between the FD and a capacitor Ca.3.The PDAF pixel circuit according to claim 2, wherein a readout of the PDAF pixel circuit is performed as follows:1) reset low gain FD,2) low gain reset level A / D conversion,3) reset high gain FD,4) high gain reset level A / D conversion,5) a first group of the PDs charge transfer by the transfer gate,6) the first group of the PDs high gain signal A / D conversion,7) a second group of the PDs charge transfer,8) the first and second groups of the PDs high gain signal A / D conversion,9) gain switching to low gain, and10) the first and second groups of the PDs low gain signal A / D conversion.4.The PDAF pixel circuit according to claim 2, wherein a readout of the PDAF pixel circuit is performed as follows:1) reset low gain FD,2) low gain reset level A / D conversion,3) reset high gain FD,4) high gain reset level A / D conversion,5) a first group of the PDs charge transfer,6) the first group of the PDs high gain signal A / D conversion,7) gain switching to low gain,8) the first group of the PDs low gain signal A / D conversion,9) gain switching to high gain,10) second high gain reset level A / D conversion,11) a second group of the PDs charge transfer,12) the second group of the PDs high gain signal A / D conversion,13) gain switching to low gain, and14) the first and second groups of the PDs low gain signal A / D conversion.5.A pixel array including a plurality of PDAF pixel circuits,wherein each of the PDAF pixel circuits includes multiple photodiodes (PDs) with transfer gate Tx under one microlens, a floating diffusion layer FD, a reset gate RS, and a DCG circuit, the DCG circuit being configured to switch a connection between the FD and a capacitor Ca, andwherein a control line of the DCG circuit of a first pixel circuit and a control line of the DCG circuit of a second pixel circuit are wired separately.6.The pixel array according to claim 5, wherein a readout of the first pixel circuit is performed as follows:1) reset low gain FD,2) low gain reset level A / D conversion,3) reset high gain FD,4) high gain reset level A / D conversion,5) a first group of the PDs charge transfer by the transfer gate,6) the first group of the PDs high gain signal A / D conversion,7) a second group of the PDs charge transfer,8) the first and second groups of the PDs high gain signal A / D conversion,9) gain switching to low gain, and10) the first and second groups of the PDs low gain signal A / D conversion, and wherein a readout of the second pixel circuit is performed as follows:1) reset low gain FD,2) low gain reset level A / D conversion,3) a first group of the PDs charge transfer,4) the first group of the PDs low gain signal A / D conversion,5) a second group of the PDs charge transfer, and6) the first and second groups of the PDs low gain signal A / D conversion.7.A pixel array including a plurality of PDAF pixel circuits,wherein each of the PDAF pixel circuits includes multiple photodiodes (PDs) with transfer gate Tx under one microlens, a floating diffusion layer FD, a reset gate RS, and a DCG circuit, the DCG circuit being configured to switch a connection between the FD and a capacitor Ca, andwherein a control line of the DCG circuit of a first pixel circuit, a control line of the Tx of the first pixel circuit, a control line of the DCG circuit of a second pixel circuit and a control line of the Tx of the second pixel circuit are wired separately.8.The pixel array according to claim 7, wherein a readout of the first pixel circuit is performed as follows:1) reset low gain FD,2) low gain reset level A / D conversion,3) reset high gain FD by the DCG,4) high gain reset level A / D conversion,5) a first group of the PDs charge transfer by the transfer gate,6) the first group of the PDs high gain signal A / D conversion,7) a second group of the PDs charge transfer,8) the first and second groups of the PDs high gain signal A / D conversion,9) gain switching to low gain , and10) the first and second groups of the PDs low gain signal A / D conversion, andwherein a readout of the second pixel circuit is performed as follows:1) reset low gain FD,2) low gain reset level A / D conversion,3) reset high gain FD,4) high gain reset level A / D conversion,5) a first group of the PDs charge transfer,6) the first group of the PDs high gain signal A / D conversion,7) gain switching to low gain,8) the first group of the PDs low gain signal A / D conversion,9) a second group of the PDs charge transfer, and10) the first and second groups of the PDs low gain signal A / D conversion.

Images