Method for controlling three-level DC-DC converting circuit

Abstract

Embodiments of present disclosure provide a method and a controller for controlling a three-level DC-DC converting circuit. The method comprises: at least in the event that the three-level DC-DC converting circuit is in a no-load or light-load state, determining a target voltage for an output voltage outputted by the three-level DC-DC converting circuit as a variable voltage varying around a constant voltage, or a target current for an output current outputted by the three-level DC-DC converting circuit as a variable current varying around a constant current, wherein the no-load or light-load state represents a state that a magnitude of the output current is less than a first threshold; and controlling, based on the determined target voltage or current, the output voltage or the output current of the three-level DC-DC converting circuit. The embodiments of the present disclosure can help address the compensation issue for the midpoint potential shift under no load and light load.

Description

METHOD FOR CONTROLLING THREE-LEVEL DC-DC CONVERTING CIRCUITFIELD

[0001] Embodiments of present disclosure generally relate to power electronics, and more particularly, to a method and a controller for controlling a three-level DC-DC converting circuit, a power supply apparatus and a robot system comprising the power supply apparatus.BACKGROUND

[0002] Three-level DC-DC converters can provide bidirectional DC to DC power conversion, and have been widely used in various industrial fields. Three-level DC-DC converters have advantages compared to two-level DC-DC converters. For example, the three-level DC-DC converters can enable switching devices therein to withstand lower switching stress. This allows the DC-DC converters to operate with higher reliability and safety, and also may allow the DC-DC converters to use lower cost and lower stress switching tubes or be applied to higher voltage levels.

[0003] In the three-level DC-DC converters, a midpoint potential needs to be provided between positive and negative bus potentials, so as to form the three levels together with the positive and negative bus potentials. However, as there are some factors such as differences in hardware circuit component parameters, the midpoint potential shift may occur, that is, the midpoint potential may be closer to the positive or negative bus potential, rather than in the middle of the positive and negative bus potentials. Moreover, the larger the differences in the component parameters or the longer the operating time, the larger the midpoint potential shift will be, which will affect the converter or system operation. If the midpoint potential shift is too large, it may cause the bus capacitor overvoltage, resulting the capacitor damage. There are approaches for improving the midpoint potential shift. However, the approaches may be not applicable or play a counterproductive in some situations, in particular, when the three-level DC-DC converters operate without load or with light load.SUMMARY

[0004] Embodiments of the present disclosure provide a method and a controller for controlling a three-level DC-DC converting circuit, a power supply apparatus and a robot  system.

[0005] In a first aspect, a method for controlling a three-level DC-DC converting circuit is provided. The method comprises: at least in the event that the three-level DC-DC converting circuit is in a no-load or light-load state, determining a target voltage for an output voltage outputted by the three-level DC-DC converting circuit as a variable voltage varying around a constant voltage, or a target current for an output current outputted by the three-level DC-DC converting circuit as a variable current varying around a constant current, wherein the no-load or light-load state represents a state that a magnitude of the output current is less than a first threshold; and controlling, based on the determined target voltage or current, the output voltage or the output current of the three-level DC-DC converting circuit.

[0006] In some embodiments, the method further comprises: obtaining a load state information of the three-level DC-DC converting circuit, and wherein determining the target voltage or the target current comprises: in response to the load state information indicating that the three-level DC-DC converting circuit is in the no-load or light-load state, determining the target voltage as the variable voltage varying around the constant voltage, or determining the target current as the variable current varying around the constant current.

[0007] In some embodiments, obtaining the load state information of the three-level DC-DC converting circuit comprises at least one of: receiving a measured signal representing the output current outputted by the three-level DC-DC converting circuit, and in response to the measured signal indicating that the magnitude of the output current is less than the first threshold, determining that the three-level DC-DC converting circuit is in the no-load or light-load state; and receiving an indicator signal inputted by an operator or transmitted from a load, and determining, based on the indicator signal, that the three-level DC-DC converting circuit is in the no-load or light-load state.

[0008] In some embodiments, the method further comprises: obtaining measured signals representing a first voltage across a positive bus bar and a midpoint of a DC bus and a second voltage across the midpoint and a negative bus bar of the DC bus, the midpoint being connected to the positive bus bar via an upper bus capacitor and connected to the negative bus bar via a lower bus capacitor; and in response to the measured signals indicating that a difference between the first and second voltages is greater than a second threshold, changing duty cycle of switching devices in the three-level DC-DC converting circuit, so that the difference between the first and second voltages falls below the second threshold.

[0009] In some embodiments, changing duty cycle of the switching devices in the three-level DC-DC converting circuit comprises: obtaining a measured output current of the three-level DC-DC converting circuit; and changing the duty cycle of the switching devices based on the current direction of the measured output current.

[0010] In some embodiments, the three-level DC-DC converting circuit comprises a first switching device, a second switching device, a third switching device and a fourth switching device connected in sequence from the positive bus bar to the negative bus bar, wherein changing the duty cycle of the switching devices based on the current direction of the measured output current comprises: in the event that the current direction of the measured output current is from the power source to the load: in response to the second voltage being greater than the first voltage, advancing and delaying, respectively, a rising edge and a falling edge of the conduction pulse of the fourth switching device by a predetermined duration, and delaying and advancing, respectively, a rising edge and a falling edge of the conduction pulse of the third switching device by the predetermined duration; or in response to the first voltage being greater than the second voltage, advancing and delaying, respectively, a rising edge and a falling edge of the conduction pulse of the first switching device by a predetermined duration, and delaying and advancing, respectively, a rising edge and a falling edge of the conduction pulse of the second switching device by the predetermined duration; and in the event that the current direction of the measured output current is from the load to the power source: in response to the second voltage being greater than the first voltage, delaying and advancing, respectively, a rising edge and a falling edge of the conduction pulse of the fourth switching device by a predetermined duration, and advancing and delaying, respectively, a rising edge and a falling edge of the conduction pulse of the third switching device by the predetermined duration; or in response to the first voltage being greater than the second voltage, delaying and advancing, respectively, a rising edge and a falling edge of the conduction pulse of the first switching device by a predetermined duration, and advancing and delaying, respectively, a rising edge and a falling edge of the conduction pulse of the second switching device by the predetermined duration.

[0011] In some embodiments, the variable voltage or current varies in the form of a triangular wave.

[0012] In a second aspect, a controller for controlling a three-level DC-DC converting circuit is provided. The controller is configured to perform a method according the first  aspect.

[0013] In a third aspect, a power supply apparatus is provided. The power supply apparatus comprises a three-level DC-DC converting circuit, and a controller according to the second aspect, configured to control the three-level DC-DC converting circuit.

[0014] In a fourth aspect, a robot system is provided. The robot system comprises a power supply apparatus according to the third aspect.DESCRIPTION OF DRAWINGS

[0015] Drawings described herein are provided to further explain the present disclosure and constitute a part of the present disclosure. The example embodiments of the disclosure and the explanation thereof are used to explain the present disclosure, rather than to limit the present disclosure improperly.

[0016] FIG. 1 illustrates a schematic diagram of a robot system in accordance with an embodiment of the present disclosure.

[0017] FIG. 2 illustrates a schematic diagram of a power supply apparatus in accordance with an embodiment of the present disclosure.

[0018] FIG. 3 illustrates a waveform diagram of controlling signals for switching devices of a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0019] FIGS. 4A and 4B illustrate schematic diagrams of power conversion from a power source to a load in a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0020] FIGS. 5A and 5B illustrate schematic diagrams of power conversion from a load to a power source in a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0021] FIG. 6 illustrates waveform diagrams of a current of an output inductor of a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0022] FIG. 7 illustrates a waveform diagram of controlling signals for switching devices of a three-level DC-DC converting circuit in accordance with an embodiment of the present  disclosure.

[0023] FIG. 8 illustrates a schematic diagram of current flow in a three-level DC-DC converting circuit with an unbalanced bus voltage in accordance with an embodiment of the present disclosure.

[0024] FIG. 9 illustrates a schematic diagram of current flow in a three-level DC-DC converting circuit with an unbalanced bus voltage in accordance with an embodiment of the present disclosure.

[0025] FIG. 10 illustrates a schematic diagram of current flow in a three-level DC-DC converting circuit with an unbalanced bus voltage in accordance with an embodiment of the present disclosure.

[0026] FIG. 11 illustrates a flowchart of a method for controlling a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0027] FIG. 12 illustrates waveform diagrams of an output voltage, an output current and a current of an output inductor in the case of a three-level DC-DC converting circuit with no load in accordance with an embodiment of the present disclosure.

[0028] FIG. 13 illustrates a flowchart of a method for controlling a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0029] FIG. 14 illustrates a flowchart of procedure of changing duty cycle of switching devices of a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0030] FIG. 15 illustrates a waveform diagram of controlling signals for switching devices of a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0031] FIG. 16 illustrates waveform diagram of controlling signals for switching devices of a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0032] FIG. 17 illustrates a waveform diagram of controlling signals for switching devices of a three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0033] Throughout the drawings, the same or similar reference symbols are used to indicate the same or similar elements.

[0034] DETAILED DESCRIPTION OF EMBODIEMTNS

[0035] Principles of the present disclosure will now be described with reference to several example embodiments shown in the drawings. Though example embodiments of the present disclosure are illustrated in the drawings, it is to be understood that the embodiments are described only to facilitate those skilled in the art in better understanding and thereby achieving the present disclosure, rather than to limit the scope of the disclosure in any manner.

[0036] The term “comprises” or “includes” and its variants are to be read as open terms that mean “includes, but is not limited to. ” The term “or” is to be read as “and / or” unless the context clearly indicates otherwise. The term “based on” is to be read as “based at least in part on. ” The term “one embodiment” and “an embodiment” are to be read as “at least one embodiment. ” The term “another embodiment” is to be read as “at least one other embodiment. ” The terms “first, ” “second, ” and the like may refer to different or same objects. Other definitions, explicit and implicit, may be included below. A definition of a term is consistent throughout the description unless the context clearly indicates otherwise.

[0037] Unless specified or limited otherwise, the terms “connected” and “coupled” and variations thereof are used broadly and encompass direct and indirect connections and couplings. Furthermore, “connected” and “coupled” are not restricted to physical or mechanical connections or couplings. In the description below, like reference numerals and labels are used to describe the same, similar or corresponding parts in the figures. Other definitions, explicit and implicit, may be included below.

[0038] As discussed above, the midpoint potential shift is adverse for the operation of the three-level DC-DC converter. Although the midpoint potential shift may be suppressed or reduced by some means, they are generally useful in a normal operating condition with a considerable load. When there is no load or light load, the current outputted by the converter is very small and may be positive or negative, and moreover, the amplitudes of the positive and negative currents are close to or the same as each other. These current characteristics under no load and light load will adversely affect the improvement or compensation for the midpoint potential shift. In particular, in some situations that the  three-level DC-DC converter are often required to operate in the no load or light load condition, even if adjusting or compensating for the midpoint potential shift, the issue of the midpoint potential shift cannot be addressed, and the bus capacitors in the converter may be damaged due to the midpoint potential shift.

[0039] According to embodiments of the present disclosure, an improved solution for controlling a three-level DC-DC converter is provided. In the improved solution, at least under the no-load or light-load condition, an output voltage or current of the three-level DC-DC converting circuit is adjusted to actively produce current ripple in the output current, thereby using the produced current ripple to increase the magnitude of the output current and make the positive and negative currents different in the amplitude. In this way, it is helpful for addressing the compensation issue for the midpoint potential shift under no load and light load, so that a balance of the three-level DC bus can be achieved and component safety of the three-level DC-DC converting circuit is ensured.

[0040] FIG. 1 illustrates a schematic diagram of a robot system 10 in accordance with an embodiment of the present disclosure. The robot system 10 comprises a power supply apparatus 100 and a robot 200. As an example, the robot 200 may be an industrial robot with loads that consume or are driven by electrical power, such as motors. The power supply apparatus 100 can supply power to the loads in the robot 200 and thus drive the robot 200.

[0041] FIG. 2 illustrates a schematic diagram of the power supply apparatus 100 in accordance with an embodiment of the present disclosure. It is appreciated that the power supply apparatus 100 may comprise other suitable components and units not shown in the figure, and may be used in other situation other than the robot system 10.

[0042] As shown in FIG. 2, the power supply apparatus 100 comprises a three-level DC-DC converting circuit 110. As an example, the three-level DC-DC converting circuit 110 comprises a DC bus which includes a positive bus bar 111 and a negative bus bar 112. The positive bus bar 111 and negative bus bar 112 of the DC bus can be connected to a power source, which may be a battery, a DC power supply powered by a utility grid or any other type of DC power source. Further, the three-level DC-DC converting circuit 110 comprises an upper bus capacitor C1, a lower bus capacitor C2, and a half bridge 113 including switching devices Q1, Q2, Q3 and Q4. The switching devices Q1, Q2, Q3 and Q4 are connected in sequence from the positive bus bar 111 to the negative bus bar 112. A  midpoint 114 between the upper bus capacitor C1 and the lower bus capacitor C2 is connected with a node between the switching devices Q2 and Q3. In an example, the switching devices Q1, Q2, Q3 and Q4 may be any suitable type of semiconductor switches, which includes, but are not limited to, metal-oxide-semiconductor field effect transistor (MOSFET) , insulated-gate bipolar transistors (IGBTs) , integrated gate-commutated thyristors (IGCTs) , gate turn-off thyristors (GTOs) , MOS-controlled thyristors (MCTs) , and like. In addition, the three-level DC-DC converting circuit 110 may also comprise an output inductor L1 and an output capacitor C3. The output inductor L1 and the output capacitor C3 can be connected to a node between the switching devices Q1 and Q2 and to a node between the switching devices Q3 and Q4, respectively. Further, the output inductor L1 and the output capacitor C3 are located at the load side of the three-level DC-DC converting circuit 110, and thus can be connected to the load, such as the robot 200. It is to be understood that the components and connection of the three-level DC-DC converting circuit 110 as shown above are merely for illustration, without suggesting any limitation as to the scope of the present disclosure, and thus, the components and / or connection the three-level DC-DC converting circuit 110 may be suitably replaced, modified or omitted, or additional components and / or connection may be added.

[0043] According to the embodiments of the present disclosure, the power supply apparatus 100 comprises a controller 120. As an example, the controller 120 includes any type of control devices capable of performing calculations and processing, e.g., MCU, DSP and FPGA, or can be realized by digital circuits and / or analog circuits, or a combination of multiple forms. It is appreciated that the controller 120 may be a single control device or a combination of multiple control devices. Furthermore, in the case that the power apparatus 100 is a part of the robot system 10, the controller 120 may be independent from a robot controller for controlling the operation of the robot 110, or may be the robot controller or a part of the same. The controller 120 can obtain measured signals indicating electrical conditions of the three-level DC-DC converting circuit, such as input voltage and current, output voltage and current or any other electric quantities, and can control ON and OFF of the switching devices Q1, Q2, Q3 and Q4 based on the measured signals, thereby implementing the required power conversion.

[0044] FIG. 3 illustrates a waveform diagram of controlling signals for the switching devices Q1, Q2, Q3 and Q4 of the three-level DC-DC converting circuit in accordance with an embodiment of the present disclosure.

[0045] As shown in FIG. 3, the switching devices Q1 and Q4 are controlled synchronously, the switching devices Q2 and Q1 are controlled complementarily, and the switching devices Q3 and Q4 are controlled complementarily. As an example, the switching devices Q1 to Q4 are a type of switches that is ON at a high level and OFF at a low level. Alternatively, the switching devices Q1 to Q4 may also be a type of switches that is OFF at the high level and ON at the low level. In the case of turning on the switching devices at the high level, in the time interval from t0 to t2, the controlling signals for the switching devices Q1 and Q4 are at a high level, and the controlling signals for the switching devices Q2 and Q3 are at a low level. Thereby, the switching devices Q1 and Q4 are switched on, and the switching devices Q2 and Q3 are switched off. In the time interval from t2 to t3, the controlling signals for the switching devices Q1 and Q4 are at a low level, and the controlling signals for the switching devices Q2 and Q3 are at a high level. Thereby, the switching devices Q1 and Q4 are switched off, and the switching devices Q2 and Q3 are switched on. Such switching operation can be repeated in the subsequent intervals, for example in the time interval from t3 to t8.

[0046] FIGS. 4A and 4B illustrate schematic diagrams of power conversion from the power source to the load in the three-level DC-DC converting circuit 110 in accordance with an embodiment of the present disclosure. As shown in FIGS. 4A to 4B, the power is transferred from the power source to the load by means of the buck conversion of the three-level DC-DC converting circuit 110. In FIG. 4A, the current flow during the charging interval (for example, t0 to t2) is shown. As the switching devices Q1 and Q4 are in the ON state, the voltage at the power source side is applied to the load side, and the current of the output inductor L1 increases. In FIG. 4B, the current flow during the discharging interval (for example, t2 to t3) is shown. As the switching devices Q1 and Q4 are in the OFF state, the current of the output inductor L1 is freewheeled via the anti-parallel diodes of the switching devices Q2 and Q3 or via the switching devices Q2 and Q3 themselves.

[0047] FIGS. 5A and 5B illustrate schematic diagrams of power conversion from the load to the power source in the three-level DC-DC converting circuit 110 in accordance with an embodiment of the present disclosure. The three-level DC-DC converting circuit 110 can provide bidirectional DC-DC power conversion, and as shown in FIGS. 5A to 5B, the power is transferred from the load to the power source by mean of the boost conversion of the three-level DC-DC converting circuit 110. In FIG. 5A, the current flow during the charging interval (for example, t2 to t3) is shown. As the switching devices Q2 and Q3 are in the ON  state, the voltage at the load side is applied to the output inductor L1, and the current of the output inductor L1 increases. In FIG. 5B, the current flow during the discharging interval (for example, t3 to t4) is shown. As the switching devices Q2 and Q3 are in the OFF state, the current of the output inductor L1 is freewheeled via the anti-parallel diodes of the switching devices Q1 and Q4 or via the switching devices Q1 and Q4 themselves, and thereby the induced voltage on the inductor L1 and the voltage of the load side are applied to the power source side.

[0048] It can be seen that during the power conversion shown in FIGS. 4A and 4B, the current through the output inductor Ll always flows in the direction from the power source side to the load side, that is, the current through the inductor Ll is always positive, while during the power conversion in FIGS. 5A and 5B, the current through the output inductor Ll always flows in the direction from the load side to the power source side, that is, the current through the inductor Ll is always negative. However, under some operating conditions, for example, no-load and light-load states, the current through the output inductor Ll may alternate between positive and negative, and thus the states of FIGS 4A, 4B, 5A and 5B may exist simultaneously during one operating cycle. The no-load or light-load state refers to a state that a magnitude of the output current is less than a threshold level which may be a relatively lower current level.

[0049] FIG. 6 shows waveform diagrams of the current IL of the output inductor L1. When the converting circuit 110 is in the normal operation (for example, the power conversion from the power source to the load, as seen in FIGS. 4A and 4B) , the average of the inductor current IL is above the zero. However, in the no-load condition (for example, the robot 200 as the load may be in standby) , the output current Io outputted from the three-level DC-DC converting circuit 110 to the load is low. In this event, the current IL of the output inductor L1 cycles between a positive current peak IL_peak and a negative current peak IL_bottom which have substantially equal magnitude to each other, and thus the average current of the output inductor L1 is close to or equal to zero. In addition, under the condition of the light load, the average current of the output inductor L1 is also close to zero, and the output current Io may be positive or negative which is hard to be determined by sensing. When the midpoint potential shift occurs in the three-level DC-DC converting circuit with on load or light load, since the average current of the output inductor L1 is close to or equal to zero, it is difficult to implement the compensation operation for the imbalance of the bus voltage, which will the explained detailed below.

[0050] The generation and compensation of the midpoint potential shift in the three-level DC-DC converting circuit with no load or light load according to the present disclosure will be exemplarily explained with reference with FIGS. 7-10.

[0051] FIG. 7 illustrates a waveform diagram of controlling signals for the switching devices Q1, Q2, Q3 and Q4 of the three-level DC-DC converting circuit in the case that the unbalanced bus voltage occurs in the no-load or light-load state. As shown in FIG. 7, as seen in the time interval from t0 to t2, the switching device Q4 may be turned off Δt earlier than the switching device Q1 due to hardware differences and other factors. Thereby, the switching device Q1 is switched off at t2, and the switching device Q4 is actually switched off at t1 before t2.

[0052] FIG. 8 illustrates a schematic diagram of current flow in the three-level DC-DC converting circuit 110 in the time interval from t1 to t2. Since the falling edge of the switching device Q4 is unexpectedly advanced, the switching device Q1 is still in the ON state while the switching device Q4 is in the OFF state in the interval from t1 to t2. Thereby, the DC-DC converting circuit 110 is transformed from the state of FIG. 4A to the state of FIG. 8. In this event, as shown in FIG. 8, the upper bus capacitor C1 will be discharged via the switching device Q1 and via the anti-parallel diode of the switching device Q3 or the switching device Q3 itself, while the lower bus capacitor C2 is not discharged. This causes the upper bus capacitor C1 to discharge too much relative to the lower bus capacitor C2, which result in the midpoint potential shift and the imbalance of the bus voltage. As the operation time increases, such imbalance will become larger and larger, causing the lower bus capacitor C2 to bear excessive unbalanced voltage and be damaged. Furthermore, in the robot system 10, the unbalanced bus voltage may also lead to the positive and negative ends of the output voltage to be unbalanced with respect to the PE voltage, which does not meet the requirements of some products.

[0053] The imbalance of the bus voltage discussed above can be compensated by increasing duty cycle of the corresponding switching device. Returning to FIG. 7, in the case of the imbalance due to the early falling edge of the switching device Q4, the duty cycle of the switching device Q4 can be increased, and the duty cycle of the complementary switching device Q3 may be decreased accordingly. For example, after t3, the falling edge of the switching device Q4 is delayed by Δd, and the rising edge of the switching device Q4 is advanced by Δd. As a result, the switching device Q1 is switched off at t4, the switching  device Q4 is switched off at t5 after t4. Then, the switching device Q4 is switched on again at t7 in advance, and the switching device Q1 is switched on again at t8 after t7. That is, the falling edge of the switching device Q4 is (Δd-Δt) later than the falling edge of the switching device Q1, and the rising edge of the switching device Q4 is Δd earlier than the rising edge of the switching device Q1. Accordingly, the rising edge of the switching device Q3 is delayed by Δd, and the falling edge of the switching device Q3 is advanced by Δd. As a result, the switching device Q2 is switched on at t4, and the switching device Q3 is switched on at t6 after t4. Then, the switching device Q3 is switched off at t7 in advance, and the switching device Q2 is switched off at t8 after t7. That is, the rising edge of the switching device Q3 is Δd later than the rising edge of the switching device Q2, and the falling edge of the switching device Q3 is Δd earlier than the falling edge of the switching device Q2.

[0054] FIG. 9 illustrates a schematic diagram of current flow in the three-level DC-DC converting circuit 110 in the time interval from t4 to t5. As discussed above, in order to compensate for the unbalanced discharge due to the delay time Δt, the falling edge of the switching device Q4 is adjusted to be delayed, and thus the switching device Q4 is in the ON state and the switching device Q1 is in the OFF state in the interval from t4 to t5. Thereby, the DC-DC converting circuit 110 is transformed from the state of FIG. 4A to the state of FIG. 9 instead of the state of FIG. 8. In the state shown in FIG. 9, the lower bus capacitor C2 will be discharged via the anti-parallel diode of the switching device Q2 or the switching device Q2 itself and via the switching device Q4, while the upper bus capacitor C1 is not discharged. In this way, in the case that the upper bus capacitor C1 is discharged too much from t1 to t2, this discharging step for the lower bus capacitor C2 attempts to balance the discharging of the capacitors C1 and C2, so as to draw the midpoint 114 between the bus capacitors C1 and C2 back to the balance state.

[0055] After t5, the switching devices Q1 and Q4 are both switched off, and thus, the three-level DC-DC converting circuit 110 is transformed from the state of FIG. 9 to the state of FIG. 4B (i.e., freewheeling state) . Since the three-level DC-DC converting circuit 110 is in no load or light load, the current IL of the output inductor L1 will cycle between positive and negative current, as seen from FIG. 6. During the interval from t6 to t7, the current IL changes from the positive current to the negative current. That is, the converting circuit 110 is transformed from the state of FIG. 4B to the state of FIG. 5A in the interval from t6 to t7.

[0056] FIG. 10 illustrates a schematic diagram of current flow in the three-level DC-DC  converting circuit 110 in the time interval from t7 to t8. In FIG. 10, the falling edge of the switching device Q3 is advanced to t7, and thus the switching device Q2 is still in the ON state while the switching device Q3 is in the OFF state during the interval from t7 to t8. Thereby, the DC-DC converting circuit 110 is transformed from the state of FIG. 5A to the state of FIG. 10. As shown in FIG. 10, the lower bus capacitor C2 will be charged via the anti-parallel diode of the switching device Q4 or the switching device Q4 itself and via the switching device Q2, while the upper bus capacitor C1 is not charged. It is seen that due to the negative inductor current, there will be an additional charging step during the compensation operation for the converting circuit 110. After t8, the switching device Q2 and Q3 are both switched off, and the converting circuit 110 is transformed from the state of FIG. 10 to the state of the FIG. 5B. Then, during the interval from t8 to t9, the current IL of the output inductor L1 changes from the negative current back to the positive current, and the converting circuit 110 is transformed from the state of FIG. 5B to the state of the FIG. 4A.

[0057] It is seen that from t4 to t5, the lower bus capacitor C2 is discharged for (Δd-Δt) , while from t7 to t8, the lower bus capacitor C2 is additionally charged for Δd. If the charging amount is larger than the discharging amount, the unbalanced discharge of the upper bus capacitor C1 due to the delay time Δt will not be improved, and instead, the bus voltage is more unbalanced as the lower bus capacitor C2 is further charged.

[0058] As discussed above with reference to FIG. 6, the positive amplitude IL_peak of the inductor current is substantially equal to the negative amplitude IL_bottom when the converting circuit 110 is in no load. In this situation, the discharging amount IL_peak* (Δd-Δt) is certainly less than the charging amount IL_bottom*Δd, which may result in the failure of the compensation for the unbalanced bus voltage. In some situation (e.g., light load) , if the positive amplitude IL_peak is merely slightly greater than the negative amplitude IL_bottom, IL_peak* (Δd-Δt) may be still less than IL_bottom*Δd due to (Δd-Δt) <Δd, which also may result in the failure of the compensation. In addition, with regard to different direction of the output current Io, different duty cycle or PWM adjustment will be applied when compensating for the midpoint potential shift. However, in the case of the no load or light load, the output current Io to be sampled is small, and the errors in sampling such current may lead to misjudgment of compensation direction, resulting in the midpoint potential of the DC bus being shifted even more.

[0059] FIG. 11 illustrates a flowchart of a method 1100 for controlling the converting circuit 110 in accordance with an embodiment of the present disclosure. The method 1100 may be implemented by the controller 120 as described above. For discussion, the method 1100 will be described below with reference to FIGS. 1-10.

[0060] At block 1101, at least in the event that the three-level DC-DC converting circuit 110 is in a no-load or light-load state, the controller 120 determines a target voltage for an output voltage Vo outputted by the three-level DC-DC converting circuit 110 as a variable voltage varying around a constant voltage, or a target current for an output current Io outputted by the three-level DC-DC converting circuit 110 as a variable current varying around a constant current, wherein the no-load or light-load state represents a state that a magnitude of the output current is less than a threshold. For example, if the DC-DC converting circuit 110 is a voltage-controlled converter, the controller 120 may set the target voltage as a variable that changes periodically in a small amplitude, and if the DC-DC converting circuit 110 is a current-controlled converter, the controller 120 can set the target current as a variable that changes periodically in a small amplitude. In an embodiment, the variable voltage or current varies in the form of a triangular wave. However, it is appreciated that the variable voltage or variable current may be in any suitable form, as long as a current ripple can be introduced into the output voltage or the output current of the three-level DC-DC converting circuit 110 at least during the no load or light load.

[0061] At block 1102, the controller 120 controls, based on the determined target voltage or current, the output voltage Vo or the output current Io of the three-level DC-DC converting circuit 110. The output voltage Vo or the output current Io is controlled to follow or reach the target voltage or the target current. As an example, in the loop control, the controller 120 can compare the output voltage or current measured real time with the target voltage or current, and based on the comparison (e.g., the difference between them) , control the switching devices Q1 to Q4, so as to output the desired voltage or current. It is appreciated that the loop control may use any suitable control means, as long as the output voltage Vo or the output current Io can reach or be close to the target voltage or the target current.

[0062] In some embodiments, before the block 1101, the controller 120 obtains a load state information of the three-level DC-DC converting circuit 110. In an embodiment, the controller 120 receives a measured signal representing the output current Io outputted by the three-level DC-DC converting circuit, and if the measured signal indicates that the magnitude  of the output current Io is less than a threshold level for determining the no load or light load, the controller 120 determines that the three-level DC-DC converting circuit is in the no-load or light-load state. Additionally or alternatively, the controller 120 receives an indicator signal inputted by an operator or transmitted from a load (such as the robot 200) , and determines, based on the indicator signal, that the three-level DC-DC converting circuit is in the no-load or light-load state. That is, the controller 120 can directly determine the no-load or light-load state based the existed judgement from the operator or the load. In this way, the controller 120 can accurate judge the load state of the three-level DC-DC converting circuit 110, and decide whether to introduce the current ripple.

[0063] In some embodiments, in response to determining that the three-level DC-DC converting circuit 110 is in the no-load or light-load state, the controller 110 determines the target voltage as the variable voltage varying around the constant voltage, or determines the target current as the variable current varying around the constant current. In this way, once the controller 120 obtains the load state information and determines the no-load or light-load state, the introduction of the current ripple will be initiated. Thereby, the current ripple is merely introduced under no load or light load, and thus power consumption and electrical burden will not be increased, or will be maintained at a minimum level.

[0064] FIG. 12 illustrates waveform diagrams of the output voltage Vo, the output current Io and the current IL of the output inductor L1 in the case of the three-level DC-DC converting circuit 110 with no load. As shown in FIG. 12, after 0.35s, the output voltage Vo is controlled and adjusted to be varied around 650V, and thus the output current Io is also varied around the 0.13A. As a result, the inductor current IL is injected with the current ripple after 0.35s. It is seen that the positive amplitude IL_peak of the inductor current IL is substantially equal to the negative amplitude IL_bottom of the inductor current IL before 0.35s, while the positive amplitude IL_peak of the inductor current IL is obviously greater than or less than the negative amplitude IL_bottom of the inductor current IL.

[0065] The variable voltage or current that varies around the constant voltage or current can introduce current ripple in the inductor current. In this way, the introduced current ripple may cause the positive peak IL_peak of the inductor current IL at no-load or light load to be significantly different from the negative peak IL_bottom. As discussed previously, in the no load or light load state, whether the imbalance of the bus voltage can be improved by the compensation operations depends on the relationship between the discharging amount  IL_peak* (Δd-Δt) and the charging amount IL_bottom*Δd. If the discharging amount IL_peak* (Δd-Δt) is greater than the charging amount IL_bottom*Δd, the improvement for the imbalance of the bus voltage can be achieved, that is, IL_peak should be greater than IL_bottom*Δd /  (Δd-Δt) . By means of the introduced current ripple, IL_peak can be increased and greater than IL_bottom*Δd /  (Δd-Δt) , and thereby the bus voltage can be balanced by the compensation operations. Even if the current ripple fluctuates with IL_peak<IL_bottom in some time periods, which tends to unbalance the bus voltage, the subsequent current ripple with IL_peak>IL bottom*Δd /  (Δd-Δt) will bring the bus voltage to balance in time. Moreover, in some embodiments, by applying opposite adjustments, the unbalanced bus voltage also can be improved in the periods where IL_peak<IL_bottom, which will be discussed below with reference to FIGS. 14, 16 and 17. As a result, adjusting the output voltage or current can produce the current ripple and further achieve dynamic balance of the bus voltage. In some embodiments, according to the desired fluctuation range of the midpoint potential, the amplitude and frequency of the variation of the target voltage or current can be reasonably configured, so that the deviation values of the voltages across the upper and lower bus capacitors fluctuate in the desired range and in a very small voltage interval.

[0066] Moreover, the compensation operations for the unbalanced bus voltage need sampled output current to judge the direction of the current, so as to determine the adjustment direction of PWM for the switching devices. However, due to the sampling error, in the case of no load or light load, the sampled output current may be greater than 0 A or less than 0 A. Because of the existence of sampling errors, it is possible that the direction of the sampled current is opposite to the actual current direction, which leads to the adjustment direction of the PWM being wrong and exacerbates the unbalance of the bus voltage. By means of the introducing the current ripple under no load or light load, the locally increased current helps to eliminate the misjudgment of the current direction due to the sampling error, so as to carry out an effective PWM adjustment and balance the bus voltage.

[0067] FIG. 13 illustrates a flowchart of a method 1300 for controlling the three-level DC-DC converting circuit 110 in some embodiments of the present disclosure. The method 1300 may be performed after the method 1200, and may be implemented by the controller 120 as described above.

[0068] At block 1301, the controller 120 obtains measured signals representing a first voltage across the positive bus bar 111 and the midpoint 114 of the DC bus and a second  voltage across the midpoint 114 and the negative bus bar 112 of the DC bus, the midpoint 114 being connected to the positive bus bar 111 via the upper bus capacitor C1 and connected to the negative bus bar 112 via the lower bus capacitor C2.

[0069] At block 1302, the controller 120 determines whether a difference between the first and second voltages is greater than a threshold. The threshold may be predefined, and if the difference is less than the threshold value, it will not be determined that there is a midpoint potential deviation in order to exclude interference from measurement errors and small fluctuations.

[0070] At block 1303, if the difference between the first and second voltages is greater than a threshold, the controller 120 changes duty cycle of switching devices in the three-level DC-DC converting circuit, so that the difference between the first and second voltages falls below the threshold. When the difference between the first and second voltages is greater than the predefined threshold, it is indicated that the potential shift of the midpoint 114 occurs and the bus voltage becomes unbalanced. As the current ripple has been introduced into the inductor current IL, the positive amplitude IL_peak of the inductor current IL is obviously different from the negative amplitude IL_bottom of the inductor current IL during the no load or light load, which enable the duty cycle adjustments to effectively improve the unbalanced bus voltage and draw the midpoint potential back to the correct potential.

[0071] FIG. 14 illustrates a flowchart of procedure 1400 of changing duty cycle of the switching devices in some embodiments of the present disclosure. The procedure 1400 may be implemented in the block 1303.

[0072] At block 1401, the controller 120 obtains a measured output current Io of the three-level DC-DC converting circuit.

[0073] At block 1402, the controller 120 determines the current direction of the measured output current Io. The current direction of the measured output current Io can be judged by the positive or negative sign of the current. Assuming that the output current is measured at the positive DC line of the output of the converting circuit 110, if the measured output current is positive, it means that the current and power is flowing from the power source to the load (i.e., the direction of Io shown in FIG. 2) , and if the measured output current Io is negative, it means that the current and power is flowing from the load to the power source (i.e., the reverse direction of Io shown in FIG. 2) .

[0074] At block 1403, the controller 120 changes the duty cycle of the switching devices of the converting circuit 110 based on the current direction of the measured output current. Specifically, as seen from the third graph of FIG. 12, the positive and negative amplitudes of the inductor currunt IL fluctuate obviously after introducing the current ripple at 0.35s, and in some periods, the positive amplitude IL_peak is greater than the negative amplitude IL_bottom, while in some other periods, the positive amplitude IL_peak is less than the negative amplitude IL_bottom. Through the detection of the output current, the periods of IL_peak>IL_bottom and the periods of IL_peak<IL_bottom can be determined, wherein if the output current is positive, the inductor current IL is in the period of IL_peak>IL_bottom, and if the output current is negative, the inductor current IL is in the period of IL_peak<IL_bottom. By applying different PWM adjustments in the periods of IL_peak>IL_bottom and IL_peak<IL_bottom, the unbalanced bus voltage can be improved in both periods of IL_peak>IL_bottom and IL_peak<IL_bottom, other than merely in the period of IL_peak>IL_bottom. That is, after the directions of the midpoint potential shift and the output current Io are known, the controller 120 can determine how to apply duty cycle or PWM adjustments to the switching devices Q1 to Q4. The imbalance of the bus voltage can be improved by increasing or decreasing duty cycle of one or more corresponding switching devices.

[0075] In an embodiment, in the event that the current direction of the measured output current is from the power source to the load (i.e., the output current Io is positive) , if the second voltage across the midpoint 114 and the negative bus bar 112 is greater than the first voltage across the positive bus bar 111 and the midpoint 114, the controller 120 advances and delays, respectively, a rising edge and a falling edge of the conduction pulse of the switching device Q4 by a predetermined duration Δd, and delays and advances, respectively, a rising edge and a falling edge of the conduction pulse of the switching device Q3 by the predetermined duration Δd, as described with reference to FIG. 7. The exemplary adjustment in this embodiment has been described in detail above with reference to FIG. 7, and thus will not be described again here.

[0076] In other words, if the second voltage is greater than the first voltage and the output current Io is positive, it means that due to the factors such as hardware issue, the failing edge of Q4 or Q3 is unexpectedly advanced, which causes the voltage of the lower bus capacitor C2 to be higher and results in the imbalance of the bus voltage. In the situation, the duty cycle of the switching device Q4 can be increased to discharge the lower bus capacitor C2, and the duty cycle of the complimentary device Q3 can be decreased. Since IL_peak can  easily exceed IL_bottom*Δd /  (Δd-Δt) after introducing the current ripple, the difference between the voltages of the upper and lower bus capacitors C1 and C2 can be effectively reduced or eliminated, thereby improving the unbalanced bus voltage.

[0077] FIG. 15 illustrates a waveform diagram of controlling signals for the switching devices Q1, Q2, Q3 and Q4 of the three-level DC-DC converting circuit in the case that the unbalanced bus voltage occurs in the no-load or light-load state. In an embodiment, in the event that the measured output current is positive, and the first voltage across the positive bus bar 111 and the midpoint 114 is greater than the second voltage across the midpoint 114 and the negative bus bar 112, the controller 120 advances and delays, respectively, a rising edge and a falling edge of the conduction pulse of the switching device Q1 by a predetermined duration Δd, and delays and advances, respectively, a rising edge and a falling edge of the conduction pulse of the switching device Q2 by the predetermined duration Δd, as shown in FIG. 15. For example, the failing edge of Q1 is advanced by Δt due to the hardware issue, that is, the failing edge is at t1 instead of t2. To compensate this error, the rising edges and failing edges of Q1 and Q2 are adjusted during the subsequent period. The switching device Q4 is switched off at t4, and the switching device Q1 is delayed to switch off at t5 after t4. Then, the switching device Q1 is switched on again at t7 in advance, and the switching device Q4 is switched on again at t8. The switching device Q3 is switched on at t4, and the switching device Q2 is delayed to switch on at t6 after t4. Then, the switching device Q2 is switched off at t7 in advance, and the switching device Q3 is switched off at t8 after t7.

[0078] In other words, if the first voltage is greater than the second voltage and the output current Io is positive, it means that due to the factors such as hardware issue, the failing edge of Q1 or Q2 is unexpectedly advanced, which causes the voltage of the upper bus capacitor C1 to be higher and results in the imbalance of the bus voltage. In the situation, the duty cycle of the switching device Q1 can be increased to discharge the upper bus capacitor C1, and the duty cycle of the complimentary device Q2 can be decreased. Since IL_peak can easily exceed IL_bottom*Δd /  (Δd-Δt) after introducing the current ripple, the difference between the voltages of the upper and lower bus capacitors C1 and C2 can be effectively reduced or eliminated, thereby improving the unbalanced bus voltage.

[0079] FIG. 16 illustrates a waveform diagram of controlling signals for the switching devices Q1, Q2, Q3 and Q4 of the three-level DC-DC converting circuit in the case that the  unbalanced bus voltage occurs in the no-load or light load state. In an embodiment, in the event that the measured output current is negative, and the second voltage across the midpoint 114 and the negative bus bar 112 is greater than the first voltage across the positive bus bar 111 and the midpoint 114, the controller 120 delays and advances, respectively, a rising edge and a falling edge of the conduction pulse of the switching device Q4 by a predetermined duration Δd, and advances and delays, respectively, a rising edge and a falling edge of the conduction pulse of the switching device Q3 by the predetermined duration Δd, as shown in FIG. 16. For example, the failing edge of Q4 is advanced by Δt due to the hardware issue, that is, the failing edge is at t1 instead of t2. To compensate this error, the rising edges and failing edges of Q4 and Q3 are adjusted during the subsequent period. The switching device Q4 is switched off in advance at t10, and the switching device Q1 is switched off at t4 after t10. Then, the switching device Q1 is switched on again at t8, and the switching device Q4 is delayed to switch on again at t12 after t8. The switching device Q3 is switched on in advance at t11, and the switching device Q2 is switched on at t4 after t11. Then, the switching device Q2 is switched off at t8, and the switching device Q3 is delayed to switch off at t12 after t8.

[0080] In other words, if the second voltage is greater than the first voltage and the output current Io is negative, it means that due to the factors such as hardware issue, the failing edge of Q4 or Q3 is unexpectedly advanced, which causes the voltage of the lower bus capacitor C2 to be higher and results in the imbalance of the bus voltage. Since the measured output current Io is negative, it can be concluded that the inductor current Io is in the period of IL_peak<IL_bottom. Thus, the adjustment for the duty cycle should be performed in an opposite way relative to the situation where the output current Io is positive and the inductor current Io is in the period of IL_peak>IL_bottom. Thereby, the duty cycle of the switching device Q4 can be further decreased, and the duty cycle of the complimentary device Q3 can be increased. During the compensation period, the discharging amount for the upper bus capacitor C1 is IL_peak* (Δd+Δt) , while the charging amount for the upper bus capacitor C1 is IL_bottom*Δd. That is, if IL_bottom*Δd> IL_peak* (Δd+Δt) , that is, IL_bottom> IL_peak* (Δd+Δt)  / Δd) , the charging amount for the upper bus capacitor C1 will be greater the discharging amount for the upper bus capacitor C1, and the unbalance bus voltage due to the higher voltage of the lower bus capacitor C2 will be improved. It is seen that IL_bottom can easily exceed IL_peak* (Δd+Δt)  / Δd after introducing the current ripple, the difference between the voltages of the upper and lower bus capacitors C1 and C2 can be effectively reduced or eliminated, thereby improving  the unbalanced bus voltage. In this way, after introducing the current ripple, the unbalanced bus voltage can be improved even in the period of IL_peak<IL_bottom in addition to the period of IL_peak>IL_bottom.

[0081] FIG. 17 illustrates a waveform diagram of controlling signals for the switching devices Q1, Q2, Q3 and Q4 of the three-level DC-DC converting circuit in the case that the unbalanced bus voltage occurs in the no-load or light load state. In an embodiment, in the event that the measured output current is negative, and the first voltage across the positive bus bar 111 and the midpoint 114 is greater than the second voltage across the midpoint 114 and the negative bus bar 112, the controller 120 delays and advances, respectively, a rising edge and a falling edge of the conduction pulse of the switching device Q1 by a predetermined duration Δd, and advances and delays, respectively, a rising edge and a falling edge of the conduction pulse of the switching device Q2 by the predetermined duration Δd, as shown in FIG. 17. For example, the failing edge of Q1 is advanced by Δt due to the hardware issue, that is, the failing edge is at t1 instead of t2. To compensate this error, the rising edges and failing edges of Q1 and Q2 are adjusted during the subsequent period. The switching device Q1 is switched off in advance at t10, and the switching device Q4 is switched off at t4 after t10. Then, the switching device Q4 is switched on again at t8, and the switching device Q1 is delayed to switch on again at t12 after t8. The switching device Q2 is switched on in advance at t11, and the switching device Q3 is switched on at t4 after t11. Then, the switching device Q3 is switched off at t8, and the switching device Q2 is delayed to switch off at t12 after t8.

[0082] In other words, if the first voltage is greater than the second voltage and the output current Io is negative, it means that due to the factors such as hardware issue, the failing edge of Q1 or Q2 is unexpectedly advanced, which causes the voltage of the upper bus capacitor C1 to be higher and results in the imbalance of the bus voltage. Since the measured output current Io is negative, it can be concluded that the inductor current Io is in the period of IL_peak<IL_bottom. Thus, the adjustment for the duty cycle should be performed in an opposite way relative to the situation where the output current Io is positive and the inductor current Io is in the period of IL_peak>IL_bottom. Thereby, the duty cycle of the switching device Q1 can be further decreased, and the duty cycle of the complimentary device Q2 can be increased. During the compensation period, the discharging amount for the lower bus capacitor C2 is IL_peak* (Δd+Δt) , while the charging amount for the lower bus capacitor C2 is IL_bottom*Δd. That is, if IL_bottom*Δd> IL_peak* (Δd+Δt) , that is, IL_bottom> IL_peak* (Δd+Δt)  / Δd) , the charging  amount for the lower bus capacitor C2 will be greater the discharging amount for the upper bus capacitor C2, and the unbalance bus voltage due to the higher voltage of the upper bus capacitor C1 will be improved. It is seen that IL_bottom can easily exceed IL_peak* (Δd+Δt)  / Δd after introducing the current ripple, the difference between the voltages of the upper and lower bus capacitors C1 and C2 can be effectively reduced or eliminated, thereby improving the unbalanced bus voltage. In this way, after introducing the current ripple, the unbalanced bus voltage can be improved even in the period of IL_peak<IL_bottom in addition to the period of IL_peak>IL_bottom.

[0083] After creating the current ripple in the inductor current IL, the positive and negative amplitudes that are equal or close to each other in the no-load or light load are broken, and the requirements of IL_peak>IL_bottom*Δd /  (Δd-Δt) or IL_bottom> IL_peak* (Δd+Δt)  / Δd) can be readily satisfied. Although there are intermediate periods where both of IL_peak>IL_bottom*Δd /  (Δd-Δt) and IL_bottom> IL_peak* (Δd+Δt)  / Δd) are not satisfied and such intermediate periods, and such intermediate periods may increase the imbalance, since the magnitude of Δt is small in practice, such intermediate periods will not affect the adjustment towards the balance state.

[0084] It is to be understood that the compensation operations related to the duty cycle or PWM adjustments can be performed multiple times, and according to the current direction and unbalanced DC bus voltage detected in real time, the corresponding duty cycle adjustment can be selected or determined. For example, when it is detected that the voltage of the lower bus capacitor C2 is higher than that of the upper bus capacitor C1 and the output current Io is positive, the duty cycle of Q4 can be increased, and after the PWM adjustment, if it is further detected that the voltage of the capacitor C1 is high than that of the capacitor C2 and the output current Io is positive, the duty cycle of Q1 can be increased. These adjustments can be repeated multiple times until the bus voltage is balanced.

[0085] In the embodiments of the present disclosure, a current ripple is produced by adjusting the output voltage or current of the three-level DC-DC converting circuit under no-load or light-load conditions, and the produced current ripple is used for adjusting the balance of the three-level DCDC bus voltage. The embodiments of the disclosure solve the problem that the balance of the midpoint of the bus voltage under no-load or light-load condition cannot be effectively regulated and improved, and the problem that the bus voltage becomes more and more unbalanced due to the current sampling error which leads to the wrong  direction of regulation when the current is small. Since there is no additional hardware and only software improvements are needed, the present disclosure has advantages of low cost, simplicity and easy implementation. In addition, if it is controlled to introduce the current ripple only at no load or light load, the power consumption and electrical burden of the system would not be increased or would be maintained at a minimum level.

[0086] According to another aspect of the present disclosure, a computer readable storage medium (or media) having computer readable program instructions thereon for performing aspects of the present disclosure is provided.

[0087] The computer readable storage medium can be a tangible device that can retain and store instructions for use by an instruction execution device. The computer readable storage medium may be, for example, but is not limited to, an electronic storage device, a magnetic storage device, an optical storage device, an electromagnetic storage device, a semiconductor storage device, or any suitable combination of the foregoing. A non-exhaustive list of more specific examples of the computer readable storage medium includes the following: a portable computer diskette, a hard disk, a random access memory (RAM) , a read-only memory (ROM) , an erasable programmable read-only memory (EPROM or Flash memory) , a static random access memory (SRAM) , a portable compact disc read-only memory (CD-ROM) , a digital versatile disk (DVD) , a memory stick, a floppy disk, a mechanically encoded device such as punch-cards or raised structures in a groove having instructions recorded thereon, and any suitable combination of the foregoing. A computer readable storage medium, as used herein, is not to be construed as being transitory signals per se, such as radio waves or other freely propagating electromagnetic waves, electromagnetic waves propagating through a waveguide or other transmission media (e.g., light pulses passing through a fiber-optic cable) , or electrical signals transmitted through a wire.

[0088] Computer readable program instructions described herein can be downloaded to respective computing / processing devices from a computer readable storage medium or to an external computer or external storage device via a network, for example, the Internet, a local area network, a wide area network and / or a wireless network. The network may comprise copper transmission cables, optical transmission fibers, wireless transmission, routers, firewalls, switches, gateway computers and / or edge servers. A network adapter card or network interface in each computing / processing device receives computer readable program  instructions from the network and forwards the computer readable program instructions for storage in a computer readable storage medium within the respective computing / processing device.

[0089] Computer readable program instructions for carrying out operations of the present disclosure may be assembler instructions, instruction-set-architecture (ISA) instructions, machine instructions, machine dependent instructions, microcode, firmware instructions, state-setting data, or either source code or object code written in any combination of one or more programming languages. The computer readable program instructions may execute entirely on the controller 120, partly on the controller 120, as a stand-alone software package, partly on the controller 120 and partly on a remote computer. In the scenario involving the remote computer, the remote computer may be connected to the user’s computer through any type of network, including a local area network (LAN) or a wide area network (WAN) , or the connection may be made to an external computer (for example, through the Internet using an Internet Service Provider) . In some embodiments, the electronic circuitry can be customized by utilizing state information of the computer readable program instructions, for example, programmable logic circuitry, field-programmable gate arrays (FPGA) , or programmable logic arrays (PLA) . The electronic circuitry may execute the computer readable program instructions, in order to perform aspects of the present disclosure.

[0090] Aspects of the present disclosure are described herein with reference to flowchart illustrations and / or block diagrams of methods, device (systems) , and computer program products according to embodiments of the disclosure. It will be understood that each block of the flowchart illustrations and / or block diagrams, and combinations of blocks in the flowchart illustrations and / or block diagrams, can be implemented by computer readable program instructions.

[0091] These computer readable program instructions may be provided to a processor of a general purpose computer, special purpose computer, or other programmable data processing apparatus to produce a machine, such that the instructions, which execute via the processor of the computer or other programmable data processing apparatus, create means for implementing the functions / acts specified in the flowchart and / or block diagram block or blocks. These computer readable program instructions may also be stored in a computer readable storage medium that can enable a computer, a programmable data processing apparatus, and / or other devices to function in a particular manner, such that the computer  readable storage medium having instructions stored therein comprises an article of manufacture, which includes instructions implementing aspects of the function / act specified in block or blocks of the flowchart and / or block diagram.

[0092] The computer readable program instructions may also be loaded onto a computer, other programmable data processing apparatuses, or other device to cause a series of operational steps to be performed on the computer, other programmable data processing apparatuses or other devices to produce a computer implemented process, such that the instructions which execute on the computer, other programmable data processing apparatuses, or other devices implement the functions / acts specified in block or blocks of the flowchart and / or block diagram.

[0093] It should be appreciated that the above detailed embodiments of the present disclosure are only to exemplify or explain principles of the present disclosure and not to limit the present disclosure. Therefore, any modifications, equivalent alternatives and improvement, etc. without departing from the spirit and scope of the present disclosure shall be comprised in the scope of protection of the present disclosure. Meanwhile, appended claims of the present disclosure aim to cover all the variations and modifications falling under the scope and boundary of the claims or equivalents of the scope and boundary.

Claims

1.A method for controlling a three-level DC-DC converting circuit, comprising:at least in the event that the three-level DC-DC converting circuit is in a no-load or light-load state, determininga target voltage for an output voltage outputted by the three-level DC-DC converting circuit as a variable voltage varying around a constant voltage, ora target current for an output current outputted by the three-level DC-DC converting circuit as a variable current varying around a constant current,wherein the no-load or light-load state represents a state that a magnitude of the output current is less than a first threshold; andcontrolling, based on the determined target voltage or current, the output voltage or the output current of the three-level DC-DC converting circuit.2.The method of Claim 1, further comprising:obtaining a load state information of the three-level DC-DC converting circuit, andwherein determining the target voltage or the target current comprises:in response to the load state information indicating that the three-level DC-DC converting circuit is in the no-load or light-load state, determining the target voltage as the variable voltage varying around the constant voltage, or determining the target current as the variable current varying around the constant current.3.The method of Claim 2, wherein obtaining the load state information of the three-level DC-DC converting circuit comprises at least one of:receiving a measured signal representing the output current outputted by the three-level DC-DC converting circuit, and in response to the measured signal indicating that the magnitude of the output current is less than the first threshold, determining that the three-level DC-DC converting circuit is in the no-load or light-load state; andreceiving an indicator signal inputted by an operator or transmitted from a load, and determining, based on the indicator signal, that the three-level DC-DC converting circuit is in the no-load or light-load state.4.The method of Claim 1, further comprising:obtaining measured signals representing a first voltage across a positive bus bar and a midpoint of a DC bus and a second voltage across the midpoint and a negative bus bar of the DC bus, the midpoint being connected to the positive bus bar via an upper bus capacitor and connected to the negative bus bar via a lower bus capacitor; andin response to the measured signals indicating that a difference between the first and second voltages is greater than a second threshold, changing duty cycle of switching devices in the three-level DC-DC converting circuit, so that the difference between the first and second voltages falls below the second threshold.5.The method of Claim 4, wherein changing duty cycle of the switching devices in the three-level DC-DC converting circuit comprises:obtaining a measured output current of the three-level DC-DC converting circuit; andchanging the duty cycle of the switching devices based on the current direction of the measured output current.6.The method of Claim 5, wherein the three-level DC-DC converting circuit comprises a first switching device, a second switching device, a third switching device and a fourth switching device connected in sequence from the positive bus bar to the negative bus bar;wherein changing the duty cycle of the switching devices based on the current direction of the measured output current comprises:in the event that the current direction of the measured output current is from the power source to the load:in response to the second voltage being greater than the first voltage, advancing and delaying, respectively, a rising edge and a falling edge of the conduction pulse of the fourth switching device by a predetermined duration, and delaying and advancing, respectively, a rising edge and a falling edge of the conduction pulse of the third switching device by the predetermined duration; orin response to the first voltage being greater than the second voltage, advancing and delaying, respectively, a rising edge and a falling edge of the conduction pulse of the first switching device by a predetermined duration, and delaying and advancing, respectively, a rising edge and a falling edge of the conduction pulse of the second switching device by the predetermined duration; andin the event that the current direction of the measured output current is from the load to the power source:in response to the second voltage being greater than the first voltage, delaying and advancing, respectively, a rising edge and a falling edge of the conduction pulse of the fourth switching device by a predetermined duration, and advancing and delaying, respectively, a rising edge and a falling edge of the conduction pulse of the third switching device by the predetermined duration; orin response to the first voltage being greater than the second voltage, delaying and advancing, respectively, a rising edge and a falling edge of the conduction pulse of the first switching device by a predetermined duration, and advancing and delaying, respectively, a rising edge and a falling edge of the conduction pulse of the second switching device by the predetermined duration.7.The method of Claim 1, wherein the variable voltage or current varies in the form of a triangular wave.8.A controller for controlling a three-level DC-DC converting circuit, configured to perform a method according any of claims 1-7.9.A power supply apparatus, comprising:a three-level DC-DC converting circuit; anda controller according to claim 8, configured to control the three-level DC-DC converting circuit.10.A robot system, comprising:a power supply apparatus according to claim 9.

Images